JP2969109B1 - 二重波型模様プロセスを使用した半導体装置の製造方法 - Google Patents
二重波型模様プロセスを使用した半導体装置の製造方法Info
- Publication number
- JP2969109B1 JP2969109B1 JP10228796A JP22879698A JP2969109B1 JP 2969109 B1 JP2969109 B1 JP 2969109B1 JP 10228796 A JP10228796 A JP 10228796A JP 22879698 A JP22879698 A JP 22879698A JP 2969109 B1 JP2969109 B1 JP 2969109B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- oxide layer
- insulating layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【要約】
【課題】 写真製版工程およびエッチング工程を一回行
うだけでよい、相互接続を形成するための二重波型模様
プロセスを提供する。 【解決手段】 各突出領域がその下の導電層へ対応して
いる場合に、その上に導電層を有する基板上に突出領域
を持つ酸化層の形成を含む二重波型模様プロセスを使用
する相互接続形成方法。次に、前記酸化層の上に絶縁層
が形成される。その後で、例えば、化学的機械的研磨方
法で開口部形成するために、前記突出領域内の上記絶縁
層が除去される。それ故、各導電層の直接上に開口部が
形成され、そのためホトレジスト蒸着工程およびエッチ
ング工程を一回少なくすることができる。
うだけでよい、相互接続を形成するための二重波型模様
プロセスを提供する。 【解決手段】 各突出領域がその下の導電層へ対応して
いる場合に、その上に導電層を有する基板上に突出領域
を持つ酸化層の形成を含む二重波型模様プロセスを使用
する相互接続形成方法。次に、前記酸化層の上に絶縁層
が形成される。その後で、例えば、化学的機械的研磨方
法で開口部形成するために、前記突出領域内の上記絶縁
層が除去される。それ故、各導電層の直接上に開口部が
形成され、そのためホトレジスト蒸着工程およびエッチ
ング工程を一回少なくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に二重波型模様プロセスを使用した半導
体装置の製造方法に関する。
方法に係り、特に二重波型模様プロセスを使用した半導
体装置の製造方法に関する。
【０００２】
【従来の技術】集積回路の集積レベルが向上するにつ
れ、それに応じて必要な金属相互接続の数も増大する。
従って、現在では、二つまたはそれ以上の金属層を持つ
設計方法が、集積回路の製造の際に、頻繁に採用され
る。集積密度が増大したために、信頼性が高く、生産性
の高い金属の相互接続を行うのがさらに難しくなってき
ている。波型模様プロセスは、誘電体層に第一のエッチ
ングによってトレンチ（溝）線を形成し、このトレンチ
を埋めるために金属を充填し、それにより金属の相互接
続を形成して、金属の相互接続を形成する方法である。
波型模様プロセスは、高い生産量で、非常に信頼性の高
い相互接続を形成することができる非常に効率的な方法
である。事実、波型模様プロセスは、１／４ミクロン以
下の世界で相互接続を形成するための最良の選択の一つ
である。
れ、それに応じて必要な金属相互接続の数も増大する。
従って、現在では、二つまたはそれ以上の金属層を持つ
設計方法が、集積回路の製造の際に、頻繁に採用され
る。集積密度が増大したために、信頼性が高く、生産性
の高い金属の相互接続を行うのがさらに難しくなってき
ている。波型模様プロセスは、誘電体層に第一のエッチ
ングによってトレンチ（溝）線を形成し、このトレンチ
を埋めるために金属を充填し、それにより金属の相互接
続を形成して、金属の相互接続を形成する方法である。
波型模様プロセスは、高い生産量で、非常に信頼性の高
い相互接続を形成することができる非常に効率的な方法
である。事実、波型模様プロセスは、１／４ミクロン以
下の世界で相互接続を形成するための最良の選択の一つ
である。
【０００３】図３（Ａ）−（Ｃ）は、従来の二重波型模
様プロセスによる金属相互接続を形成する際の製造ステ
ップの進行を示す断面図である。最初に、図３（Ａ）に
示すように、頂部上に導電層１４を有する基板１０が供
給される。導電層１４は、装置（図示せず）の必要な導
電領域を接続するために使用される。さらに、導電層１
４は、金属層間誘電体層１２により、下に位置する他の
導電層から絶縁される。
様プロセスによる金属相互接続を形成する際の製造ステ
ップの進行を示す断面図である。最初に、図３（Ａ）に
示すように、頂部上に導電層１４を有する基板１０が供
給される。導電層１４は、装置（図示せず）の必要な導
電領域を接続するために使用される。さらに、導電層１
４は、金属層間誘電体層１２により、下に位置する他の
導電層から絶縁される。
【０００４】次に、例えば、低圧化学蒸着法を使用し
て、導電層１４上に酸化層１６が形成される。その後、
例えば、再び低圧化学蒸着法を使用して、酸化層１６上
に絶縁層１８が形成される。絶縁層１８としては、例え
ば、窒化シリコン層を使用することができる。次に、低
圧化学蒸着法を使用して、絶縁層１８の上にもう一つの
酸化層２０が形成される。次に、パターン化されたホト
レジスト層２１が、酸化層２０の一部を露出させるよう
に酸化層２０上に形成される。この場合、酸化層２０の
露出された部分は、導電層１４の直上部に位置してい
る。
て、導電層１４上に酸化層１６が形成される。その後、
例えば、再び低圧化学蒸着法を使用して、酸化層１６上
に絶縁層１８が形成される。絶縁層１８としては、例え
ば、窒化シリコン層を使用することができる。次に、低
圧化学蒸着法を使用して、絶縁層１８の上にもう一つの
酸化層２０が形成される。次に、パターン化されたホト
レジスト層２１が、酸化層２０の一部を露出させるよう
に酸化層２０上に形成される。この場合、酸化層２０の
露出された部分は、導電層１４の直上部に位置してい
る。
【０００５】次に、図３（Ｂ）に示すように、従来の写
真製版技術およびエッチング技術を使用して露出された
酸化層２０のエッチングが行われる。従って、酸化層２
０および絶縁層１８の一部がエッチングにより除去さ
れ、酸化層１６の一部を露出する開口部２２が形成され
る。その後、例えば、酸素プラズマを使用して、ホトレ
ジスト層２１が除去される。ついで、他のパターン化さ
れたホトレジスト層２４が、酸化層２０の上に形成され
る。
真製版技術およびエッチング技術を使用して露出された
酸化層２０のエッチングが行われる。従って、酸化層２
０および絶縁層１８の一部がエッチングにより除去さ
れ、酸化層１６の一部を露出する開口部２２が形成され
る。その後、例えば、酸素プラズマを使用して、ホトレ
ジスト層２１が除去される。ついで、他のパターン化さ
れたホトレジスト層２４が、酸化層２０の上に形成され
る。
【０００６】次に、図３（Ｃ）に示すように、従来の写
真製版技術およびエッチング技術を再び使用して、開口
部２２により露出した酸化層１６のエッチングが行われ
る。一方、開口部２２の側壁上の酸化層２０の一部が除
去され、開口部２８が形成される。同様に、開口部２６
が酸化層２０に形成される。ついで、例えば酸素プラズ
マを使用して、ホトレジスト層２４が除去される。その
後、スパッタ法または化学蒸着法を使用して、導電層１
４と電気的に接続している導電層３０を形成するため
に、開口部２２および２８内に導電材料が充填される。
同時に、導電層３０を形成するために、導電材料が、同
様に開口部２６内に充填される。最後に、二重波型模様
構造を完成するための補助的工程が行われる。
真製版技術およびエッチング技術を再び使用して、開口
部２２により露出した酸化層１６のエッチングが行われ
る。一方、開口部２２の側壁上の酸化層２０の一部が除
去され、開口部２８が形成される。同様に、開口部２６
が酸化層２０に形成される。ついで、例えば酸素プラズ
マを使用して、ホトレジスト層２４が除去される。その
後、スパッタ法または化学蒸着法を使用して、導電層１
４と電気的に接続している導電層３０を形成するため
に、開口部２２および２８内に導電材料が充填される。
同時に、導電層３０を形成するために、導電材料が、同
様に開口部２６内に充填される。最後に、二重波型模様
構造を完成するための補助的工程が行われる。
【０００７】
【発明が解決しようとする課題】上述の二重波型模様プ
ロセスの場合、写真製版工程およびエッチング工程は、
二回行わなければならない。それ故、製造手順がいっそ
う複雑になり、そのため焦点誤差による問題が起き易く
なる。上述の説明から明らかなように、相互接続を形成
する従来の二重波型模様プロセスは改善する必要があ
る。
ロセスの場合、写真製版工程およびエッチング工程は、
二回行わなければならない。それ故、製造手順がいっそ
う複雑になり、そのため焦点誤差による問題が起き易く
なる。上述の説明から明らかなように、相互接続を形成
する従来の二重波型模様プロセスは改善する必要があ
る。
【０００８】
【課題を解決するための手段】従って、本発明は、写真
製版工程およびエッチング工程を、一回行うだけでよ
い、相互接続を形成するための、二重波型模様プロセス
を提供する。従って、製造工程が簡単で、焦点誤差によ
る問題が起こることが少ない。
製版工程およびエッチング工程を、一回行うだけでよ
い、相互接続を形成するための、二重波型模様プロセス
を提供する。従って、製造工程が簡単で、焦点誤差によ
る問題が起こることが少ない。
【０００９】上記および他の利点を達成するため、また
本発明の目的に従って、本発明は、二重波型模様プロセ
スによる相互接続を形成する方法を提供する。前記方法
は、その上に導電層を有する基板上に酸化層を形成する
いくつかのステップを含む。前記酸化層は、導電層の直
上部に位置する突出領域を持つ。次に、前記酸化層の上
に絶縁層が形成される。その後、化学的機械的研磨工程
のような研磨方法により、前記突出領域内の絶縁層の一
部が除去され、それにより、導電層の上に開口部が形成
される。最後に、製造の最後のステップとして、補助的
工程が行われる。
本発明の目的に従って、本発明は、二重波型模様プロセ
スによる相互接続を形成する方法を提供する。前記方法
は、その上に導電層を有する基板上に酸化層を形成する
いくつかのステップを含む。前記酸化層は、導電層の直
上部に位置する突出領域を持つ。次に、前記酸化層の上
に絶縁層が形成される。その後、化学的機械的研磨工程
のような研磨方法により、前記突出領域内の絶縁層の一
部が除去され、それにより、導電層の上に開口部が形成
される。最後に、製造の最後のステップとして、補助的
工程が行われる。
【００１０】他の方法の場合には、その上に導電層を有
する基板の上に酸化層を形成するためのいくつかのステ
ップを含む。前記酸化層は、導電層の直上部に突出領域
を持つ。次に、前記酸化層の上に絶縁層が形成される。
その後、前記絶縁層上にコーティング層が形成される。
その後、化学的機械的研磨工程のような除去方法によ
り、前記突出領域内のコーティング層および絶縁層の一
部が除去され、それにより、導電層の上に開口部が形成
される。最後に、製造の最後のステップとして、補助的
工程が行われる。
する基板の上に酸化層を形成するためのいくつかのステ
ップを含む。前記酸化層は、導電層の直上部に突出領域
を持つ。次に、前記酸化層の上に絶縁層が形成される。
その後、前記絶縁層上にコーティング層が形成される。
その後、化学的機械的研磨工程のような除去方法によ
り、前記突出領域内のコーティング層および絶縁層の一
部が除去され、それにより、導電層の上に開口部が形成
される。最後に、製造の最後のステップとして、補助的
工程が行われる。
【００１１】それ故、本発明は、従来の方法と比較する
と、ホトレジスト塗布工程一回と、現像工程一回を省略
することができるために、製造工程を簡単にすることが
できる。
と、ホトレジスト塗布工程一回と、現像工程一回を省略
することができるために、製造工程を簡単にすることが
できる。
【００１２】上述の説明および以下の詳細な説明は例示
としてのものに過ぎず、特許請求の範囲に記載した本発
明を、より詳しく説明するためのものであることを理解
されたい。
としてのものに過ぎず、特許請求の範囲に記載した本発
明を、より詳しく説明するためのものであることを理解
されたい。
【００１３】
【発明の実施の形態】本発明のいくつかの好適な実施形
態について詳細に説明するが、添付の図面にそのいくつ
かの例を示す。できる限り、同一または類似の部分につ
いては、図面および説明中に同じ参照番号を使用する。
態について詳細に説明するが、添付の図面にそのいくつ
かの例を示す。できる限り、同一または類似の部分につ
いては、図面および説明中に同じ参照番号を使用する。
【００１４】図１（Ａ）−（Ｃ）は、本発明の一つの好
適な実施形態の二重波型模様プロセスを使用する金属相
互接続を形成する際のいくつかの製造ステップの進行を
示す断面図である。最初に、図１（Ａ）に示すように、
その上に導電層５３および５４を有する基板５０が供給
される。導電層５４は、他の必要な装置構造体（図示せ
ず）に接続するための手段として使用される。導電層５
３および５４の下には、他の装置構造体間および導電層
間の不必要な電気的接続を防止するための金属層間誘電
体層５２が設けられている。図１（Ａ）の場合、導電層
５４の幅は、導電層５３の幅より広くなっている。
適な実施形態の二重波型模様プロセスを使用する金属相
互接続を形成する際のいくつかの製造ステップの進行を
示す断面図である。最初に、図１（Ａ）に示すように、
その上に導電層５３および５４を有する基板５０が供給
される。導電層５４は、他の必要な装置構造体（図示せ
ず）に接続するための手段として使用される。導電層５
３および５４の下には、他の装置構造体間および導電層
間の不必要な電気的接続を防止するための金属層間誘電
体層５２が設けられている。図１（Ａ）の場合、導電層
５４の幅は、導電層５３の幅より広くなっている。
【００１５】次に、図１（Ｂ）に示すように、例えば、
高密度プラズマ化学蒸気蒸着（ＨＤＰＣＶＤ）法、また
はプラズマ強化蒸気蒸着法により、導電層５３、５４お
よび基板５０の上に酸化層５６が形成される。ＨＤＰＣ
ＶＤを使用して、基板および導電層上に酸化材を蒸着す
るプロセス中に、その表面上に特徴ある勾配縁部が形成
される。従って、突出領域５７および６１が形成され
る。突出領域６１は、導電層５４上に位置し、一方、突
出領域５７は導電層５３の上に位置する。導電層５４は
導電層５３より広い幅を持っているので、酸化層５６上
の突出領域６１は、突出領域５７より高く大きい。
高密度プラズマ化学蒸気蒸着（ＨＤＰＣＶＤ）法、また
はプラズマ強化蒸気蒸着法により、導電層５３、５４お
よび基板５０の上に酸化層５６が形成される。ＨＤＰＣ
ＶＤを使用して、基板および導電層上に酸化材を蒸着す
るプロセス中に、その表面上に特徴ある勾配縁部が形成
される。従って、突出領域５７および６１が形成され
る。突出領域６１は、導電層５４上に位置し、一方、突
出領域５７は導電層５３の上に位置する。導電層５４は
導電層５３より広い幅を持っているので、酸化層５６上
の突出領域６１は、突出領域５７より高く大きい。
【００１６】その後、例えば、低圧化学蒸着法により、
酸化層５６上に絶縁層５８が形成される。例えば、絶縁
層５８としては、窒化シリコン層または酸素窒化シリコ
ン層を使用することができる。その断面のプロファイル
は、下の酸化層５６のプロファイルと一致する。
酸化層５６上に絶縁層５８が形成される。例えば、絶縁
層５８としては、窒化シリコン層または酸素窒化シリコ
ン層を使用することができる。その断面のプロファイル
は、下の酸化層５６のプロファイルと一致する。
【００１７】例えば、化学的機械的研磨（ＣＭＰ）法を
使用して、突出領域６１の絶縁層５８の一部を除去し、
開口部５９が形成され、この開口部は酸化層５６を露出
する。突出領域５７の高さは低いので、上述の研磨方法
では、突出領域５７内の絶縁層５８を完全に除去するこ
とはできない。従って、露出した酸化層５６と残留絶縁
層５８の両方は、ほぼ同じ高さのレベルにある。後のス
テップで、例えば、低圧化学蒸着法により、絶縁層５８
および露出酸化層５６の上に酸化層６０が形成され、上
記二つの層を覆う。
使用して、突出領域６１の絶縁層５８の一部を除去し、
開口部５９が形成され、この開口部は酸化層５６を露出
する。突出領域５７の高さは低いので、上述の研磨方法
では、突出領域５７内の絶縁層５８を完全に除去するこ
とはできない。従って、露出した酸化層５６と残留絶縁
層５８の両方は、ほぼ同じ高さのレベルにある。後のス
テップで、例えば、低圧化学蒸着法により、絶縁層５８
および露出酸化層５６の上に酸化層６０が形成され、上
記二つの層を覆う。
【００１８】本発明の一つの大きな特徴は、開口部５９
を形成する目的で、突出領域６１内の絶縁層５８を除去
するために、化学的機械的研磨工程を使用することであ
る。それ故、写真製版工程およびエッチング工程の回数
が一回少なくてすむ。さらに、導電層５３と導電層５４
との間に、複数の、高いまたは低い突出領域が存在する
場合に、高い突出領域内の絶縁層５８だけが除去され、
開口部が形成される。低い突出領域内には開口部は形成
されない。それ故、以降の工程で他の導電層が形成され
た場合、この導電層とその下の導電層との間に不必要な
接触は起こらない。
を形成する目的で、突出領域６１内の絶縁層５８を除去
するために、化学的機械的研磨工程を使用することであ
る。それ故、写真製版工程およびエッチング工程の回数
が一回少なくてすむ。さらに、導電層５３と導電層５４
との間に、複数の、高いまたは低い突出領域が存在する
場合に、高い突出領域内の絶縁層５８だけが除去され、
開口部が形成される。低い突出領域内には開口部は形成
されない。それ故、以降の工程で他の導電層が形成され
た場合、この導電層とその下の導電層との間に不必要な
接触は起こらない。
【００１９】次に、パターン化されたホトレジスト層６
２が、酸化層６０の上に形成される。このホトレジスト
層６２は、開口部５９上の酸化層６０を露出する。さら
に、この露出面積は、開口部５９の大きさより大きい。
２が、酸化層６０の上に形成される。このホトレジスト
層６２は、開口部５９上の酸化層６０を露出する。さら
に、この露出面積は、開口部５９の大きさより大きい。
【００２０】次に、図１（Ｃ）に示すように、その後、
従来の写真製版技術およびエッチング技術により、酸化
層６０がエッチングされ、その結果、他の開口部６４が
形成される。その後、導電層５４が露出するまで、開口
部５９を通して、酸化層５６のエッチングが継続して行
われる。
従来の写真製版技術およびエッチング技術により、酸化
層６０がエッチングされ、その結果、他の開口部６４が
形成される。その後、導電層５４が露出するまで、開口
部５９を通して、酸化層５６のエッチングが継続して行
われる。
【００２１】開口部５９および６４を充填する導電層６
８を形成するために、導電材が導入され、そのため導電
層５４が電気的に接続される。例えば、スパッタ法また
は化学蒸着法により、タングステンまたは他の導電材を
導入することにより、導電層６８を形成することができ
る。
８を形成するために、導電材が導入され、そのため導電
層５４が電気的に接続される。例えば、スパッタ法また
は化学蒸着法により、タングステンまたは他の導電材を
導入することにより、導電層６８を形成することができ
る。
【００２２】最後に、二重波型模様構造体製造の、最後
のステップの補助工程が行われる。これら補助工程は、
本発明には直接関係がないので、詳細な説明は省略す
る。
のステップの補助工程が行われる。これら補助工程は、
本発明には直接関係がないので、詳細な説明は省略す
る。
【００２３】要するに、本発明の二重波型模様プロセス
は、突出領域５７および６１を形成する目的で、酸化層
５６および絶縁層５８を形成するために、高密度プラズ
マ化学蒸着法およびプラズマ強化化学蒸着法を使用す
る。その後で、化学的機械的研磨方法により、大きい方
の突出領域６１内の絶縁層５８が除去され、開口部５９
が形成される。それ故、従来の方法と比較すると、写真
製版工程およびエッチン工程の回数が一回少なくてす
む。以下に二重波型模様プロセスを使用する他の製造方
法を説明する。
は、突出領域５７および６１を形成する目的で、酸化層
５６および絶縁層５８を形成するために、高密度プラズ
マ化学蒸着法およびプラズマ強化化学蒸着法を使用す
る。その後で、化学的機械的研磨方法により、大きい方
の突出領域６１内の絶縁層５８が除去され、開口部５９
が形成される。それ故、従来の方法と比較すると、写真
製版工程およびエッチン工程の回数が一回少なくてす
む。以下に二重波型模様プロセスを使用する他の製造方
法を説明する。
【００２４】図１（Ａ）の構造体を形成するために、図
１（Ａ）と同じプロセスが実行される。
１（Ａ）と同じプロセスが実行される。
【００２５】図２（Ａ）について説明すると、平らな表
面を形成するために、絶縁層５８上にコーティング層７
０が形成される。このコーティング層７０としては、ホ
トレジスト層や、スピン・オン・ガラス（ＳＯＧ）層、
または同じ特性の任意の他の材料を使用することができ
る。
面を形成するために、絶縁層５８上にコーティング層７
０が形成される。このコーティング層７０としては、ホ
トレジスト層や、スピン・オン・ガラス（ＳＯＧ）層、
または同じ特性の任意の他の材料を使用することができ
る。
【００２６】例えば、化学的機械的研磨（ＣＭＰ）法ま
たはエッチング・バック法により、突出領域６１内の絶
縁層５８の一部が除去され、開口部１５９が形成され、
この開口部が酸化層５６を露出する。このエッチング法
は、絶縁層５８およびコーティング層７０に対して、同
じエッチング速度を持つ。突出領域５７の高さが低いの
で、上記研磨工程により突出領域５７内の絶縁層５８を
完全に除去することはできない。従って、露出した酸化
層５６、残留絶縁層５８およびコーティング層７０は、
ほぼ同じ高さのレベルにある。
たはエッチング・バック法により、突出領域６１内の絶
縁層５８の一部が除去され、開口部１５９が形成され、
この開口部が酸化層５６を露出する。このエッチング法
は、絶縁層５８およびコーティング層７０に対して、同
じエッチング速度を持つ。突出領域５７の高さが低いの
で、上記研磨工程により突出領域５７内の絶縁層５８を
完全に除去することはできない。従って、露出した酸化
層５６、残留絶縁層５８およびコーティング層７０は、
ほぼ同じ高さのレベルにある。
【００２７】図２（Ｂ）について説明すると、例えば、
低圧化学蒸着法により、酸化層１６０が形成され、絶縁
層５８、コーティング層７０および露光酸化層５６が覆
われる。次に、パターン化したホトレジスト層１６２
が、酸化層１６０上に形成される。このホトレジスト層
１６２は、開口部１５９上の酸化層１６０を露出する。
さらに、露出面積は開口部１５９の大きさより大きい。
低圧化学蒸着法により、酸化層１６０が形成され、絶縁
層５８、コーティング層７０および露光酸化層５６が覆
われる。次に、パターン化したホトレジスト層１６２
が、酸化層１６０上に形成される。このホトレジスト層
１６２は、開口部１５９上の酸化層１６０を露出する。
さらに、露出面積は開口部１５９の大きさより大きい。
【００２８】次に、図２（Ｃ）に示すように、その後、
従来の写真製版技術およびエッチング技術により、酸化
層１６０がエッチングされ、その結果、他の開口部１６
４が形成される。その後、導電層５４が露出するまで、
開口部１５９を通して、酸化層５６のエッチングが継続
して行われる。
従来の写真製版技術およびエッチング技術により、酸化
層１６０がエッチングされ、その結果、他の開口部１６
４が形成される。その後、導電層５４が露出するまで、
開口部１５９を通して、酸化層５６のエッチングが継続
して行われる。
【００２９】開口部１５９および１６４を充填する導電
層１６８を形成するために、導電材が導入され、そのた
め導電層５４が電気的に接続される。例えば、スパッタ
法または化学蒸着法により、タングステンまたは他の導
電材を導入することにより、導電層１６８を形成するこ
とができる。
層１６８を形成するために、導電材が導入され、そのた
め導電層５４が電気的に接続される。例えば、スパッタ
法または化学蒸着法により、タングステンまたは他の導
電材を導入することにより、導電層１６８を形成するこ
とができる。
【００３０】最後に、二重波型模様構造体製造の、最後
のステップの補助工程が行われる。これら補助工程は、
本発明には直接関係がないので、詳細な説明は省略す
る。
のステップの補助工程が行われる。これら補助工程は、
本発明には直接関係がないので、詳細な説明は省略す
る。
【００３１】要するに、本発明の二重波型模様プロセス
は、突出領域５７および６４を形成する目的で、酸化層
５６および絶縁層５８を形成するために、高密度プラズ
マ化学蒸着法およびプラズマ強化化学蒸着法を使用す
る。次に、絶縁層５８上にコーティング層７０が形成さ
れる。その後で、化学的機械的研磨方法により、大きい
方の突出領域６１内の絶縁層５８が除去され、開口部１
５９が形成される。それ故、従来の方法と比較すると、
写真製版工程およびエッチン工程の回数が一回少なくて
すむ。
は、突出領域５７および６４を形成する目的で、酸化層
５６および絶縁層５８を形成するために、高密度プラズ
マ化学蒸着法およびプラズマ強化化学蒸着法を使用す
る。次に、絶縁層５８上にコーティング層７０が形成さ
れる。その後で、化学的機械的研磨方法により、大きい
方の突出領域６１内の絶縁層５８が除去され、開口部１
５９が形成される。それ故、従来の方法と比較すると、
写真製版工程およびエッチン工程の回数が一回少なくて
すむ。
【００３２】当業者なら理解できると思うが、本発明の
範囲および精神から逸脱することなしに、本発明の構造
体に種々の修正および変更を行うことができる。上述の
説明から明らかなように、本発明の修正または変更が、
特許請求の範囲およびそれに相当するものの範囲に含ま
れる場合には、本発明の範囲に含まれる。
範囲および精神から逸脱することなしに、本発明の構造
体に種々の修正および変更を行うことができる。上述の
説明から明らかなように、本発明の修正または変更が、
特許請求の範囲およびそれに相当するものの範囲に含ま
れる場合には、本発明の範囲に含まれる。
【図１】本発明の一つの好適な実施形態の、二重波型模
様プロセスを使用する金属相互接続を形成する際の製造
ステップの進行を示す断面図である。
様プロセスを使用する金属相互接続を形成する際の製造
ステップの進行を示す断面図である。
【図２】本発明の一つの好適な実施形態の、二重波型模
様プロセスを使用する金属相互接続を形成する際の製造
ステップの進行を示す断面図である。
様プロセスを使用する金属相互接続を形成する際の製造
ステップの進行を示す断面図である。
【図３】従来の二重波型模様プロセスの金属相互接続を
形成する際の製造ステップの進行を示す断面図である。
形成する際の製造ステップの進行を示す断面図である。
５０…基板 ５３…導電層 ５４…導電層 ５６…酸化層 ５７…突出領域 ５８…絶縁層 ５９…開口部 ６０…酸化層 ６１…突出領域 ６４…開口部 ６８…導電層 ７０…コーティング層 １５９…開口部 １６０…酸化層 １６４…開口部 １６８…導電層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768
Claims (17)
- 【請求項１】 相互接続を形成するための二重波型模様
プロセスを使用した半導体装置の製造方法であって、幅広パターンと幅狭パターンとからなる 複数の第一の導
電層を有する基板を供給するステップと、 高い突出領域と低い突出領域とを有し、前記高い突出領
域が前記幅広パターン上に、前記低い突出領域が前記幅
狭パターン上にそれぞれ位置するように、前記第一の導
電層と前記基板との上に第一の酸化層を形成するステッ
プと、 断面プロファイルが、前記第一の酸化層の波状プロファ
イルと一致するように、前記第一の酸化層の上に絶縁層
を形成するステップと、前記絶縁層に設けられて前記第一の酸化層の一部を露出
させる第一の開口部が前記幅広パターン上に位置し、且
つ、露出した前記第一の酸化層及び残留絶縁層が同じ高
さのレベルとなるように、前記高い突出領域内の前記絶
縁層を除去するステップと、 前記第一の開口部を有する前記絶縁層の上に、第二の酸
化層を形成するステップと、 前記第一の開口部と、前記幅広パターンの前記第一の導
電層を露出する第二の開口部とを形成するために、前記
第二の酸化層および前記第一の酸化層をパターン化する
ステップと、 露出された前記第一の導電層との電気的な接続を行うた
めに、前記第一の開口部と前記第二の開口部とを充填す
る第二の導電層を形成するステップとを含むことを特徴
とする製造方法。 - 【請求項２】 請求項１に記載の方法において、前記第
一の酸化層を形成するステップが、高密度プラズマ化学
蒸着法を含むことを特徴とする方法。 - 【請求項３】 請求項１に記載の方法において、前記絶
縁層を形成するステップが、窒化シリコンを蒸着するス
テップを含むことを特徴とする方法。 - 【請求項４】 請求項１に記載の方法において、前記高
い突出領域内の前記絶縁層を除去するステップが、化学
的機械的研磨方法を含むことを特徴とする方法。 - 【請求項５】 請求項１に記載の方法において、前記第
二の酸化層および前記第一の酸化層をパターン化するス
テップが、写真製版工程およびエッチング工程を含むこ
とを特徴とする方法。 - 【請求項６】 請求項１に記載の方法において、前記高
い突出領域内の前記絶縁層を除去するステップが、前記
低い突出領域内の前記絶縁層を保持するステップを含む
ことを特徴とする方法。 - 【請求項７】 相互接続を形成するための二重波型模様
プロセスを使用した半導体装置の製造方法であって、幅広パターンと幅狭パターンとからなる 複数の第一の導
電層を有する基板を供給するステップと、 高い突出領域および低い突出領域を持つ第一の酸化層を
形成し、その後で、前記第一の導電層と前記基板との上
に絶縁層を形成することにより、前記第一の酸化層の前
記高い突出領域が前記幅広パターン上に、前記低い突出
領域が前記幅狭パターン上にそれぞれ位置するように形
成するステップと、 前記第一の酸化層と前記絶縁層との上にコーティング層
を形成するステップと、前記絶縁層に設けられて前記第一の酸化層の一部を露出
させる第一の開口部が前記幅広パターン上に位置し、且
つ、露出した第一の酸化層、残留絶縁層及び前記コーテ
ィング層が同じ高さのレベルとなるように、前記コーテ
ィング層と前記高い突出領域内の前記絶縁層とを除去す
るステップと、 前記第一の開口部を有する前記絶縁層の上に、第二の酸
化層を形成するステップと、 前記第一の開口部と、前記幅広パターンの前記第一の導
電層を露出させるための第二の開口部とを形成するため
に、前記第二の酸化層および前記第一の酸化層をパター
ン化するステップと、 露出された前記第一の導電層との電気的な接続を行うた
めに、前記第一の開口部と前記第二の開口部とを充填す
る第二の導電層を形成するステップとを含むことを特徴
とする製造方法。 - 【請求項８】 請求項７に記載の方法において、前記第
一の酸化層を形成するステップが、高密度プラズマ化学
蒸着法を含むことを特徴とする方法。 - 【請求項９】 請求項７に記載の方法において、前記第
一の酸化層を形成するステップが、プラズマ強化化学蒸
着法を含むことを特徴とする方法。 - 【請求項１０】 請求項７に記載の方法において、前記
絶縁層を形成するステップが、窒化シリコンを蒸着する
ステップを含むことを特徴とする方法。 - 【請求項１１】 請求項７に記載の方法において、前記
高い突出領域内の前記絶縁層を除去するステップが、化
学的機械的研磨方法またはエッチング法を含むことを特
徴とする方法。 - 【請求項１２】 請求項７に記載の方法において、前記
第二の酸化層および前記第一の酸化層をパターン化する
ステップが、写真製版工程およびエッチング工程を含む
ことを特徴とする方法。 - 【請求項１３】 請求項７に記載の方法において、前記
高い突出領域内の前記絶縁層を除去するステップが、前
記低い突出領域内の前記コーティング層および前記絶縁
層を保持するステップを含むことを特徴とする方法。 - 【請求項１４】 請求項７に記載の方法において、前記
第二の導電層を形成するステップが、タングステンまた
は他の導電材の蒸着を含むことを特徴とする方法。 - 【請求項１５】 請求項７に記載の方法において、前記
第二の導電層を形成するステップが、化学蒸着法を含む
ことを特徴とする方法。 - 【請求項１６】 請求項７に記載の方法において、前記
コーティング層がホトレジスト層を含むことを特徴とす
る方法。 - 【請求項１７】 請求項７に記載の方法において、前記
コーティング層がスピン・オン・ガラス層を含むことを
特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87106840A TW379416B (en) | 1998-05-04 | 1998-05-04 | Method of manufacturing dual damascence |
| TW87106840 | 1998-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2969109B1 true JP2969109B1 (ja) | 1999-11-02 |
| JPH11330243A JPH11330243A (ja) | 1999-11-30 |
Family
ID=21630030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10228796A Expired - Lifetime JP2969109B1 (ja) | 1998-05-04 | 1998-08-13 | 二重波型模様プロセスを使用した半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2969109B1 (ja) |
| DE (1) | DE19836379A1 (ja) |
| FR (1) | FR2778268A1 (ja) |
| TW (1) | TW379416B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295955B (zh) * | 2012-03-02 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246884A (en) * | 1991-10-30 | 1993-09-21 | International Business Machines Corporation | Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop |
| US5494854A (en) * | 1994-08-17 | 1996-02-27 | Texas Instruments Incorporated | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films |
| US6157083A (en) * | 1996-06-03 | 2000-12-05 | Nec Corporation | Fluorine doping concentrations in a multi-structure semiconductor device |
-
1998
- 1998-05-04 TW TW87106840A patent/TW379416B/zh not_active IP Right Cessation
- 1998-08-11 DE DE1998136379 patent/DE19836379A1/de not_active Ceased
- 1998-08-13 JP JP10228796A patent/JP2969109B1/ja not_active Expired - Lifetime
- 1998-08-19 FR FR9810540A patent/FR2778268A1/fr active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW379416B (en) | 2000-01-11 |
| FR2778268A1 (fr) | 1999-11-05 |
| DE19836379A1 (de) | 1999-11-18 |
| JPH11330243A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6103629A (en) | Self-aligned interconnect using high selectivity metal pillars and a via exclusion mask | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| US6211068B1 (en) | Dual damascene process for manufacturing interconnects | |
| US5109267A (en) | Method for producing an integrated circuit structure with a dense multilayer metallization pattern | |
| US6001414A (en) | Dual damascene processing method | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
| JP2537467B2 (ja) | 半導体装置の製造方法 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| US6001735A (en) | Dual damascene technique | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2969109B1 (ja) | 二重波型模様プロセスを使用した半導体装置の製造方法 | |
| US6117787A (en) | Planarization method for a semiconductor device | |
| US6143596A (en) | Planarization for interlayer dielectric | |
| KR100363642B1 (ko) | 반도체 소자의 접촉부 형성 방법 | |
| US5985752A (en) | Self-aligned via structure and method of manufacture | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| US6245667B1 (en) | Method of forming via | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |