KR100439477B1 - 반도체 소자의 텅스텐 플러그 형성방법 - Google Patents

반도체 소자의 텅스텐 플러그 형성방법 Download PDF

Info

Publication number
KR100439477B1
KR100439477B1 KR10-2001-0082945A KR20010082945A KR100439477B1 KR 100439477 B1 KR100439477 B1 KR 100439477B1 KR 20010082945 A KR20010082945 A KR 20010082945A KR 100439477 B1 KR100439477 B1 KR 100439477B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
etching
semiconductor device
etch stop
Prior art date
Application number
KR10-2001-0082945A
Other languages
English (en)
Other versions
KR20030052829A (ko
Inventor
김상권
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0082945A priority Critical patent/KR100439477B1/ko
Publication of KR20030052829A publication Critical patent/KR20030052829A/ko
Application granted granted Critical
Publication of KR100439477B1 publication Critical patent/KR100439477B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 금속배선 형성 절차를 단순화하여 공정 단축을 기할 수 있는 반도체 소자의 텅스텐 플러그 형성방법에 관한 것으로서,
본 발명의 반도체 소자의 텅스텐 플러그 형성방법은 실리콘 기판 상에 게이트 전극을 구비하는 반도체 소자 제조에 있어서, 상기 게이트 전극을 포함한 기판 전면에 제 1 절연막을 형성하는 단계;와, 상기 제 1 절연막 상에 질소 산화물 재질의 식각멈춤층을 형성하는 단계;와, 상기 식각멈춤층 상에 제 2 절연막을 형성하는 단계;와, 상기 제 2 절연막 상의 소정 영역에 감광막 패턴을 형성하는 단계;와, 상기 감광막 패턴을 식각 마스크로 이용하고 CHF3와 CF4의 혼합 가스를 통하여 상기 제 2 절연막을 등방성 식각하는 단계;와, 상기 감광막 패턴을 식각 마스크로 이용하여 상기 식각멈춤층 및 제 1 절연막을 비등방성 식각, 제거하여 콘택홀을 형성하는 단계;와, 상기 콘택홀을 충분히 채우도록 제 2 절연막 상에 텅스텐 금속층을 증착하는 단계;와, 상기 제 2 절연막이 드러나도록 상기 텅스텐 금속층을 CMP 공정을 이용하여 연마하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 텅스텐 플러그 형성방법{Fabricating method of Tungsten plug in semiconductor device}
본 발명은 반도체 소자의 텅스텐 플러그 형성 방법에 관한 것으로서, 특히 금속배선 형성 절차를 단순화하여 공정 단축을 기할 수 있는 반도체 소자의 텅스텐플러그 형성방법에 관한 것이다.
반도체 제조공정에서 소자 상호간 또는 외부단자와의 연결방법으로 이용되는 금속배선은 회로의 집적도가 증가됨에 따라 선 폭의 축소와 고속(high speed)을 요구하고 있다.
이러한 요구에 부응하기 위해 금속배선은 다층배선이 되었으며, 접합 방법 또한 텅스텐 플러그를 이용한 듀얼 다마신(dual damascene)공정에 이은 CMP(Chemical Mechanical Polishing) 공정을 실시하여 패턴 평탄화를 실시하고 있다.
이와 같은 금속배선 형성방법은 마스킹(masking), 식각, 증착, CMP 등의 일련의 공정을 반복하여 완성되는 복잡한 공정기술이다.
이하, 도면을 참조하여 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 상세히 설명하기로 한다.
도 1 내지 8은 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 1에 도시한 바와 같이, 실리콘 기판(101)상에 일정 간격을 두고 형성되어 있는 게이트 전극(102)을 포함한 기판 전면에 BPSG(Boro Phosphorous Silicate Glass)를 화학기상증착법을 이용하여 증착한 다음, CMP 공정을 이용하여 상기 BPSG 막을 평탄화하여 제 1 절연막(103)을 형성한다.
이어, 도 2 및 도 3에 도시한 바와 같이, 금속배선과 하부 게이트 전극을 절연시킬 목적으로 상기 제 1 절연막(103) 상에 제 2 절연막(104)을 증착한다. 그 다음, 상기 제 2 절연막(104) 상에 감광막을 도포한 후, 선택적으로 패터닝하여 감광막 패턴(105a)을 형성한다.
도 4에 도시한 바와 같이, 상기 감광막 패턴(105a)을 마스크로 이용하여 상기 제 1 절연막(103) 및 제 2 절연막(104)을 식각, 제거하여 콘택홀(106)을 형성한다. 여기서, 상기 식각은 플라즈마를 이용한 건식 식각법을 이용한다. 이후, 상기 제 1 감광막 패턴(105a)을 애싱(ashing)하여 제거하고 잔류 유기물에 대해서 습식 식각을 하여 세정한다.
도 5에 도시한 바와 같이, 상기 제 1 절연막(103) 및 제 2 절연막(104)을 식각하여 형성한 콘택홀(106)들을 상호 연결시키고 상부 금속층과 연결될 부분의 면적을 넓히기 위한 패터닝 작업을 하기 위해 상기 제 2 절연막(104) 상의 소정부위에 제 2 감광막 패턴(105b)을 형성한다.
이어, 도 6에 도시한 바와 같이, 상기 제 2 감광막 패턴(105b)을 마스크로 이용하여 상기 제 2 절연막(104)의 소정 두께를 식각하여 제거한다. 이후, 상기 제 2 감광막 패턴(105b)을 제거하기 위한 애싱 공정 및 습식 식각 공정을 연속적으로 수행한다.
도 7에 도시한 바와 같이, 상기 콘택홀(106)을 충분히 채워지도록 텅스텐 금속층(107)을 증착한다. 이 때, 상기 텅스텐 금속층은 스텝 커버리지(step coverage)가 우수하여 상기와 같이 작고 깊은 콘택홀을 채우는 물질로 사용되어 진다.
도 8에 도시한 바와 같이, 상기 제 2 절연막(104)이 드러나도록 상기 텅스텐금속층(107)을 CMP 공정을 통해 연마하여 텅스텐 플러그(107)를 형성하면 종래 기술에 따른 텅스텐 플러그 형성 공정은 완료된다.
그러나, 종래 기술에 따른 반도체 소자의 텅스텐 플러그 형성 방법은 다음과 같은 문제점이 있었다.
텅스텐 플러그를 형성하기 위한 일련의 공정을 스텝(step)으로 계산하면 총 13 스텝이며 특히, 2 회에 걸친 포토 마스크 작업을 실시함으로 인해 공정이 복잡한 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 금속배선 형성 절차를 단순화하여 공정 단축을 기할 수 있는 반도체 소자의 텅스텐 플러그 형성방법을 제공하는데 목적이 있다.
도 1 내지 도 8은 종래 기술에 따른 반도체 소자의 텅스텐 플러그 형성방법을 설명하기 위한 공정단면도.
도 9 내지 도 15는 본 발명의 반도체 소자의 텅스텐 플러그 형성방법을 설명하기 위한 공정단면도.
도 16 및 도 19은 본 발명의 식각 공정을 상세히 나타낸 공정 단면 및 평면도.
<도면의 주요 부분에 대한 부호의 설명>
201 : 실리콘 기판 202 : 게이트 전극
203 : 제 1 절연막 204 : 식각멈춤층
205 : 제 2 절연막 208 : 텅스텐 플러그
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 텅스텐 플러그 형성방법은 실리콘 기판 상에 게이트 전극을 구비하는 반도체 소자 제조에 있어서, 상기 게이트 전극을 포함한 기판 전면에 제 1 절연막을 형성하는 단계;와, 상기 제 1 절연막 상에 질소 산화물 재질의 식각멈춤층을 형성하는 단계;와, 상기 식각멈춤층 상에 제 2 절연막을 형성하는 단계;와, 상기 제 2 절연막 상의 소정 영역에 감광막 패턴을 형성하는 단계;와, 상기 감광막 패턴을 식각 마스크로 이용하고 CHF3와 CF4의 혼합 가스를 통하여 상기 제 2 절연막을 등방성 식각하는 단계;와, 상기 감광막 패턴을 식각 마스크로 이용하여 상기 식각멈춤층 및 제 1 절연막을 비등방성 식각, 제거하여 콘택홀을 형성하는 단계;와, 상기 콘택홀을 충분히 채우도록 제 2 절연막 상에 텅스텐 금속층을 증착하는 단계;와, 상기 제 2 절연막이 드러나도록 상기 텅스텐 금속층을 CMP 공정을 이용하여 연마하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 텅스텐 플러그 형성방법은 식각멈춤층 및 한 번의 포토 마스크 작업만을 이용하기 때문에 공정을 단순화시킬 수 있게 되어 공정의 효율화를 꾀할 수 있게 된다.
이하, 도면을 참조하여 본 발명의 반도체 소자의 텅스텐 플러그 형성방법을 상세히 설명하기로 한다.
도 9 내지 도 15는 본 발명의 반도체 소자의 텅스텐 플러그 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 9에 도시한 바와 같이, 실리콘 기판(201) 상의 액티브 영역에 형성되어 있는 게이트 전극(202)을 충분히 덮도록 기판 전면에 절연 물질을 증착한 후, CMP 공정을 통한 평탄화 작업을 수행하여 제 1 절연막(203)을 형성한다. 여기서, 상기 제 1 절연막(203)의 재료로는 BPSG(Boro Phosphorous Silicate Glass) 등이 쓰이며 평탄화 작업을 수행한 결과의 제 1 절연막(203)의 두께는 6000Å 정도이다.
이어, 도 10에 도시한 바와 같이, 상기 제 1 절연막(203) 상에 질소산화물을 증착하여 식각멈춤층(204)을 형성한다. 상기 식각멈춤층(204)은 후속 공정의 등방성 습식 식각시 식각 방어선의 역할을 수행하며 그 두께로는 300Å 정도가 적당하다.
도 11 및 도 12에 도시한 바와 같이, 상기 식각멈춤층(204) 상에 제 2 절연막을 증착하여 형성한다. 상기 제 2 절연막(205)의 물질로는 TEOS(Tetra Ethyl Ortho Silicate) 등이 쓰이며 형성 두께는 3000Å 정도가 바람직하다. 이어, 상기 제 2 절연막(205) 상의 전면에 감광막을 도포하고 일련의 포토 마스킹(photo making) 공정을 거쳐 소정의 감광막 패턴(206)을 형성한다. 상기 감광막 패턴(206)은 후속의 식각 공정시 마스크로 이용된다.
도 13에 도시한 바와 같이, 상기 감광막 패턴(206)을 마스크로 이용하여 상기 제 2 절연막(204)을 등방성 습식 식각하여 제거하고 이어, 상기 식각멈춤층(204) 및 제 1 절연막(203)을 건식 식각함으로써 콘택홀(207)을 형성한다. 이 때, 상기 건식 식각은 CHF3와 CF4의 혼합 가스를 이용한다.
본 단계의 식각 공정은 후술하여 상세히 설명하기로 한다.
도 14 및 도 15에 도시한 바와 같이, 일련의 식각 공정을 통해 형성된 콘택홀(207)을 충분히 채우도록 상기 제 2 절연막(205) 상에 텅스텐 금속층(208)을 증착하고, CMP 공정을 수행하여 상기 제 2 절연막이 드러나도록 연마, 평탄화시키면 본 발명의 반도체 소자의 텅스텐 플러그 형성방법은 완료된다.
한편, 상기 식각 공정을 보다 상세히 설명하면 다음과 같다.
도 16 내지 도 19은 본 발명의 제 1 절연막 식각 방법을 설명하기 위한 공정 단면 및 평면도이다.
도 16는 도 12의 단계에서 형성된 감광막 패턴(206)을 마스크로 이용하여 상기 제 2 절연(205)막을 등방성 습식 식각하는 공정을 나타낸 것이다.
한편, 64M DRAM 이상의 소자의 경우 디자인 룰(design rule)이 0.2㎛ 이하로서 마스킹 오픈 사이즈는 습식 식각시 식각 정도의 차이에 따라 여러 가지 패턴을 형성시킬 수 있다.
가령 도 16와 같이, 3000Å의 두께를 갖는 제 2 절연막(205)에 대해 등방성 습식 식각법을 사용하여 3000Å의 두께를 식각하는 경우 웅덩이 형태의 식각 패턴을 형성하게 되며 이때 웅덩이의 끝은 상기 식각멈춤층(204)에 맞닿아 있다. 이에 대한 식각 평면은 도 17와 같이 도시할 수 있다.
또한, 상기와 같이 3000Å의 두께를 갖는 제 2 절연막 구조의 소자를 4000Å 두께의 등방성 습식 식각을 수행할 경우에는 제 2 절연막(205)의 수직 방향으로 3000Å의 식각이 진행되며 하부층에 형성되어 있는 식각멈춤층(204)에 의해 더 이상의 식각은 진행되지 않는다. 반면, 제 2 절연막의 수평 방향으로는 등방성 식각이기 때문에 4000Å 두께의 식각이 그대로 진행되어 상기 마스크로 사용되는 감광막 패턴(206)의 하부층을 관통하는 식각 패턴이 형성된다. 이로 인해, 후속의 금속층 형성시 좌우측의 금속이 접합되는 결과를 얻을 수 있게 된다(도 18 및 도 19 참조).
상술한 바와 같은 본 발명의 반도체 소자의 텅스텐 플러그 형성방법은 다음과 같은 효과가 있다.
한 번의 포토 마스킹 공정만이 요구되기 때문의 공정의 단순화를 꾀할 수 있으며, 또한 식각멈춤층을 형성하기 때문에 등방성 식각을 이용한 자유로운 패턴 형성이 가능한 장점이 있다.

Claims (4)

  1. 실리콘 기판 상에 게이트 전극을 구비하는 반도체 소자 제조에 있어서,
    상기 게이트 전극을 포함한 기판 전면에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에 질소 산화물 재질의 식각멈춤층을 형성하는 단계;
    상기 식각멈춤층 상에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막 상의 소정 영역에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 이용하고 CHF3와 CF4의 혼합 가스를 통하여 상기 제 2 절연막을 등방성 식각하는 단계;
    상기 감광막 패턴을 식각 마스크로 이용하여 상기 식각멈춤층 및 제 1 절연막을 비등방성 식각, 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 충분히 채우도록 제 2 절연막 상에 텅스텐 금속층을 증착하는 단계;
    상기 제 2 절연막이 드러나도록 상기 텅스텐 금속층을 CMP 공정을 이용하여 연마하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 형성방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR10-2001-0082945A 2001-12-21 2001-12-21 반도체 소자의 텅스텐 플러그 형성방법 KR100439477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082945A KR100439477B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 텅스텐 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082945A KR100439477B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 텅스텐 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20030052829A KR20030052829A (ko) 2003-06-27
KR100439477B1 true KR100439477B1 (ko) 2004-07-09

Family

ID=29577571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082945A KR100439477B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 텅스텐 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100439477B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005187B1 (ko) * 2008-04-30 2011-01-04 허일환 홈이 형성된 관 연결장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574958A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置およびその製造方法
JPH07321098A (ja) * 1994-05-24 1995-12-08 Sony Corp コンタクトホールの形成方法
KR0138067B1 (ko) * 1994-12-28 1998-06-15 김주용 반도체 소자의 산화막 스페이서 형성 방법
JP2002190518A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574958A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置およびその製造方法
JPH07321098A (ja) * 1994-05-24 1995-12-08 Sony Corp コンタクトホールの形成方法
KR0138067B1 (ko) * 1994-12-28 1998-06-15 김주용 반도체 소자의 산화막 스페이서 형성 방법
JP2002190518A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR20030052829A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
US5966632A (en) Method of forming borderless metal to contact structure
JPH10335459A (ja) 半導体装置およびその製造方法
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100619394B1 (ko) 반도체 소자의 디싱 방지 방법
KR100256055B1 (ko) 평탄화 개선을 위한 반도체 장치 제조 방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100328449B1 (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
KR100243739B1 (ko) 반도체 소자의 비아홀 형성방법(Method of forming via hole for semiconductor device)
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
US7314831B2 (en) Copper line of semiconductor device and method for forming the same
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR100244713B1 (ko) 반도체 소자의 제조방법
JPH0758204A (ja) 半導体装置の製造方法
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR20030052664A (ko) 나노 크기의 금속 배선 패턴 형성 방법
KR100198653B1 (ko) 반도체 소자의 금속배선방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100203298B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010088091A (ko) 반도체 장치의 평탄화 방법
KR20010048964A (ko) 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법
JPH05335307A (ja) 半導体集積回路装置およびその製造方法
JPH1174355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee