JPH05335307A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH05335307A JPH05335307A JP14061992A JP14061992A JPH05335307A JP H05335307 A JPH05335307 A JP H05335307A JP 14061992 A JP14061992 A JP 14061992A JP 14061992 A JP14061992 A JP 14061992A JP H05335307 A JPH05335307 A JP H05335307A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- forming
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路装置の配線部分の
形成に関するもので、コンタクトホールの微細化に伴う
コンタクト抵抗の上昇、ステップカバレッジの低下とい
った問題点を解消することを目的とするものである。 【構成】 前記目的のため本発明は、層間絶縁膜１３に
形成したコンタクトホール１４に金属材（例えばＷ）１
６を埋め込むとともに、その金属材が前記絶縁膜１３の
上面より突き出すようにエッチング処理し、その上に配
線層１７を形成するようにした。さらにその上に、前記
下層配線１７の上に層間絶縁膜１８、ＳＯＧ膜１９を形
成してそれを平坦化した後、その上に絶縁膜２１を形成
してそれにスルーホール２３を開孔して、その上に上層
配線を施すようにした。
形成に関するもので、コンタクトホールの微細化に伴う
コンタクト抵抗の上昇、ステップカバレッジの低下とい
った問題点を解消することを目的とするものである。 【構成】 前記目的のため本発明は、層間絶縁膜１３に
形成したコンタクトホール１４に金属材（例えばＷ）１
６を埋め込むとともに、その金属材が前記絶縁膜１３の
上面より突き出すようにエッチング処理し、その上に配
線層１７を形成するようにした。さらにその上に、前記
下層配線１７の上に層間絶縁膜１８、ＳＯＧ膜１９を形
成してそれを平坦化した後、その上に絶縁膜２１を形成
してそれにスルーホール２３を開孔して、その上に上層
配線を施すようにした。
Description
【０００１】
【産業上の利用分野】この発明は、多層配線を有する半
導体集積回路装置の主に配線部分の形成に関するもので
ある。
導体集積回路装置の主に配線部分の形成に関するもので
ある。
【０００２】
【従来の技術】従来、半導体集積回路装置の内部回路素
子間の電気的接続方法としては、周知のようにコンタク
トホールを形成して、アルミニウムなどの金属配線材料
を形成して接続する方法が行われている。その従来の方
法で製造された構造を図２に示し、製造方法の概略を以
下に説明する。
子間の電気的接続方法としては、周知のようにコンタク
トホールを形成して、アルミニウムなどの金属配線材料
を形成して接続する方法が行われている。その従来の方
法で製造された構造を図２に示し、製造方法の概略を以
下に説明する。
【０００３】半導体基板１上の所定の領域にＬＯＣＯＳ
（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏ
ｎ）法により、フィールド酸化膜２およびｎ+ 拡散層領
域３および層間絶縁膜４を形成したのち、第１の配線層
６と上記ｎ+ 拡散層３を接続するための接続孔（コンタ
クトホール）５を開孔したのち、第１の配線層パターン
を形成する。続いて再び層間絶縁膜７および平坦化層８
および層間絶縁膜９を連続して形成し、再び所定の位置
に第１および第２の配線層を電気的に接続する第２の開
孔１０を形成したのち、第２の配線層１１を形成すると
いう方法が一般的に行われている。
（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏ
ｎ）法により、フィールド酸化膜２およびｎ+ 拡散層領
域３および層間絶縁膜４を形成したのち、第１の配線層
６と上記ｎ+ 拡散層３を接続するための接続孔（コンタ
クトホール）５を開孔したのち、第１の配線層パターン
を形成する。続いて再び層間絶縁膜７および平坦化層８
および層間絶縁膜９を連続して形成し、再び所定の位置
に第１および第２の配線層を電気的に接続する第２の開
孔１０を形成したのち、第２の配線層１１を形成すると
いう方法が一般的に行われている。
【０００４】このように形成された構造で、第１の配線
層６はコンタクトホール５の底部でｎ+ 拡散層３と電気
的接続がされ、また、第２の配線１１はコンタクトホー
ル１０の底部で第１の配線層６と接続される。
層６はコンタクトホール５の底部でｎ+ 拡散層３と電気
的接続がされ、また、第２の配線１１はコンタクトホー
ル１０の底部で第１の配線層６と接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、以上述
べた方法では、今後ますます微細化する半導体集積回路
装置においては、コンタクトホールサイズの微細化にと
もないコンタクト抵抗の急激な上昇、金属配線層のコン
タクトホール内ステップカバレッジの低下による配線抵
抗の上昇および断線等の問題が顕著となり、半導体集積
回路装置の製造歩留りの低下や信頼性の低下等の問題を
ひきおこす。
べた方法では、今後ますます微細化する半導体集積回路
装置においては、コンタクトホールサイズの微細化にと
もないコンタクト抵抗の急激な上昇、金属配線層のコン
タクトホール内ステップカバレッジの低下による配線抵
抗の上昇および断線等の問題が顕著となり、半導体集積
回路装置の製造歩留りの低下や信頼性の低下等の問題を
ひきおこす。
【０００６】本発明は、以上述べた半導体集積回路装置
のコンタクトホール部での抵抗の上昇や断線の問題点を
除去するため、コンタクトホール内にＷ（タングステ
ン）等の金属プラグを形成したのち、その金属プラグ部
分の約１／３を層間絶縁膜のエッチバック処理により層
間絶縁上に露出させ凸部を形成したのち、金属配線層を
形成し、３次元的に接触させ、コンタクト面積を著しく
増加させ良好なコンタクト抵抗を有する微細なコンタク
トを形成し、さらに、前記コンタクトホール上の金属配
線凸部と第２の金属配線層とを層間膜の平坦化工程に引
き続き、良好に形成し、平坦性の優れた多層配線構造を
有する半導体集積回路装置を提供することを目的とす
る。
のコンタクトホール部での抵抗の上昇や断線の問題点を
除去するため、コンタクトホール内にＷ（タングステ
ン）等の金属プラグを形成したのち、その金属プラグ部
分の約１／３を層間絶縁膜のエッチバック処理により層
間絶縁上に露出させ凸部を形成したのち、金属配線層を
形成し、３次元的に接触させ、コンタクト面積を著しく
増加させ良好なコンタクト抵抗を有する微細なコンタク
トを形成し、さらに、前記コンタクトホール上の金属配
線凸部と第２の金属配線層とを層間膜の平坦化工程に引
き続き、良好に形成し、平坦性の優れた多層配線構造を
有する半導体集積回路装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は前記目的のた
め、半導体集積回路装置の製造方法において、半導体基
板上の第１の層間絶縁膜上の所定の位置に拡散層領域と
電気的接続をとるためのコンタクトホールを形成し、密
着層を有する高融点金属層を形成し、続いてＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により前
記高融点金属層をエッチバックし、前記コンタクトホー
ル内に高融点金属プラグを形成し、再びＲＩＥ法により
前記第１の層間絶縁膜をエッチバックし、前記高融点金
属プラグが層間絶縁膜上に出るようにした後、第１の金
属配線層を形成し、続いて第２の層間絶縁膜、および平
坦化層を全面に施し、熱処理を加え焼成したのち、再び
前記平坦化層と第２の層間絶縁膜をＲＩＥ法により同じ
エッチ速度でエッチバックしたのち、第３の層間絶縁膜
を形成し、さらに第１と第２の金属配線を接続するため
のスルーホールを形成したのち、第２の金属配線層を施
すようにした。
め、半導体集積回路装置の製造方法において、半導体基
板上の第１の層間絶縁膜上の所定の位置に拡散層領域と
電気的接続をとるためのコンタクトホールを形成し、密
着層を有する高融点金属層を形成し、続いてＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により前
記高融点金属層をエッチバックし、前記コンタクトホー
ル内に高融点金属プラグを形成し、再びＲＩＥ法により
前記第１の層間絶縁膜をエッチバックし、前記高融点金
属プラグが層間絶縁膜上に出るようにした後、第１の金
属配線層を形成し、続いて第２の層間絶縁膜、および平
坦化層を全面に施し、熱処理を加え焼成したのち、再び
前記平坦化層と第２の層間絶縁膜をＲＩＥ法により同じ
エッチ速度でエッチバックしたのち、第３の層間絶縁膜
を形成し、さらに第１と第２の金属配線を接続するため
のスルーホールを形成したのち、第２の金属配線層を施
すようにした。
【０００８】
【作用】前述のように本発明の製造方法によれば、高融
点金属プラグを、コンタクトホール内にうめこんだの
ち、層間絶縁膜をエッチバック処理して、コンタクトプ
ラグ部分の一部が、層間絶縁膜上につき出し、凸部を形
成したのち、金属配線層を形成するようにしたので、３
次元的な接続部を有するようになり、低いコンタクト抵
抗の形成が可能である。また、多層配線構造の場合、平
坦化層のエッチバック処理により、第１、第２の配線間
の接続孔の深さが浅くなり、アスペクト比の低下、第２
配線層のステップカバレッジの向上、スルーホールの微
細化に対して、特性の向上が期待できる。
点金属プラグを、コンタクトホール内にうめこんだの
ち、層間絶縁膜をエッチバック処理して、コンタクトプ
ラグ部分の一部が、層間絶縁膜上につき出し、凸部を形
成したのち、金属配線層を形成するようにしたので、３
次元的な接続部を有するようになり、低いコンタクト抵
抗の形成が可能である。また、多層配線構造の場合、平
坦化層のエッチバック処理により、第１、第２の配線間
の接続孔の深さが浅くなり、アスペクト比の低下、第２
配線層のステップカバレッジの向上、スルーホールの微
細化に対して、特性の向上が期待できる。
【０００９】
【実施例】本発明の実施例の製造工程を図１に示し、以
下にその説明をする。
下にその説明をする。
【００１０】まず図１（ａ）に示すように、Ｓｉ基板１
上の所定の領域にｎ+ 拡散層３を形成したのち、第１の
金属配線層１７（後述）との第１の層間絶縁膜１３を所
定の膜厚よりも３〜５割厚く約１．５μｍ形成したの
ち、所定の位置にｎ+ 拡散層３との電気的接続のための
コンタクトホール１４を形成し、ＴｉＮあるいはＴｉＷ
膜１５を５００〜１０００Å形成し、続いて高融点金属
材料としてたとえばタングステン膜１６をＣＶＤ（化学
的気相成長）法により約８０００Å形成する。
上の所定の領域にｎ+ 拡散層３を形成したのち、第１の
金属配線層１７（後述）との第１の層間絶縁膜１３を所
定の膜厚よりも３〜５割厚く約１．５μｍ形成したの
ち、所定の位置にｎ+ 拡散層３との電気的接続のための
コンタクトホール１４を形成し、ＴｉＮあるいはＴｉＷ
膜１５を５００〜１０００Å形成し、続いて高融点金属
材料としてたとえばタングステン膜１６をＣＶＤ（化学
的気相成長）法により約８０００Å形成する。
【００１１】次に図１（ｂ）に示すように、ＳＦ6 ＋Ｂ
Ｃｌ3 ガスプラズマにより、前記タングステン膜１６お
よびＴｉＮ膜１５を連続してエッチバックし、コンタク
トホール１４部分以外の平坦部のＴｉＮ膜１５のエッチ
ングが終了した時点でエッチングを終了し、前記コンタ
クトホール１４内にＴｉＮ膜１５およびタングステン膜
１６を残し、タングステンプラグを形成する。
Ｃｌ3 ガスプラズマにより、前記タングステン膜１６お
よびＴｉＮ膜１５を連続してエッチバックし、コンタク
トホール１４部分以外の平坦部のＴｉＮ膜１５のエッチ
ングが終了した時点でエッチングを終了し、前記コンタ
クトホール１４内にＴｉＮ膜１５およびタングステン膜
１６を残し、タングステンプラグを形成する。
【００１２】さらに図１（ｃ）に示すように、引き続い
て再びＣＨＦ3 ＋Ｏ2 ガスプラズマにより前記層間絶縁
膜１３をエッチバック工程により２０００〜５０００Å
エッチングし、前記タングステンプラグが層間絶縁膜１
３より２０００〜５０００Å高くなるようにし、続いて
第１の金属配線層１７をスパッタ蒸着法により約５００
０Å形成し、第２の層間絶縁膜１８としてプラズマＣＶ
Ｄ法によりプラズマ酸化膜４０００Å形成したのち、平
坦化層として、低濃度のシリコンを主成分とする溶液
（スピン・オン・ガラス（ＳＯＧ））を全面に、例えば
約２０００Åの膜厚で回転塗布し、かつ、これを２００
〜４００℃の熱処理を加え焼成する。さらにこのＳＯＧ
膜１９および第２の層間絶縁膜１８をＲＩＥ法により同
じエッチング速度により、約４０００Åエッチバックす
る。
て再びＣＨＦ3 ＋Ｏ2 ガスプラズマにより前記層間絶縁
膜１３をエッチバック工程により２０００〜５０００Å
エッチングし、前記タングステンプラグが層間絶縁膜１
３より２０００〜５０００Å高くなるようにし、続いて
第１の金属配線層１７をスパッタ蒸着法により約５００
０Å形成し、第２の層間絶縁膜１８としてプラズマＣＶ
Ｄ法によりプラズマ酸化膜４０００Å形成したのち、平
坦化層として、低濃度のシリコンを主成分とする溶液
（スピン・オン・ガラス（ＳＯＧ））を全面に、例えば
約２０００Åの膜厚で回転塗布し、かつ、これを２００
〜４００℃の熱処理を加え焼成する。さらにこのＳＯＧ
膜１９および第２の層間絶縁膜１８をＲＩＥ法により同
じエッチング速度により、約４０００Åエッチバックす
る。
【００１３】次に図１（ｄ）に示すように、平坦化した
層の上に再びプラズマ酸化膜２１を４０００Å形成した
のち、フォトリソグラフィー工程によりフォトレジスト
マスク２２を施し、所定の位置にスルーホール２３を形
成し、ＲＩＥ法によりプラズマ酸化膜２１をエッチング
する。
層の上に再びプラズマ酸化膜２１を４０００Å形成した
のち、フォトリソグラフィー工程によりフォトレジスト
マスク２２を施し、所定の位置にスルーホール２３を形
成し、ＲＩＥ法によりプラズマ酸化膜２１をエッチング
する。
【００１４】最後に、図１（ｅ）に示すように、第２の
金属配線層２４としてアルミニウム配線層５０００Åを
スパッタ蒸着により形成し、フォトリソグラフィー工程
により配線パターンを形成し、微細化に対応できる２層
アルミニウム配線を有する半導体集積回路装置ができ
る。
金属配線層２４としてアルミニウム配線層５０００Åを
スパッタ蒸着により形成し、フォトリソグラフィー工程
により配線パターンを形成し、微細化に対応できる２層
アルミニウム配線を有する半導体集積回路装置ができ
る。
【００１５】
【発明の効果】以上説明したように本発明の製造方法に
よれば、高融点金属プラグを、コンタクトホール内にう
めこんだのち、層間絶縁膜をエッチバック処理して、コ
ンタクトプラグ部分の一部が、層間絶縁膜上につき出
し、凸部を形成したのち、金属配線層を形成するように
したので、３次元的な接続部を有するようになり、コン
タクト面積が増え、低いコンタクト抵抗の形成が可能で
ある。また、多層配線構造の場合、平坦化層のエッチバ
ック処理により、第１、第２の配線間の接続孔の深さが
浅くなり、アスペクト比の低下、第２配線層のステップ
カバレッジの向上、スルーホールの微細化に対して、特
性の向上が期待できる。
よれば、高融点金属プラグを、コンタクトホール内にう
めこんだのち、層間絶縁膜をエッチバック処理して、コ
ンタクトプラグ部分の一部が、層間絶縁膜上につき出
し、凸部を形成したのち、金属配線層を形成するように
したので、３次元的な接続部を有するようになり、コン
タクト面積が増え、低いコンタクト抵抗の形成が可能で
ある。また、多層配線構造の場合、平坦化層のエッチバ
ック処理により、第１、第２の配線間の接続孔の深さが
浅くなり、アスペクト比の低下、第２配線層のステップ
カバレッジの向上、スルーホールの微細化に対して、特
性の向上が期待できる。
【図１】本発明の実施例
【図２】従来例
１ Ｓｉ基板 １３ 第１層間絶縁膜 １４ コンタクトホール １５ ＴｉＮ膜 １６ Ｗ膜 １７ 第１配線層 １８ 第２層間絶縁膜 １９ ＳＯＧ膜 ２４ 第２配線層
Claims (2)
- 【請求項１】（ａ）半導体基板上に第１の絶縁膜を形成
し、該第１の絶縁膜の所定の位置にコンタクトホールを
開孔する工程、 （ｂ）前記コンタクトホールに金属材を埋め込み、前記
第１の絶縁膜上面を所定の厚さ除去して前記金属材が前
記第１の絶縁膜の上面より上に突き出す形状にする工
程、 （ｃ）前記まで形成された構造の上に第１の配線層を形
成する工程、 （ｄ）前記第１の配線層の上に少なくとも第２の絶縁膜
を形成し、その表面を平坦化する工程、 （ｅ）前記平坦化された層の上に第３の絶縁膜を形成
し、該第３の絶縁膜の所定位置にスルーホールを形成し
た後、その上に第２の配線層を形成する工程、 以上の工程を含むことを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２】 半導体基板上にコンタクトホールを有す
る絶縁膜と、該コンタクトホールに埋め込まれかつ前記
絶縁膜の上面より突き出した金属材と、その上に配線層
が形成されている構造を含むことを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14061992A JPH05335307A (ja) | 1992-06-01 | 1992-06-01 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14061992A JPH05335307A (ja) | 1992-06-01 | 1992-06-01 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335307A true JPH05335307A (ja) | 1993-12-17 |
Family
ID=15272924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14061992A Pending JPH05335307A (ja) | 1992-06-01 | 1992-06-01 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335307A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878519A (ja) * | 1994-09-01 | 1996-03-22 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002353117A (ja) * | 2001-05-28 | 2002-12-06 | Nec Corp | 半導体装置の製造方法 |
-
1992
- 1992-06-01 JP JP14061992A patent/JPH05335307A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878519A (ja) * | 1994-09-01 | 1996-03-22 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002353117A (ja) * | 2001-05-28 | 2002-12-06 | Nec Corp | 半導体装置の製造方法 |
| JP4598306B2 (ja) * | 2001-05-28 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US5801094A (en) | Dual damascene process | |
| US6008114A (en) | Method of forming dual damascene structure | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| KR100389927B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| US6884713B2 (en) | Method for forming metal line of semiconductor device | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0637190A (ja) | 半導体装置およびその製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JP3439447B2 (ja) | 半導体装置の製造方法 | |
| JP3464163B2 (ja) | 半導体装置の製造方法 | |
| JPH0917864A (ja) | 接続構造形成方法、及び半導体装置 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| KR100846993B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2001156071A (ja) | 半導体装置及びその製造方法 | |
| KR20020086098A (ko) | 다층 배선의 콘택 구조 및 그 형성 방법 |