JPH06236931A - 配線構造及びその製造方法 - Google Patents
配線構造及びその製造方法Info
- Publication number
- JPH06236931A JPH06236931A JP5022650A JP2265093A JPH06236931A JP H06236931 A JPH06236931 A JP H06236931A JP 5022650 A JP5022650 A JP 5022650A JP 2265093 A JP2265093 A JP 2265093A JP H06236931 A JPH06236931 A JP H06236931A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- oxide film
- metal oxide
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体素子における素子間ショートやリーク
電流のない配線構造及びその製造方法を提供するもので
ある。 【構成】 表面に導電体３３，３７を有する基体３１〜
３７上に金属酸化膜３８を形成し、この上に絶縁膜３９
を形成し、エッチングし露出した金属酸化膜３８を還元
することにより所定パターンの金属体４１を形成する。
電流のない配線構造及びその製造方法を提供するもので
ある。 【構成】 表面に導電体３３，３７を有する基体３１〜
３７上に金属酸化膜３８を形成し、この上に絶縁膜３９
を形成し、エッチングし露出した金属酸化膜３８を還元
することにより所定パターンの金属体４１を形成する。
Description
【０００１】
【産業上の利用分野】この発明は半導体素子におけるコ
ンタクト孔埋込みの配線構造及びその配線構造の製造方
法に関するものである。
ンタクト孔埋込みの配線構造及びその配線構造の製造方
法に関するものである。
【０００２】
【従来の技術】半導体素子において配線構造は従来図２
に示すように形成されている。まず、ＩＣ基板、例えば
シリコン（Ｓｉ）基板１に素子分離のための絶縁膜２
（例えばＳｉＯ2 ）、導電体としての拡散層３を形成し
た後絶縁膜４（例えばＢＰＳＧ）をＣＶＤ（化学気相成
長）法により形成する。その後コンタクトとなる開孔部
５を形成し、その後コンタクト孔５の埋込み配線となる
Ｗ（タングステン）膜をＣＶＤ法にて堆積し、コンタク
ト埋込み配線部分６を残す様にエッチバックを行う。そ
の後、Ｗ膜をＣＶＤ法にて形成し、ホトリソ、エッチン
グにより配線パターン７を得る。しかしながら、集積度
が増加するにつれ、配線パターン７の幅を小さくする必
要がある。従来の方法では、Ｗ膜の表面粗さの影響によ
り、微小な幅の配線パターンの形成が難しくなり、断
線、配線間ショートとなる。そのため、Ｗ膜をパターニ
ングしなくて済む様な技術が開発されている。その一つ
として、図３に示す様な方法がある。Ｓｉ基板１１に、
前記従来例と同様に、素子分離絶縁膜１２、拡散層１３
を形成した後絶縁膜１４を形成する。そして、ホトリ
ソ、エッチングにより、配線パターンとなる溝部１５を
形成し、さらに、ホトリソ、エッチングにより、コンタ
クトとなる開孔部１６を形成する。その後、ＣＶＤ法に
よりＷ膜を形成し、配線パターン部分１７、コンタクト
埋込み配線部分１８を残す様にエッチバックを行う。
に示すように形成されている。まず、ＩＣ基板、例えば
シリコン（Ｓｉ）基板１に素子分離のための絶縁膜２
（例えばＳｉＯ2 ）、導電体としての拡散層３を形成し
た後絶縁膜４（例えばＢＰＳＧ）をＣＶＤ（化学気相成
長）法により形成する。その後コンタクトとなる開孔部
５を形成し、その後コンタクト孔５の埋込み配線となる
Ｗ（タングステン）膜をＣＶＤ法にて堆積し、コンタク
ト埋込み配線部分６を残す様にエッチバックを行う。そ
の後、Ｗ膜をＣＶＤ法にて形成し、ホトリソ、エッチン
グにより配線パターン７を得る。しかしながら、集積度
が増加するにつれ、配線パターン７の幅を小さくする必
要がある。従来の方法では、Ｗ膜の表面粗さの影響によ
り、微小な幅の配線パターンの形成が難しくなり、断
線、配線間ショートとなる。そのため、Ｗ膜をパターニ
ングしなくて済む様な技術が開発されている。その一つ
として、図３に示す様な方法がある。Ｓｉ基板１１に、
前記従来例と同様に、素子分離絶縁膜１２、拡散層１３
を形成した後絶縁膜１４を形成する。そして、ホトリ
ソ、エッチングにより、配線パターンとなる溝部１５を
形成し、さらに、ホトリソ、エッチングにより、コンタ
クトとなる開孔部１６を形成する。その後、ＣＶＤ法に
よりＷ膜を形成し、配線パターン部分１７、コンタクト
埋込み配線部分１８を残す様にエッチバックを行う。
【０００３】この様な方法によれば、Ｗ膜をホトリソ、
エッチングにてパターニングする事なく、配線パターン
を得る事ができ、信頼性の高い配線構造を得る事が出来
る。
エッチングにてパターニングする事なく、配線パターン
を得る事ができ、信頼性の高い配線構造を得る事が出来
る。
【０００４】
【発明が解決しようとする課題】しかしながら、以上の
様な配線構造及びその製造方法では、絶縁膜に配線パタ
ーンをホトリソ、エッチングにより形成する場合、エッ
チング時に、絶縁膜を必要以上に（過剰）エッチングし
てしまう恐れがあり、他の素子が露出したり絶縁膜が破
壊されたりし、素子間ショート及び、リーク電流が増大
するという課題がある。
様な配線構造及びその製造方法では、絶縁膜に配線パタ
ーンをホトリソ、エッチングにより形成する場合、エッ
チング時に、絶縁膜を必要以上に（過剰）エッチングし
てしまう恐れがあり、他の素子が露出したり絶縁膜が破
壊されたりし、素子間ショート及び、リーク電流が増大
するという課題がある。
【０００５】この発明は、以上述べた素子間ショートや
リーク電流のない半導体素子における配線構造及びその
製造方法を提供することを目的とする。
リーク電流のない半導体素子における配線構造及びその
製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明は、前記課題を
解決するため、表面に導電体を有する基板を準備し、こ
の基板上に第１絶縁膜を形成し、これを選択的エッチン
グすることにより、第１コンタクト孔を形成し、この第
１コンタクト孔に埋め込み第１金属体を形成し、すなわ
ち基体を準備し、この表面上に金属の酸化膜を形成し、
この上に前記金属酸化膜を配線パターンに露出する第３
コンタクト孔を有する第２絶縁膜を形成し、前記金属酸
化膜の露出部分を還元することにより第１金属体に接続
された前記配線パターンの第２金属体を形成するもので
あり、さらに前記第３コンタクト孔内に金属を埋め込ん
で配線体を形成するものである。
解決するため、表面に導電体を有する基板を準備し、こ
の基板上に第１絶縁膜を形成し、これを選択的エッチン
グすることにより、第１コンタクト孔を形成し、この第
１コンタクト孔に埋め込み第１金属体を形成し、すなわ
ち基体を準備し、この表面上に金属の酸化膜を形成し、
この上に前記金属酸化膜を配線パターンに露出する第３
コンタクト孔を有する第２絶縁膜を形成し、前記金属酸
化膜の露出部分を還元することにより第１金属体に接続
された前記配線パターンの第２金属体を形成するもので
あり、さらに前記第３コンタクト孔内に金属を埋め込ん
で配線体を形成するものである。
【０００７】
【作用】以上のようにこの発明によれば、配線パターン
の配線体を、絶縁膜である金属酸化膜を還元することに
より形成した第２金属体を用いて形成しているので、金
属酸化膜はこの上に形成された第２絶縁膜を選択エッチ
ングして第３コンタクト孔を形成する際のストッパーと
して働き、過剰エッチングによる他の素子の露出や第１
絶縁膜の破壊を防止することができる。また、配線体
は、第２金属体と共に、セルフアライン的に同一配線パ
ターンを有した第３金属体とで形成されるので、容易に
厚い低抵抗配線体を得ることができる。
の配線体を、絶縁膜である金属酸化膜を還元することに
より形成した第２金属体を用いて形成しているので、金
属酸化膜はこの上に形成された第２絶縁膜を選択エッチ
ングして第３コンタクト孔を形成する際のストッパーと
して働き、過剰エッチングによる他の素子の露出や第１
絶縁膜の破壊を防止することができる。また、配線体
は、第２金属体と共に、セルフアライン的に同一配線パ
ターンを有した第３金属体とで形成されるので、容易に
厚い低抵抗配線体を得ることができる。
【０００８】
【実施例】図１（Ａ）〜（Ｃ）は、この発明の実施例を
説明するための、配線構造の工程断面図であり、以下図
面に沿って説明する。
説明するための、配線構造の工程断面図であり、以下図
面に沿って説明する。
【０００９】図１（Ａ）に示すように、Ｓｉ基板３１に
素子分離のための絶縁膜３２（例えばＳｉＯ2 ）を形成
し、導電体としての拡散層３３を形成した後、すなわち
基板を準備し、この基板上に第１絶縁膜として層間絶縁
膜３４（例えばＢＰＳＧ）をＣＶＤ法にて１００００Å
形成する。そして平坦にさせるフロー熱処理をＮ2 雰囲
気で９５０℃１５分行う。その後ホトリソ、エッチング
により拡散層３３上に第１のコンタクト孔３５を形成す
る。コンタクト開孔後、Ｗ膜の絶縁膜との密着層３６
（例えばＴｉＮ）を１００Å堆積し、その後Ｗ膜をＣＶ
Ｄ法により、８０００Å堆積しエッチバックにより、第
１金属体としてのコンタクト埋込み配線３７を形成す
る。さらに、その上から、金属膜（例えばＣｕ）を１０
００Å堆積させ、この金属膜を酸化することにより金属
酸化膜３８を形成する。酸化は、Ｏ2雰囲気３００℃で
３０分間の熱処理を行う。
素子分離のための絶縁膜３２（例えばＳｉＯ2 ）を形成
し、導電体としての拡散層３３を形成した後、すなわち
基板を準備し、この基板上に第１絶縁膜として層間絶縁
膜３４（例えばＢＰＳＧ）をＣＶＤ法にて１００００Å
形成する。そして平坦にさせるフロー熱処理をＮ2 雰囲
気で９５０℃１５分行う。その後ホトリソ、エッチング
により拡散層３３上に第１のコンタクト孔３５を形成す
る。コンタクト開孔後、Ｗ膜の絶縁膜との密着層３６
（例えばＴｉＮ）を１００Å堆積し、その後Ｗ膜をＣＶ
Ｄ法により、８０００Å堆積しエッチバックにより、第
１金属体としてのコンタクト埋込み配線３７を形成す
る。さらに、その上から、金属膜（例えばＣｕ）を１０
００Å堆積させ、この金属膜を酸化することにより金属
酸化膜３８を形成する。酸化は、Ｏ2雰囲気３００℃で
３０分間の熱処理を行う。
【００１０】その後、図１（Ｂ）に示すように、絶縁膜
３９（例えばＢＰＳＧ）をＣＶＤ法により、４０００Å
堆積させる。
３９（例えばＢＰＳＧ）をＣＶＤ法により、４０００Å
堆積させる。
【００１１】そして、ホトリソ、エッチングにより第３
コンタクト孔として、配線部分となる（配線パターンを
有する）溝４０を形成する。この絶縁膜３９をエッチン
グする際に、先に堆積した金属酸化膜３８がストッパー
となり、その金属酸化膜３８より下の絶縁膜がエッチン
グされる事はない。エッチングには、ＲＩＥ（反応性イ
オンエッチング）を用いＲＩＥは、Ｃ2 Ｆ6 ガス流量１
５ｓｃｃｍ、ＣＨＦ3ガス流量２０ｓｃｃｍ、圧力８０
ｐａ、ＲＦパワー４００Ｗで行う。そうする事で、配線
部分となる溝４０の底部には、金属酸化膜３８が露出す
る。
コンタクト孔として、配線部分となる（配線パターンを
有する）溝４０を形成する。この絶縁膜３９をエッチン
グする際に、先に堆積した金属酸化膜３８がストッパー
となり、その金属酸化膜３８より下の絶縁膜がエッチン
グされる事はない。エッチングには、ＲＩＥ（反応性イ
オンエッチング）を用いＲＩＥは、Ｃ2 Ｆ6 ガス流量１
５ｓｃｃｍ、ＣＨＦ3ガス流量２０ｓｃｃｍ、圧力８０
ｐａ、ＲＦパワー４００Ｗで行う。そうする事で、配線
部分となる溝４０の底部には、金属酸化膜３８が露出す
る。
【００１２】次に、この金属酸化膜３８の露出部分のＨ
2 還元を行うことにより配線パターンを有した第２金属
体４１を形成する。Ｈ2 還元は、Ｈ2 雰囲気で３００℃
〜４００℃で３０分間の熱処理を行う。この還元により
第２金属体４１はコンタクト埋込み配線３７と導通す
る。
2 還元を行うことにより配線パターンを有した第２金属
体４１を形成する。Ｈ2 還元は、Ｈ2 雰囲気で３００℃
〜４００℃で３０分間の熱処理を行う。この還元により
第２金属体４１はコンタクト埋込み配線３７と導通す
る。
【００１３】その後、図１（Ｃ）に示すように、密着層
等を介して配線用金属（例えばＷ）をＣＶＤ法等により
成膜し、配線部分４２を残す様にエッチバックを行い、
配線パターンを有し、第２金属体４１及び配線部分４２
を具備する配線体を得る。
等を介して配線用金属（例えばＷ）をＣＶＤ法等により
成膜し、配線部分４２を残す様にエッチバックを行い、
配線パターンを有し、第２金属体４１及び配線部分４２
を具備する配線体を得る。
【００１４】また、これらの工程によって得られる配線
構造は、平坦な構造となるので、多層配線への適用に対
しても有効である。
構造は、平坦な構造となるので、多層配線への適用に対
しても有効である。
【００１５】この発明の実施例では、配線体を密着層等
を介した第２金属体４１及び配線部分４２を具備する多
層で厚く構成しているので、低抵抗な配線体を得ること
ができる。これら、第２金属体４１及び配線部分４２は
絶縁膜３９に設けた溝４０により、共に（セルフアライ
ン的に）形成することができ、低抵抗な配線体を容易に
形成することができる。
を介した第２金属体４１及び配線部分４２を具備する多
層で厚く構成しているので、低抵抗な配線体を得ること
ができる。これら、第２金属体４１及び配線部分４２は
絶縁膜３９に設けた溝４０により、共に（セルフアライ
ン的に）形成することができ、低抵抗な配線体を容易に
形成することができる。
【００１６】また、この発明の実施例では、絶縁膜の成
膜を二段階に分け（層間絶縁膜３４、絶縁膜３９）、間
に金属酸化膜３８を挟む事でこの金属酸化膜３８が絶縁
膜３９に配線パターンをエッチングする際のストッパー
となり、必要以上に、絶縁膜がエッチングされる事はな
くなる。そして、その金属酸化膜３８の露出部分を還元
する事で、コンタクト埋込み配線３７等下部配線との導
通を得る事が出来る様になる。従って、素子間ショート
及びリーク電流増大のない配線構造を得ることができ
る。
膜を二段階に分け（層間絶縁膜３４、絶縁膜３９）、間
に金属酸化膜３８を挟む事でこの金属酸化膜３８が絶縁
膜３９に配線パターンをエッチングする際のストッパー
となり、必要以上に、絶縁膜がエッチングされる事はな
くなる。そして、その金属酸化膜３８の露出部分を還元
する事で、コンタクト埋込み配線３７等下部配線との導
通を得る事が出来る様になる。従って、素子間ショート
及びリーク電流増大のない配線構造を得ることができ
る。
【００１７】
【発明の効果】以上詳細に説明したようにこの発明によ
れば、配線体を、金属酸化膜が還元された金属からなる
第２金属体と同一パターンに埋め込まれた第３金属体と
で構成したので低抵抗な配線構造を得ることができる。
また、基体上に金属酸化膜を形成し、この上に第２絶縁
膜を形成しエッチングを行っているので、金属酸化膜が
エッチングストッパーとして機能し、過剰エッチングに
よる、基体に形成されている他の素子の露出や第１絶縁
膜の破壊を防止することができ、従って素子間ショート
及びリーク電流のない配線構造を有する半導体素子を得
ることができる。
れば、配線体を、金属酸化膜が還元された金属からなる
第２金属体と同一パターンに埋め込まれた第３金属体と
で構成したので低抵抗な配線構造を得ることができる。
また、基体上に金属酸化膜を形成し、この上に第２絶縁
膜を形成しエッチングを行っているので、金属酸化膜が
エッチングストッパーとして機能し、過剰エッチングに
よる、基体に形成されている他の素子の露出や第１絶縁
膜の破壊を防止することができ、従って素子間ショート
及びリーク電流のない配線構造を有する半導体素子を得
ることができる。
【図１】この発明の実施例を説明するための、配線構造
の工程断面図である。
の工程断面図である。
【図２】従来の配線構造を説明するための断面図であ
る。
る。
【図３】従来の配線構造を説明するための断面図であ
る。
る。
３１ Ｓｉ基板 ３２，３９ 絶縁膜 ３３ 拡散層 ３４ 層間絶縁膜 ３５ コンタクト孔 ３７ コンタクト埋め込み配線 ３８ 金属酸化膜 ４０ 溝 ４１ 第２金属体 ４２ 配線部分
Claims (4)
- 【請求項１】 表面に導電体を有する基体を準備する工
程と、 前記基体上に金属酸化膜を形成する工程と、 前記金属酸化膜上にこの金属酸化膜とは異なる絶縁膜を
形成する工程と、 前記導電体上の前記絶縁膜を選択的にエッチングするこ
とにより前記金属酸化膜を露出する工程と、 前記金属酸化膜の露出部分を還元することにより所定パ
ターンを有し且つ前記導電体に接続された金属体を形成
する工程とを施すことを特徴とする配線構造の製造方
法。 - 【請求項２】 表面に導電体を有する基板を準備する工
程と、 前記基板上に第１絶縁膜を形成する工程と、 前記第１絶縁膜を選択的にエッチングすることにより前
記導電体を露出する第１コンタクト孔を形成する工程
と、 前記第１コンタクト孔に金属を埋め込むことにより前記
導電体に接続された第１金属体を形成する工程と、 前記第１絶縁膜及び前記第１金属体の表面上に金属酸化
膜を形成する工程と、 前記金属酸化膜上に第２絶縁膜を形成する工程と、 前記第２絶縁膜を選択的にエッチングすることにより配
線パターンに前記金属酸化膜を露出する第３コンタクト
孔を形成する工程と、 前記金属酸化膜の露出部分を還元することにより前記配
線パターンを有し且つ前記第１金属体に接続された第２
金属体を形成する工程とを施すことを特徴とする配線構
造の製造方法。 - 【請求項３】 前記第２金属体を形成した後、 前記第３コンタクト孔に金属を埋め込むことにより前記
第２金属体と共に前記配線パターンをなす配線体を形成
することを特徴とする請求項２記載の配線構造の製造方
法。 - 【請求項４】 表面に導電体を有する基板と、 前記基板上に形成され第１コンタクト孔を有する第１絶
縁膜と、 前記第１絶縁膜上に形成され、所定パターンの第２コン
タクト孔を有する金属酸化膜と、 前記金属酸化膜上に形成され、前記第２コンタクト孔と
同一パターンの第３コンタクト孔を有する第２絶縁膜
と、 前記第１コンタクト孔内に埋め込まれ且つ前記導電体に
接続された第１金属体と、 前記第２コンタクト孔内に埋め込まれ且つ前記第１金属
体に接続され、前記金属酸化膜が還元された金属からな
る第２金属体と、 前記第３コンタクト孔内に埋め込まれ且つ前記第２金属
体に接続された第３金属体とを備えてなることを特徴と
する配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022650A JPH06236931A (ja) | 1993-02-10 | 1993-02-10 | 配線構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5022650A JPH06236931A (ja) | 1993-02-10 | 1993-02-10 | 配線構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236931A true JPH06236931A (ja) | 1994-08-23 |
Family
ID=12088725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5022650A Pending JPH06236931A (ja) | 1993-02-10 | 1993-02-10 | 配線構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236931A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294467B1 (en) | 1998-03-18 | 2001-09-25 | Nec Corporation | Process for forming fine wiring |
| JP2011003883A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体装置の製造方法 |
-
1993
- 1993-02-10 JP JP5022650A patent/JPH06236931A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294467B1 (en) | 1998-03-18 | 2001-09-25 | Nec Corporation | Process for forming fine wiring |
| JP2011003883A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH09270426A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
| JPH1117004A (ja) | 半導体装置およびその製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH11265936A (ja) | 半導体装置の導電体の製造方法 | |
| JPH0574953A (ja) | 半導体装置の製造方法 | |
| JPS6321854A (ja) | 半導体装置の製造方法 | |
| JPH03262118A (ja) | 半導体装置およびその製造方法 | |
| JPH0661356A (ja) | 半導体素子の製造方法 |