JPH06244187A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06244187A
JPH06244187A JP4732193A JP4732193A JPH06244187A JP H06244187 A JPH06244187 A JP H06244187A JP 4732193 A JP4732193 A JP 4732193A JP 4732193 A JP4732193 A JP 4732193A JP H06244187 A JPH06244187 A JP H06244187A
Authority
JP
Japan
Prior art keywords
film
hole
aluminum wiring
forming
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4732193A
Other languages
English (en)
Inventor
Taichi Miyazaki
太一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP4732193A priority Critical patent/JPH06244187A/ja
Publication of JPH06244187A publication Critical patent/JPH06244187A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】 半導体基板11に拡散層13を形成し、半導
体基板上に層間膜15を形成し、この層間膜上にコンタ
クトホール17を形成する工程と、第1のアルミ配線1
9を形成する工程と、第1のアルミ配線上に層間絶縁膜
29を形成する工程と、コンタクトホール形成箇所の上
部の層間絶縁膜にスルーホール31を形成する工程と、
スルーホール内に選択的に金属膜33を形成する工程
と、金属膜上に第2のアルミ配線35を形成する工程と
を有する。 【効果】 金属膜と第1のアルミ配線との接触面増加
し、金属膜と第1のアルミ配線との接着強度が向上し、
接続抵抗を低くすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、とくに多層配線のように金属配線を幾層にも重
ねて設ける場合の金属配線と金属配線との間の接触抵抗
を減らすことと、接着強度を向上させることが可能な半
導体装置の製造方法に関する。
【0002】
【従来の技術】従来のアルミ系合金を用いた多層配線の
製造技術を、図14〜図19を用いて説明する。図14
〜図19は、従来の多層配線の形成方法を工程順に示す
断面図である。
【0003】まず図14に示すように、半導体基板11
に、拡散層13の形成領域に開口を形成したホトレジス
ト(図示せず)をイオン注入阻止膜として用いて、イオ
ン注入法を用いて、不純物としてたとえばリンを1×1
15〜1×1016atoms/cm2 程度注入する。
【0004】不純物の注入後、ホトレジストを発煙硝酸
を用いて除去した後、1000℃以上の温度で高温処理
を行い、不純物の拡散層13を形成する。
【0005】つぎに半導体基板11上に層間膜15を形
成する。その後、ホトレジスト(図示せず)を層間膜1
5上にパターニング後、層間膜15をエッチングし、コ
ンタクトホール17を形成する。
【0006】層間膜15のエッチングはCF4(四フッ
化炭素)を主成分としたエッチングガスを用いたドライ
エッチング法で行う。
【0007】コンタクトホール17形成後、エッチング
マスクとして用いたホトレジストは酸素プラズマを用い
て、灰化処理により除去する。
【0008】つぎに、図15に示すように、層間膜15
上にアルミニウムを主成分とした金属膜をスパッタリン
グ法で形成した後、ホトレジスト(図示せず)のパター
ニングを行う。
【0009】その後、ホトレジストをエッチングマスク
として用いて、塩素ガスを主成分としたエッチングガス
を用いたドライエッチング法により、第1のアルミ配線
19を形成する。
【0010】つぎに、図16に示すように、第1のアル
ミ配線19上に、化学的気相成長法により形成する酸化
膜(以下CVD酸化膜と記載する)21を形成する。
【0011】その後、塗布法により形成するガラス膜
(以下SOG膜と記載する)23を形成し、350℃〜
450℃程度の温度で、SOG膜23のガラス化を行
う。
【0012】その後、四フッ化炭素系のエッチングガス
を用いたドライエッチング法を用いてSOG膜23のエ
ッチングバックを行い、第1のアルミ配線19の段差の
平坦化加工を行う。
【0013】さらに、絶縁膜としての信頼性を向上させ
るために、CVD酸化膜25を形成する。
【0014】これ以下この3層構造の絶縁膜、すなわち
CVD酸化膜21とSOG膜23とCVD酸化膜25と
を層間絶縁膜29と記載する。
【0015】その後、層間絶縁膜29上の全面にホトレ
ジスト27を形成し、スルーホールの形状にホトレジス
ト27のパターニングを行う。
【0016】つぎに、図17に示すように、四フッ化炭
素系のエッチングガスを用いて、ホトレジスト27をエ
ッチングマスクとするドライエッチング法により層間絶
縁膜29をエッチングし、スルーホール31を形成す
る。
【0017】さらに、酸素プラズマを用いて、エッチン
グマスクとして用いたホトレジスト27を灰化処理して
除去する。
【0018】つぎに、図18に示すように、形成したス
ルーホール31の底部で露出している第1のアルミ配線
19の表面酸化膜を、高周波を用いたスパッタエッチン
グ法(以下RFエッチング法と記載する)で除去する。
【0019】その後、選択CVD法により金属膜33と
して、たとえばタングステン金属をスルーホール31内
に形成し、スルーホール31の埋め込みを行う。
【0020】つぎに、図19に示すように、金属膜33
の表面酸化層をRFエッチング法により除去すると同時
に、金属膜33の表面と層間絶縁膜29の表面をほぼ同
一表面に合わせる。
【0021】その後、層間絶縁膜29と金属膜33との
上にアルミニウム系合金を、スパッタリング法を用いて
形成し、ホトレジスト(図示せず)のパターニングを行
った後、ホトレジストをエッチングマスクとして用い、
塩素系ガスを用いたドライエッチング法により第2のア
ルミ配線35を形成する。
【0022】
【発明が解決しようとする課題】図14から図19を用
いて説明した従来の半導体装置においては、上記のよう
に多層配線構造を実現させるためには、スルーホール3
1内に金属膜33を選択CVD法を用いて埋め込んでい
る。
【0023】ところで、選択CVD法によって形成され
た金属膜33は、スルーホール31底部に露出した第1
のアルミ配線19の表面での還元反応で膜形成されるこ
とから、金属膜33の接着強度は第1のアルミ配線19
との接触面積で決まる。
【0024】しかし、従来法における金属膜33は、ス
ルーホール31の底部に露出した第1のアルミ配線19
と2次元的に接しているため、金属膜33と第1のアル
ミ配線19との接触面積は最大スルーホール31の底面
積となる。
【0025】従来法による半導体装置は上記のように、
スルーホール31内に金属膜33を選択CVD法で形成
する場合の下地膜である第1のアルミ配線19と金属膜
33の接着強度が充分でない。このため、各種応力によ
り金属膜33が剥離し、断線原因になるなど半導体装置
の信頼性が充分に得られないという問題点がある。
【0026】本発明の目的は、上記のような課題点を解
決するために、第1のアルミ配線と金属膜との接着部で
の接着強度の増加と、接触抵抗の低減化とが可能な高信
頼性の半導体装置の製造方法を提供することを目的とし
ている。
【0027】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法においては、下記記
載の製造方法を採用する。
【0028】本発明の半導体装置の製造方法は、半導体
基板に拡散層を形成し、半導体基板上に層間膜を形成
し、この層間膜上にコンタクトホールを形成する工程
と、第1のアルミ配線を形成する工程と、第1のアルミ
配線上に層間絶縁膜を形成する工程と、コンタクトホー
ル形成箇所の上部の層間絶縁膜にスルーホールを形成す
る工程と、スルーホール内に選択的に金属膜を形成する
工程と、金属膜上に第2のアルミ配線を形成する工程と
を有することを特徴とする。
【0029】本発明の半導体装置の製造方法は、半導体
基板に拡散層を形成し、半導体基板上に層間膜を形成
し、この層間膜上にコンタクトホールを形成する工程
と、第1のアルミ配線を形成する工程と、第1のアルミ
配線上に層間絶縁膜を形成する工程と、コンタクトホー
ル形成箇所の上部の層間絶縁膜にスルーホールを形成す
る工程と、スルーホール底部に露出した第1のアルミ配
線をエッチング加工する工程と、このスルーホール内に
選択的に金属膜を形成する工程と、金属膜上に第2のア
ルミ配線を形成する工程とを有することを特徴とする。
【0030】
【作用】本発明における半導体装置の製造方法は、コン
タクトホール上部に形成した第1のアルミ配線の上部
に、層間絶縁膜を形成後、スルーホールを形成すること
により、スルーホール底部で露出した第1のアルミ配線
の形状は3次元となる。
【0031】これにより、スルーホール内に形成される
選択CVD法による金属膜と第1アルミ配線との接触面
積は、スルーホールの底面積に加え、縦方向の面積が加
わるため、従来法に比べ接着面積は増大する。
【0032】この接着面積の増大は、接着強度の増加、
さらには接触抵抗の低減を生み、高い信頼性の半導体装
置を得ることができる。
【0033】さらにスルーホール形成時に、スルーホー
ル底部に露出した3次元的な第1のアルミ配線をエッチ
ングにより順テーパ形状に加工することで、スルーホー
ル内に形成される選択CVD法による金属膜の成長方向
が整い、さらに信頼性の高い半導体装置を得ることがで
きる。
【0034】
【実施例】本発明の半導体装置の製造方法における第1
の実施例を、図1〜図6を用いて説明する。
【0035】まず図1に示すように、半導体基板11
に、ホトレジスト(図示せず)のパターニングを行う。
その後、イオン注入法を用い、ホトレジストをイオン注
入阻止膜として、たとえばリンを1×1015〜1×10
16atoms/cm2 程度のイオン注入量で、半導体基
板11に注入する。
【0036】不純物の注入後、ホトレジストを発煙硝酸
を用いて除去した後1000℃以上の温度の高温処理を
行い、不純物の拡散層13を形成する。
【0037】つぎに半導体基板11上にシリコン酸化膜
系の層間膜15を、膜厚400nm〜800nm形成す
る。
【0038】その後、ホトレジスト(図示せず)をパタ
ーニング後、このホトレジストをエッチングマスクとし
て層間膜15をエッチングし、コンタクトホール17を
形成する。
【0039】この層間膜15のエッチングは、CF4
(四フッ化炭素)を主成分としたエッチングガスを用い
たドライエッチング法で行う。
【0040】コンタクトホール17形成後、エッチング
マスクとして用いたホトレジストは酸素プラズマを用い
て、灰化処理をして除去する。
【0041】つぎに、図2に示すように、層間膜15上
にアルミニウムを主成分とした金属膜をスパッタリング
法で膜厚700nm〜1000nm形成する。
【0042】その後、ホトレジスト(図示せず)のパタ
ーニングを行い、そしてこのホトレジストをエッチング
マスクとして、塩素ガスを主成分としたエッチングガス
を用いたドライエッチング法により、第1のアルミ配線
19を形成する。
【0043】つぎに、図3に示すように、第1のアルミ
配線19上に、化学気相成長法によりCVD酸化膜21
を、膜厚300nm〜500nm形成する。
【0044】その後、SOG膜23を回転塗布法により
形成し、350℃〜450℃程度の温度で、SOG膜2
3のガラス化を行う。その後、四フッ化炭素系のエッチ
ングガスを用いたドライエッチング法を用いてSOG膜
23のエッチングバックを行い、第1のアルミ配線19
の段差の平坦化加工をする。
【0045】さらに、絶縁膜としての信頼性を向上させ
るために、CVD酸化膜25を膜厚300nm〜500
nm化学気相成長法によって形成する。
【0046】これ以下この3層構造の絶縁膜、すなわち
CVD酸化膜21とSOG膜23とCVD酸化膜25と
を層間絶縁膜29と記載する。
【0047】その後、層間絶縁膜29上の全面にホトレ
ジスト27を形成し、コンタクトホール17の上部に、
スルーホールの形状にホトレジスト27のパターニング
を行う。
【0048】つぎに図4に示すように、ホトレジスト2
7をエッチングマスクとして用い、四フッ化炭素系のエ
ッチングガスを用いて、ドライエッチング法により層間
絶縁膜29をエッチングし、スルーホール31を形成す
る。
【0049】さらに、酸素プラズマを用いて、エッチン
グマスクとして用いたホトレジスト27を灰化処理して
除去する。
【0050】スルーホール31の底部で露出している第
1のアルミ配線19の形状は、コンタクトホール17上
に第1のアルミ配線19を形成したため、3次元的な構
造となる。
【0051】スルーホール31の開口の大きさは、第1
のアルミ配線19の開口径Dより大きいことが望まし
い。
【0052】つぎに、図5に示すように、形成したスル
ーホール31底部で露出している第1のアルミ配線19
の表面酸化膜を除去するため、RFエッチングを行う。
【0053】その後、選択CVD法により金属膜33と
して、たとえばタングステン金属をスルーホール31内
に形成し、スルーホール31の埋め込みを行う。
【0054】つぎに、図6に示すように、金属膜33の
表面酸化層をRFエッチングにより除去すると同時に、
金属膜33の表面と層間絶縁膜29の表面とをほぼ同一
表面に合わせる。
【0055】その後、層間絶縁膜29と金属膜33上に
アルミニウム系合金を、膜厚800nm〜1000nm
スパッタリング法を用いて形成する。
【0056】その後、ホトレジスト(図示せず)のパタ
ーニングを行った後、このホトレジストをエッチングマ
スクとして用い、塩素系ガスを用いたドライエッチング
法により第2のアルミ配線35を形成する。
【0057】この結果、多層配線構造を有する半導体装
置を形成することができる。
【0058】つぎに、図1〜図6を用いて説明した製造
方法とは異なる製造方法による、本発明の第2の実施例
を、図7〜図12を用いて説明する。図7〜図12は半
導体装置の製造方法を工程順に示す断面図である。
【0059】まず図7に示すように、半導体基板11
に、ホトレジスト(図示せず)のパターニングを行う。
その後、イオン注入法を用いて、ホトレジストをイオン
注入阻止膜として、たとえばリンを1×1015〜1×1
16atoms/cm2 程度のイオン注入量で、半導体
基板11に注入する。
【0060】不純物の注入後、ホトレジストを発煙硝酸
を用いて除去した後1000℃以上の温度の高温処理を
行い、不純物の拡散層13を形成する。
【0061】つぎに半導体基板11上にシリコン酸化膜
系の層間膜15を膜厚400nm〜800nm形成す
る。
【0062】その後、層間膜15上にホトレジスト(図
示せず)をパターニングする。その後、このホトレジス
トをエッチングマスクとして用い、層間膜15をエッチ
ングしコンタクトホール17を形成する。
【0063】この層間膜15のエッチングは、四フッ化
炭素を主成分としたエッチングガスを用いたドライエッ
チング法で行う。
【0064】コンタクトホール17形成後、エッチング
マスクとして用いたホトレジストは酸素プラズマを用い
た灰化処理により除去する。
【0065】つぎに、図8に示すように、層間膜15上
にアルミニウムを主成分とした金属膜をスパッタリング
法で膜厚700nm〜1000nm形成する。
【0066】その後、ホトレジスト(図示せず)のパタ
ーニングを行う。そして、このホトレジストをエッチン
グマスクとして用い、塩素ガスを主成分としたエッチン
グガスを用いたドライエッチング法を用いて、第1のア
ルミ配線19を形成する。
【0067】つぎに、図9に示すように、第1のアルミ
配線19上に、化学気相成長法によりCVD酸化膜21
を、膜厚300nm〜500nm形成する。
【0068】その後、SOG膜23を回転塗布法により
形成し、350℃〜450℃程度の温度で、SOG膜2
3のガラス化を行う。その後、四フッ化炭素系のエッチ
ングガスを用いたドライエッチング法を用いてSOG膜
23のエッチングバックを行い、第1のアルミ配線19
の段差の平坦化加工を行う。
【0069】さらに、絶縁膜としての信頼性を向上させ
るために、化学気相成長法によってCVD酸化膜25を
膜厚300nm〜500nm形成する。
【0070】これ以下この3層構造の絶縁膜、すなわち
CVD酸化膜21とSOG膜23とCVD酸化膜25と
を層間絶縁膜29と記載する。
【0071】その後、層間絶縁膜29上の全面にホトレ
ジスト27を回転塗布法により形成し、コンタクトホー
ル17の上部にスルーホールの形状にホトレジスト27
のパターニングを行う。
【0072】つぎに、図10に示すように、ホトレジス
ト27をエッチングマスクとして用い、四フッ化炭素系
のエッチングガスを用いたドライエッチング法により層
間絶縁膜29にスルーホール31を形成する。
【0073】スルーホール31底部に露出している第1
のアルミ配線19は3次元的な構造をしている。その
後、塩素系のエッチングガスを用いて、第1のアルミ配
線をエッチングする。
【0074】塩素系のガスを用いたドライエッチング法
では、第1のアルミ配線19の側壁部37のエッチング
速度は底面部39のエッチング速度より10数倍はや
い。
【0075】このエッチング速度が異なる性質を利用し
て、ホトレジスト27をマスクとしてスルーホール31
内の第1のアルミ配線19をエッチングすると、底面部
39はほとんどエッチングされず側壁部37がエッチン
グされる。
【0076】この結果、図11に示すようなエッチング
スルーホール41が形成できる。エッチングスルーホー
ル41の断面形状は、垂直から順テーパ形状になる。
【0077】つぎに、酸素プラズマを用いてホトレジス
ト27を灰化処理して除去する。
【0078】その後、図12に示すように、加工後のエ
ッチングスルーホール41底部に露出している第1のア
ルミ配線19の表面酸化膜をRFエッチングで除去した
後、選択CVD法により金属膜33として、たとえばタ
ングステン金属をエッチングスルーホール41内に形成
し、エッチングスルーホール41の埋め込みを行う。
【0079】つぎに、図13に示すように、金属膜33
の表面酸化層をRFエッチングにより除去すると同時
に、金属膜33の表面と層間絶縁膜29の表面とをほぼ
同一表面に合わせる。
【0080】その後、層間絶縁膜29と金属膜33上に
アルミニウム系合金を、膜厚800nm〜1000nm
スパッタリング法を用いて形成する。
【0081】その後、ホトレジスト(図示せず)のパタ
ーニングを行った後、塩素系ガスを用いたドライエッチ
ング法により第2のアルミ配線35を形成する。
【0082】
【発明の効果】以上の説明で明らかなように、本発明に
より形成する選択CVD法による金属膜は、第1のアル
ミ配線との接触面が3次元であるため、従来法に比べス
ルーホール径が同じならば接触面積は増大する。
【0083】このことより、接触抵抗の低減と接着強度
の増加が得られ、信頼性の高い半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図2】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図3】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図4】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図5】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図6】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
【図7】本発明の第2の実施例における半導体装置の製
造方法を示す断面図である。
【図8】本発明の第2の実施例における半導体装置の製
造方法を示す断面図である。
【図9】本発明の第2の実施例における半導体装置の製
造方法を示す断面図である。
【図10】本発明の第2の実施例における半導体装置の
製造方法を示す断面図である。
【図11】本発明の第2の実施例における半導体装置の
製造方法を示す断面図である。
【図12】本発明の第2の実施例における半導体装置の
製造方法を示す断面図である。
【図13】本発明の第2の実施例における半導体装置の
製造方法を示す断面図である。
【図14】従来例における半導体装置の製造方法を示す
断面図である。
【図15】従来例における半導体装置の製造方法を示す
断面図である。
【図16】従来例における半導体装置の製造方法を示す
断面図である。
【図17】従来例における半導体装置の製造方法を示す
断面図である。
【図18】従来例における半導体装置の製造方法を示す
断面図である。
【図19】従来例における半導体装置の製造方法を示す
断面図である。
【符号の説明】
11 半導体基板 17 コンタクトホール 19 第1のアルミ配線 29 層間絶縁膜 31 スルーホール 33 金属膜 35 第2のアルミ配線 41 エッチングスルーホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に拡散層を形成し、半導体基
    板上に層間膜を形成し、この層間膜上にコンタクトホー
    ルを形成する工程と、第1のアルミ配線を形成する工程
    と、第1のアルミ配線上に層間絶縁膜を形成する工程
    と、コンタクトホール形成箇所の上部の層間絶縁膜にス
    ルーホールを形成する工程と、スルーホール内に選択的
    に金属膜を形成する工程と、金属膜上に第2のアルミ配
    線を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 半導体基板に拡散層を形成し、半導体基
    板上に層間膜を形成し、この層間膜上にコンタクトホー
    ルを形成する工程と、第1のアルミ配線を形成する工程
    と、第1のアルミ配線上に層間絶縁膜を形成する工程
    と、コンタクトホール形成箇所の上部の層間絶縁膜にス
    ルーホールを形成する工程と、スルーホール底部に露出
    した第1のアルミ配線をエッチング加工する工程と、こ
    のスルーホール内に選択的に金属膜を形成する工程と、
    金属膜上に第2のアルミ配線を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP4732193A 1993-02-12 1993-02-12 半導体装置の製造方法 Pending JPH06244187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4732193A JPH06244187A (ja) 1993-02-12 1993-02-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4732193A JPH06244187A (ja) 1993-02-12 1993-02-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06244187A true JPH06244187A (ja) 1994-09-02

Family

ID=12772012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4732193A Pending JPH06244187A (ja) 1993-02-12 1993-02-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06244187A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288389A (ja) * 1995-04-13 1996-11-01 Nec Corp 半導体装置の製造方法
KR100325603B1 (ko) * 1999-05-11 2002-02-25 황인길 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288389A (ja) * 1995-04-13 1996-11-01 Nec Corp 半導体装置の製造方法
KR100325603B1 (ko) * 1999-05-11 2002-02-25 황인길 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US20020076918A1 (en) Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH11330234A (ja) 多層配線半導体装置及びその製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH11111842A (ja) 多層配線構造およびその製造方法
JPS61284937A (ja) 半導体装置とその製造方法
JP3087692B2 (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPS6213050A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JP3208608B2 (ja) 配線形成方法
JPS63258043A (ja) 半導体装置の製造方法
JPH07130733A (ja) 半導体装置の埋め込み配線の形成方法
JP3021711B2 (ja) 半導体集積回路の製造方法
JPH11265934A (ja) 接続部の形成方法
JP2782912B2 (ja) 半導体装置の製造方法
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
JPS62166547A (ja) 多層配線構造体の形成方法
JPH08330251A (ja) 半導体装置の製造方法
JPH0837237A (ja) 半導体素子の多層金属配線形成方法
JPH06236931A (ja) 配線構造及びその製造方法
JPH1117004A (ja) 半導体装置およびその製造方法
JPH02281622A (ja) 半導体装置の製造方法
JPH0344931A (ja) 半導体集積回路装置の製造方法
JPH11265936A (ja) 半導体装置の導電体の製造方法