JPS6213050A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6213050A JPS6213050A JP15164085A JP15164085A JPS6213050A JP S6213050 A JPS6213050 A JP S6213050A JP 15164085 A JP15164085 A JP 15164085A JP 15164085 A JP15164085 A JP 15164085A JP S6213050 A JPS6213050 A JP S6213050A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- aluminum
- conductive film
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特に微細電極配
線における配線構造の改良に関する。
線における配線構造の改良に関する。
従来の技術
集積回路装置の電極及び配線には、アルミニウムが一般
的である。しかし、アルミニウムのみの電極では、同ア
ルミニウムが基板のシリコンと合金化し易いので、その
対策として、第2図のように、その中間に多結晶シリコ
ン膜を設けたものが知られている。第2図示の構造のも
のでは、P型シリコン基板21に設けられた浅いN型拡
散層22をおおっている絶縁膜23に孔24を開口し、
開孔24を通じて多結晶シリコン膜26およびアルミニ
ウム膜26による二層構造の電極を取シ出す。さらに微
細配線に々ると、コンタクト抵抗の低減のため、タング
ステンやモリブデンなども用いられている。これらの構
造を採用することにより、コン3ベーン タクト抵抗の増大の防止や、アロイスパイクによる接合
破壊の防止は解決されるが、反面、コンタクト孔24の
径寸法が1ミクロン近く々ると、絶縁膜23の段差が約
1ミクロンであるため、アルミニウム膜がスパッタ蒸着
で形成されると、第2図に示すように孔の底部や側面で
薄くなシ、この部分の膜厚は平坦な部分の約15%まで
低下する。
的である。しかし、アルミニウムのみの電極では、同ア
ルミニウムが基板のシリコンと合金化し易いので、その
対策として、第2図のように、その中間に多結晶シリコ
ン膜を設けたものが知られている。第2図示の構造のも
のでは、P型シリコン基板21に設けられた浅いN型拡
散層22をおおっている絶縁膜23に孔24を開口し、
開孔24を通じて多結晶シリコン膜26およびアルミニ
ウム膜26による二層構造の電極を取シ出す。さらに微
細配線に々ると、コンタクト抵抗の低減のため、タング
ステンやモリブデンなども用いられている。これらの構
造を採用することにより、コン3ベーン タクト抵抗の増大の防止や、アロイスパイクによる接合
破壊の防止は解決されるが、反面、コンタクト孔24の
径寸法が1ミクロン近く々ると、絶縁膜23の段差が約
1ミクロンであるため、アルミニウム膜がスパッタ蒸着
で形成されると、第2図に示すように孔の底部や側面で
薄くなシ、この部分の膜厚は平坦な部分の約15%まで
低下する。
また、第2図のように、孔の部分には空洞27が生じ、
ここに、エノチング工程での残留ガスや反応液が閉じ込
められて残留するという現象も生じる。さらに、この上
にパッシベーション膜28を気相成長法により堆積する
と、空洞27の中には入らず、同パッシベーション膜に
小さなりラックが生じ、素子の信頼性低下の原因となる
。
ここに、エノチング工程での残留ガスや反応液が閉じ込
められて残留するという現象も生じる。さらに、この上
にパッシベーション膜28を気相成長法により堆積する
と、空洞27の中には入らず、同パッシベーション膜に
小さなりラックが生じ、素子の信頼性低下の原因となる
。
発明が解決しようとする問題点
前記従来列の電極構造及び配線形成方法には、次の問題
点がある。
点がある。
前述のように、電極数シ出しのコンタクト孔が、微細化
により1ミクロン程度になると、孔形状が急峻であシ、
アルミニウムの蒸着が均一にされず、孔の内部に空洞が
生じ、孔の内部にまでアルミニウムが入らない。これは
スパッタ蒸着や他の蒸着方法にも共通した現象であシ、
微細化の障害となっている。これによって発生する問題
点には次の事があげられる。
により1ミクロン程度になると、孔形状が急峻であシ、
アルミニウムの蒸着が均一にされず、孔の内部に空洞が
生じ、孔の内部にまでアルミニウムが入らない。これは
スパッタ蒸着や他の蒸着方法にも共通した現象であシ、
微細化の障害となっている。これによって発生する問題
点には次の事があげられる。
1)アルミ配線のパターン形成工程で空洞内部に、残渣
や液残シが発生しゃすく汚染源となる。
や液残シが発生しゃすく汚染源となる。
11)パッシベーション膜が気相成長工程で孔の内部に
まで入らず、さらに孔の上部でパッシベーション膜に小
さなりラックが生じゃすい。
まで入らず、さらに孔の上部でパッシベーション膜に小
さなりラックが生じゃすい。
■)コンタクト窓の段差部でアルミ配線の断線を生じや
すい。第2図の例では断線しても下層の多結晶シリコン
膜によって導通は保持されているが、この多結晶シリコ
ン膜に代えて、Mo。
すい。第2図の例では断線しても下層の多結晶シリコン
膜によって導通は保持されているが、この多結晶シリコ
ン膜に代えて、Mo。
Wなどの高融点金属を基板の露出した面にのみ堆積した
電極構造では、段差部での断線が生じやすい。
電極構造では、段差部での断線が生じやすい。
これらの問題点は配線の高密度化と多層化につれて、一
層顕著であわ、断線による装置の初期不良、エレクトロ
マイグレーションなどにょ6ベーヅ る信頼性の低下、パッシベーション膜良による耐湿性の
劣化などが生じやすくなる。
層顕著であわ、断線による装置の初期不良、エレクトロ
マイグレーションなどにょ6ベーヅ る信頼性の低下、パッシベーション膜良による耐湿性の
劣化などが生じやすくなる。
問題点を解決するだめの手段
本発明は、上述の問題点を解決するもので、絶縁膜の開
口部に、多結晶シリコン膜やタングステン、モリブデン
などの高融点金属、タングステンシリサイドなどの金属
珪化物などの第1の導電膜を堆積した後、同絶縁膜の開
口部に生じた第1の導電膜の窪みに絶縁物を埋込み平坦
にし、この上にアルミニウム膜など第2の導電膜を被着
する工程をそなえたもので、開口部に空洞の生じるのを
防止し、アルミニウム配線の断線防止、パッシベーショ
ン膜の信頼性向上や多層配線を実現する半導体装置の製
造方法を提供するものである。
口部に、多結晶シリコン膜やタングステン、モリブデン
などの高融点金属、タングステンシリサイドなどの金属
珪化物などの第1の導電膜を堆積した後、同絶縁膜の開
口部に生じた第1の導電膜の窪みに絶縁物を埋込み平坦
にし、この上にアルミニウム膜など第2の導電膜を被着
する工程をそなえたもので、開口部に空洞の生じるのを
防止し、アルミニウム配線の断線防止、パッシベーショ
ン膜の信頼性向上や多層配線を実現する半導体装置の製
造方法を提供するものである。
作用
前述のように、絶縁膜の開口部、すなわち、接続孔を覆
って、多結晶シリコン膜などを減圧気相成長法で堆積し
て第1の導電膜を形成する段階では、間膜は均一に形成
され、オーバーハング状にはならない。そして、例えば
1ミクロンの孔でも、6 ページ この孔の部分の空隙に塗布酸化膜を回転塗布法によシ埋
め込み、平坦化した後、孔の埋め込まれた部分以外の酸
化膜を除去して、この上にアルミニウム配線を形成する
ため、アルミニウム蒸着では小さな孔の内部へのステッ
プカバーは問題にならす、基板に形成された拡散層など
とは多結晶シリコン膜などを介して接続される。
って、多結晶シリコン膜などを減圧気相成長法で堆積し
て第1の導電膜を形成する段階では、間膜は均一に形成
され、オーバーハング状にはならない。そして、例えば
1ミクロンの孔でも、6 ページ この孔の部分の空隙に塗布酸化膜を回転塗布法によシ埋
め込み、平坦化した後、孔の埋め込まれた部分以外の酸
化膜を除去して、この上にアルミニウム配線を形成する
ため、アルミニウム蒸着では小さな孔の内部へのステッ
プカバーは問題にならす、基板に形成された拡散層など
とは多結晶シリコン膜などを介して接続される。
したがって、この構造によれば、接続孔の部分でアルミ
ニウムのステップカバーの不均一性に起因して発生する
素子の信頼性の低下を防止するととができる。
ニウムのステップカバーの不均一性に起因して発生する
素子の信頼性の低下を防止するととができる。
実施例
次に本発明の実施例を図面を参照して詳述する。
第1図a −clは本発明実施例の半導体装置の製造工
程を示す部分断面図である。第1図a 1l−1:P型
シリコンからなる半導体基板11に、N型拡散層12お
よび二酸化珪素膜13が形成されている。この二酸化珪
素膜13は例えば厚さ1μmであり、ま い
た、拡散層12への接続に要する孔14が設けられてい
る。次にbのように、露出した基板表面を7ページ 含む全体に第1の導電性被膜15を堆積する。第1の導
電性被膜は多結晶シリコン膜、タングステン膜、モリブ
デン膜、タングステンシリサイド膜などから選ばれ、こ
れらは、通常、減圧気相成長法で形成することにより得
られる。例えば多結晶シリコン膜は厚さ3000人〜4
000人であり、シランと水素を反応ガスとして用い、
減圧下で約610°Cで成長する。第1導電膜15を多
結晶シリコン膜で形成するときには、成長時に不純物ガ
ス例えばホスフィンなどを混合し、低抵抗化するか、ま
たは、堆積後、不純物拡散し、低抵抗化し、シート抵抗
20〜4oΩ/口とするととも可能である。多結晶シリ
コン膜は孔14の内部にまで均一に成長する。但し、1
μm程度の径寸法の孔には、少し均一性が劣シ、平坦部
の約80%の膜厚である。タングステン、モリブデン、
シリサイドの場合も、減圧気相成長法により堆積すると
、前者と同一に均一な膜が形成できる。シリサイドの場
合、成長後、1000〜900°Cでのアニール処理が
必要となる。以上の膜はいずれも減圧気相成長法で堆積
することによシ、オーバーハングにならず均一に形成さ
れる。
程を示す部分断面図である。第1図a 1l−1:P型
シリコンからなる半導体基板11に、N型拡散層12お
よび二酸化珪素膜13が形成されている。この二酸化珪
素膜13は例えば厚さ1μmであり、ま い
た、拡散層12への接続に要する孔14が設けられてい
る。次にbのように、露出した基板表面を7ページ 含む全体に第1の導電性被膜15を堆積する。第1の導
電性被膜は多結晶シリコン膜、タングステン膜、モリブ
デン膜、タングステンシリサイド膜などから選ばれ、こ
れらは、通常、減圧気相成長法で形成することにより得
られる。例えば多結晶シリコン膜は厚さ3000人〜4
000人であり、シランと水素を反応ガスとして用い、
減圧下で約610°Cで成長する。第1導電膜15を多
結晶シリコン膜で形成するときには、成長時に不純物ガ
ス例えばホスフィンなどを混合し、低抵抗化するか、ま
たは、堆積後、不純物拡散し、低抵抗化し、シート抵抗
20〜4oΩ/口とするととも可能である。多結晶シリ
コン膜は孔14の内部にまで均一に成長する。但し、1
μm程度の径寸法の孔には、少し均一性が劣シ、平坦部
の約80%の膜厚である。タングステン、モリブデン、
シリサイドの場合も、減圧気相成長法により堆積すると
、前者と同一に均一な膜が形成できる。シリサイドの場
合、成長後、1000〜900°Cでのアニール処理が
必要となる。以上の膜はいずれも減圧気相成長法で堆積
することによシ、オーバーハングにならず均一に形成さ
れる。
次に、Cのように、孔14によシ生じた窪みに絶縁膜1
6を埋め込む。この埋め込み方法には、容易に実施でき
る方法として、次の方法がある。
6を埋め込む。この埋め込み方法には、容易に実施でき
る方法として、次の方法がある。
ケイ素化合物及び添加剤を有機溶剤に溶解した被膜形成
材(液状体)を回転塗布法により形成し、これを500
〜eoo’cで処理し、窪みに酸化膜を埋め込んで形成
する。窪み以外の余分な部分の酸化膜は、フッ酸溶液で
容易に除去できる。本方法では塗布液中のケイ素化合物
濃度、有機バインダー量などにより埋め込み量を制御で
きる。次にdのように、アルミニウム膜17を蒸着し、
電極及び配線パターンを形成し、熱処理し、アルミニウ
ムと多結晶シリコンとの合金化を図る。拡散層12は第
1の導電層15.アルミニウム膜17によシ接続される
。コンタクト抵抗は孔の内部に絶縁膜16を埋め込むこ
とによシ抵抗の増加は問題とならない程度である。実際
的には、埋め込まれた絶縁物をややオーバーエッチし、
0.1〜0.2μm9ページ 程度の浅い溝を形成した方が、電極二層の確実な積層が
得られ、工程上安定する。
材(液状体)を回転塗布法により形成し、これを500
〜eoo’cで処理し、窪みに酸化膜を埋め込んで形成
する。窪み以外の余分な部分の酸化膜は、フッ酸溶液で
容易に除去できる。本方法では塗布液中のケイ素化合物
濃度、有機バインダー量などにより埋め込み量を制御で
きる。次にdのように、アルミニウム膜17を蒸着し、
電極及び配線パターンを形成し、熱処理し、アルミニウ
ムと多結晶シリコンとの合金化を図る。拡散層12は第
1の導電層15.アルミニウム膜17によシ接続される
。コンタクト抵抗は孔の内部に絶縁膜16を埋め込むこ
とによシ抵抗の増加は問題とならない程度である。実際
的には、埋め込まれた絶縁物をややオーバーエッチし、
0.1〜0.2μm9ページ 程度の浅い溝を形成した方が、電極二層の確実な積層が
得られ、工程上安定する。
なお、本発明に係る埋め込み絶縁膜が二酸化珪素に限ら
ず窒化珪素等でもよく、また第1の導電層に用いられる
多結晶シリコン膜は多結晶に限らず非晶質であってもよ
い。
ず窒化珪素等でもよく、また第1の導電層に用いられる
多結晶シリコン膜は多結晶に限らず非晶質であってもよ
い。
発明の効果
以上のように本発明によれば、接続孔部分の第1の導電
膜の窪みが絶縁膜によシ埋込まれるため、微細な孔への
アルミニウム蒸着のステップカバーが全く問題にならな
くなる。特に、第1の導電膜の形成は減圧気相成長法に
より実施するため、非常にステップカバーがよく、微細
な孔への堆積に適している。また、埋込み絶縁膜も孔が
微小になる程、形成しやすく、素子の微細化による加工
の問題は生じない。
膜の窪みが絶縁膜によシ埋込まれるため、微細な孔への
アルミニウム蒸着のステップカバーが全く問題にならな
くなる。特に、第1の導電膜の形成は減圧気相成長法に
より実施するため、非常にステップカバーがよく、微細
な孔への堆積に適している。また、埋込み絶縁膜も孔が
微小になる程、形成しやすく、素子の微細化による加工
の問題は生じない。
本発明の製造方法によって配線を形成することによシ接
続孔内部に空洞の発生を防止し、孔の段差でのアルミニ
ウム断線や、孔の上部でのパッシベーション膜へのクラ
ックの発生を防止すること10ページ ができた。さらに、アルミニウム膜は、第1の導電層を
介して所望のコンタクト領域と接続されるため、アロイ
スパイクによる接合の劣化も防止できる。
続孔内部に空洞の発生を防止し、孔の段差でのアルミニ
ウム断線や、孔の上部でのパッシベーション膜へのクラ
ックの発生を防止すること10ページ ができた。さらに、アルミニウム膜は、第1の導電層を
介して所望のコンタクト領域と接続されるため、アロイ
スパイクによる接合の劣化も防止できる。
第1図a −dは本発明実施列の半導体装置の製造工程
順断面図、第2図は従来例の半導体装置の構造断面図で
ある。 11・・・・・・半導体基板、12・・・・・・不純物
拡散層、14・・・・・・孔、16・・・・・・第1の
導電膜、16・・・・・・絶縁膜、17・・・・・・ア
ルミニウム膜。
順断面図、第2図は従来例の半導体装置の構造断面図で
ある。 11・・・・・・半導体基板、12・・・・・・不純物
拡散層、14・・・・・・孔、16・・・・・・第1の
導電膜、16・・・・・・絶縁膜、17・・・・・・ア
ルミニウム膜。
Claims (4)
- (1)半導体基板の主面に形成された導電層に、前記半
導体基板上に形成された絶縁膜の孔を通じて、オーミッ
ク接触をなす配線層を形成するに際し、前記絶縁膜の孔
を覆って第1の導電膜を形成する工程と、前記絶縁膜の
孔の部分に生じた前記第1の導電膜の窪みに絶縁膜を埋
込む工程と、露出した第1の導電膜上に第2の導電膜を
被着する工程とをそなえた半導体装置の製造方法。 - (2)第1の導電膜が多結晶シリコンからなることを特
徴とする特許請求の範囲第1項に記載の半導体装置の製
造方法。 - (3)第1の導電膜が高融点金属又は金属ケイ化物から
なることを特徴とする特許請求の範囲第1項に記載の半
導体装置の製造方法。 - (4)第2の工程が、窪みに塗布酸化膜を埋め込む工程
からなることを特徴とする特許請求の範囲第1項に記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15164085A JPH065674B2 (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15164085A JPH065674B2 (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6213050A true JPS6213050A (ja) | 1987-01-21 |
JPH065674B2 JPH065674B2 (ja) | 1994-01-19 |
Family
ID=15522973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15164085A Expired - Lifetime JPH065674B2 (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH065674B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194647A (ja) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH01211949A (ja) * | 1988-02-19 | 1989-08-25 | Toshiba Corp | 半導体集積回路の配線構造 |
JPH03116852A (ja) * | 1989-09-29 | 1991-05-17 | Nec Corp | 半導体装置 |
JPH04179148A (ja) * | 1990-11-08 | 1992-06-25 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2008251721A (ja) * | 2007-03-29 | 2008-10-16 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
-
1985
- 1985-07-10 JP JP15164085A patent/JPH065674B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194647A (ja) * | 1986-02-20 | 1987-08-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH0577185B2 (ja) * | 1986-02-20 | 1993-10-26 | Mitsubishi Electric Corp | |
JPH01211949A (ja) * | 1988-02-19 | 1989-08-25 | Toshiba Corp | 半導体集積回路の配線構造 |
JPH03116852A (ja) * | 1989-09-29 | 1991-05-17 | Nec Corp | 半導体装置 |
JPH04179148A (ja) * | 1990-11-08 | 1992-06-25 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JP2008251721A (ja) * | 2007-03-29 | 2008-10-16 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH065674B2 (ja) | 1994-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100220935B1 (ko) | 메탈 콘택 형성방법 | |
KR20010023696A (ko) | Cvd 장벽층을 갖는 보더리스 비아들 | |
JPS6135537A (ja) | 半導体装置の製造方法 | |
US5395795A (en) | Method for fabricating a semiconductor device | |
JPH03222426A (ja) | 多層配線形成法 | |
JPS61133646A (ja) | 半導体装置の製造方法 | |
JPS6213050A (ja) | 半導体装置の製造方法 | |
KR20010048302A (ko) | 반도체소자의 컨택 형성방법 | |
JP3252397B2 (ja) | 配線形成方法 | |
JPS6314498B2 (ja) | ||
JPS63211672A (ja) | 半導体集積回路装置 | |
US8828861B2 (en) | Method for fabricating conductive lines of a semiconductor device | |
JP3087692B2 (ja) | 半導体装置の製造方法 | |
JPS6160580B2 (ja) | ||
JP2621287B2 (ja) | 多層配線層の形成方法 | |
KR100210898B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
KR920008842B1 (ko) | 반도체장치의 금속배선막 도포방법 | |
KR100604754B1 (ko) | 반도체소자의 금속배선 형성방법 | |
JPH06244187A (ja) | 半導体装置の製造方法 | |
KR100265968B1 (ko) | 반도체장치의비아콘택형성방법 | |
JPH0497531A (ja) | 半導体装置の製造方法 | |
JPH025412A (ja) | 集積回路基板上の装置をメタリゼーション層へ接続させる方法 | |
KR100209926B1 (ko) | 반도체 소자의 금속 배선 형성방법 |