JPS63211672A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63211672A
JPS63211672A JP4268987A JP4268987A JPS63211672A JP S63211672 A JPS63211672 A JP S63211672A JP 4268987 A JP4268987 A JP 4268987A JP 4268987 A JP4268987 A JP 4268987A JP S63211672 A JPS63211672 A JP S63211672A
Authority
JP
Japan
Prior art keywords
wiring
film
base layer
connection base
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4268987A
Other languages
English (en)
Inventor
Toshihiko Takakura
俊彦 高倉
Keiko Mineo
峰尾 圭子
Takaaki Mori
森 孝晃
Shinichi Tanabe
慎一 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP4268987A priority Critical patent/JPS63211672A/ja
Publication of JPS63211672A publication Critical patent/JPS63211672A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に。
半導体基板上の第1配線と、この第1配線上を延在する
第2配線との接続技術に適用して有効な技術に関するも
のである。
〔従来技術〕
半導体基板上の例えば第1層目のアルミニウム配線と第
2層目のアルミニウム配線は、それらの間を絶縁してい
る絶縁層に接続孔を形成することによって接続していた
。しかしながら、半導体集積回路装置の高集積化に伴っ
て接続孔が微細化されるため、接続孔内で断線を生じ、
良好に接続することが困難になってきている。
そこで、接続孔を用いずに例えば第1層目の配線を第2
層目の配線に接続する技術が、特願昭59−12171
9号に記載されている。この技術は、半導体基板上全面
に、まず第1層目の配線となる第1M!j目のアルミニ
ウム膜、エツチングストッパとしてのMO5W、Ti等
の高融点金属膜、第2層目のアルミニウム膜を順次積層
する0次に。
レジスト膜からなるマスクを用いて第2層目のアルミニ
ウム膜をパターニングして柱状(台座状)の接続用導体
層を形成し、続いて同一のエツチングマスクを用い、エ
ツチングガスを変えてエツチングストッパとしての高融
点金属層をパターニングする。次に、レジスト膜からな
る新たなマスクを用いて第1層目のアルミニウム膜をパ
ターニングすることにより第1層目の配線を形成する。
第1層目の配線に接続する第2層目の配線は、第3層目
のアルミニウム膜を用いて形成する。
〔発明が解決しようとする問題点〕
本発明者は、前記特願昭59−121719号に記載さ
れている技術を検討した結果1次の問題点を見出した。
すなわち、第1層目の配線としての第1層目のアルミニ
ウム膜と、接続用導体層としての第2層目のアルミニウ
ム膜との間に、それらアルミニウム膜と材質の異る高融
点金属膜が介在している。
このため、第1層目の配線と第2層目の配線との間の接
続抵抗が高くなる。
また、高融点金属膜とアルミニウム膜の間は。
アルミニウム膜同志に比べ剥がれ易いので、水分や化学
薬品が浸入し易い。
本発明の目的は、半導体基板上の第1配線と、該第1配
線の上を延在する第2配線との接続の信頼性を高めるこ
とにある。
本発明の他の目的は、第1配線あるいは第1配線をその
上の第2配線に接続するための接続用下地層の加工性を
向上する技術を提供することにある。
本発明の他の目的は、第1配線の下に設ける接続用下地
層を製造工程の増加なく形成する技術を提供することに
ある。
本発明の他の目的は、第1配線を第2配線に接続するた
めの接続用下地層を前記第1配線のセルファラインで形
成する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体基板上に接続用下地層を設け、この接
続用下地層の上に前記第1配線の第2配線が接続する部
分を載せることによって持ち上げて、前記第2配線に接
続するものである。
〔作用〕
上述した手段によれば、第1配線と第2配線の接続部分
の間にそれらと異る異種金属が介在しないので、第1配
線と第2配線の接続抵抗を低減することができる。また
、第1配線と第2配線の間が剥がれにくくなるので、腐
蝕しにくくすることができる。
〔実施例!〕
以下、本発明の実施例を図面を用いて説明する。
第1図は、バイポーラトランジスタの平面図、第2図は
、第1図のA−A切断線における断面図である。
なお、第1図の平面図は、半導体基板上の構成を見易く
するため、フィールド絶縁膜以外の絶縁膜を図示してい
ない。
第1図、第2図において、1はp”型単結晶シリコンか
らなる半導体基板(以下、基板という)であり、2は基
板1を選択的に酸化して形成した酸化シリコン膜からな
るフィールド絶縁膜であり、3はp型チャネルストッパ
領域である。
基板1にバイポーラトランジスタを構成しているが、こ
のバイポーラトランジスタは、n3埋込み層4、n−型
半導体領域からなるコレクタ領域5、p−型半導体領域
からなるベース領域6、n1型半導体領域からなるエミ
ッタ領域7.n゛型半導体領域からなるコレクタの引き
出しく電極接続)領域8とで構成している。9は基板1
のフィールド絶縁膜2から露出する表面を熱酸化して形
成した薄い酸化シリコン膜からなる絶縁膜であり、ベー
ス領域6、エミッタ領域7、引き出し領域8の表面を覆
っている。基板1上の全面を例えばCVDによるリンシ
リケートガラス(P S G)膜と、この上に塗布ガラ
ス(SOG)膜を積層して構成した絶縁膜10が覆って
いる。なお、SOG膜の上面は、絶縁膜10の上面の平
担性を良くするため、例えばフッ酸系のエツチング液に
よってエツチングしである。バイポーラトランジスタの
ベース領域6、エミッタ領域7、引出し領域8上の所定
の領域に絶縁膜9.10を選択的に除去して形成した接
続孔11を通して1例えばスパッタによる第1層目のア
ルミニウム膜からなる配線層12が接続している。
配線12は1μm程度の膜厚を有し、またそれぞれの配
線12が絶縁膜10の上を延在して、例えばスパッタに
よる第2層目のアルミニウム膜からなる配線層15に接
続している。
本実施例では、配線12が配線15に接続する部分にお
いて、その配線12の下すなわち配線12と絶縁膜10
の間に例えばCVDによる多結晶シリコン膜からなる接
続用下地層13を設け、これによって配線12の接続部
分を持上げて配線15に接続している。
接続用下地層13の膜厚は、絶縁膜14と配線12の厚
に依るが1例えば3000〜5000人程度にしている
。また、上から見た接続用下地層13の形状は特に限定
する必要はないが、正方形状にしている。また、第1図
に示された3本の配線12ごとに接続用下地層13を設
けている。
ここで、接続用下地層13の配線12によって覆われて
いる側面13Aは、配線12をパターニングするための
例えばレジスト膜からなるマスクと別のマスクによって
規定されている。配線12で覆われていない3つの側面
13Bは、配線13をパターニングするための例えばレ
ジスト膜からなるマスクと同一マスクで規定されている
。すなわち、接続用下地層13の三辺は配線12に対し
てセルファライン(自己整合)となっている。この接続
用下地層13の上面に配線12が載っている。配線12
の接続用下地層13によって持ち上げられている部分の
上面を除いて、配線12は例えばバイアススパッタによ
る酸化シリコン膜からなる絶縁膜14が覆っている。
接続用下地層13の膜厚は、配線12と15の間の耐圧
及びそれら配線12.15の配線容量を少くする上では
厚い方が好ましく、配線12の接続用下地層13と絶縁
膜10の間の段差部における加工性を良くする上では薄
い方が好ましい。絶縁膜14の上面は平担になっており
、配線12の接続用下地層13によって持ち上げられて
いる部分の上面は絶縁膜14から露出している。この露
出している配線12の上面と絶縁膜14の上面の間は段
差なく平担になっている。
また、絶縁膜14の上を配線15が延在し、前記配線1
2の露出している上面に接続している。
以上の構成により、以下の効果を得ることができる。
配線12と配線15が接続している間にMo、W、Ti
、Ta等の異種金属が介在していないことにより、それ
らの間の接続抵抗が低減される。
また、配線12と15の接続が本実施例では同種金属す
なわちアルミニウム同志の接続となっているため、それ
らの間に異種金属を介在させたときより被着性が良好と
なり、配線12と15の間の剥がれ及び水分や化学薬品
の浸入を防止することができる。
また、接続用下地層13のパターンが配線12を形成す
るためのマスクと同一マスクで規定されているので、接
続用下地層13と配線12の間のマスク合せをなくすこ
とができる。これにより、配線12及び又は15の他の
配線との接続部分を他の部分より太くしたいわゆるドツ
グボーン形状に形成しなくともよいので、配線12間の
間隔を小さくすることができる。なお、配線15の配線
12に接続する部分はドツグボーン形状にしている。
次に1本実施例の半導体集積回路装置の製造袋法を説明
する。
第3図乃至第15図は、バイポーラトランジスタの製造
工程における断面図である。
第3図に示すように1周知のエピタキシャル層形成技術
、エツチング技術、選択酸化技術、熱拡散技術、イオン
打ち込み技術等を使って、基板1にp型チャネルストッ
パ領域3、n°型埋込み層4゜n−型コレクタ領域5.
熱酸化による酸化シリコン膜からなるフィールド絶縁膜
2、p型ベース領域6、ざ型引出し領域8、熱酸化によ
る酸化シリコン膜からなる絶縁膜9を形成する。
次に、第4図に示すように5例えばCVDによって基板
1上の全面にPSG膜からなる絶縁膜10を形成する。
なお、絶縁膜10の平担性を良くするために、例えばP
SG膜の上にSOG膜を塗布し。
このSOG膜をフッ酸系のエツチング液でエッチバック
してもよい1次に、接続用下地層13を形成するために
絶縁膜10上の全面に例えばCVDによって多結晶シリ
コン膜13を形成する。多結晶シリコン膜13の膜厚は
、3000〜5000人程度にする。なお、多結晶シリ
コン膜13の膜厚を1μm程度に厚くして、後に形成す
る絶縁膜14の膜厚を厚くするようにしてもよい。
次に、第5図及びそのA−A切断線における断面図であ
る第6図に示すように、図示していない例えばレジスト
膜からなるマスクを用いた反応性イオンエツチング(R
IE)で多結晶シリコン膜13をバターニングして接続
用下地層13を形成する。
第5図には接続用下地層13が3個示されている。
この時点では、3個のそれぞれの接続用下地層13は、
後に配線12によって覆れる側面13Aのみが所定位置
すなわち製品完成時における位置に決められ、それ以外
の側面13Bの位置は製品完成時の位置より外側にされ
ている。すなわち、このエツチング工程でパターニング
された接続用下地層13は、第1図に示した製品完成時
のものより大きくされている。これは、後に、配線12
のパターンを規定するマスクと同一マスクで接続用下地
層13の側面13Bを規定するためである。
次に、第7図に示すように、絶縁膜10及び9のエミッ
タ領域7となる領域の上の部分を例えばレジスト膜から
なるマスクを用いたエツチングによって選択的に除去し
て開口11を形成する。レジスト膜からなるマスクは開
口11を形成した後に除去する。次に、絶縁膜10.9
をマスクとし、イオン打込みによって開口11を通して
n型不純物例えばリン又はヒ素を尋人してn0型エミツ
タ領域7を形成する。
次に、第8図に示すように1図示していないレジスト膜
からなるマスクを用いたエツチングによってベース領域
6及び引き出し領域8の上の絶縁膜10及び9を選択的
に除去して、開口11を形成する。レジスト膜からなる
マスクは開口11を形成した後に除去する。
次に、第9図に示すように、例えばスパッタによって基
板1上の全面に膜厚が1μm程度のアルミニウム膜12
を形成する。
次に、第10図及びそのA−A切断線における断面図で
ある第11図に示すように、アルミニウム膜12上にレ
ジスト膜からなるマスク16を形成し、まずアルミニウ
ム膜12のマスク16から露出している部分をエツチン
グによって除去して配線12を形成する。接続用下地層
13が配線12と異る材質本実施例では多結晶シリコン
膜からなるので、製造工程において接続用下地層13は
配線12と明確に区別することができる。換言すれば、
配線12は基板1上のどの部分でもほぼ同様の膜厚とな
っている。
次に、第12図及びそのA−A切断線における断面図で
ある第13図に示すように、配線12のパターニングに
用いたマスク16を使用し、接続用下地層13のマスク
16及び配4112から露出している部分をエツチング
する。
このように、接続用下地層13の側面13Bは配線12
のセルファラインで規定されるので、それらの間にはマ
スク合せが不要である。このため、配線12の配線15
が接続する部分をドツグボーンに形成していない。配、
[12及び接続用下地層13をバターニングした後にマ
スク16を除去する。
なお、マスク16は、平担化のための有機物膜(レジス
ト膜)、無機物膜(酸化シリコン膜)。
感光性の有機物11!!(レジスト膜)を順次塗布して
形成した多層膜としてもよい。この多層レジスト膜とす
ることにより、マスク16の平担性を良くすることがで
きるので、アルミニウム膜12の加工性を向上すること
ができる。
次に、第14図に示すように、例えばバイアススパッタ
によって基板1上の全面に酸化シリコン膜からなる絶縁
膜14を形成する。絶縁膜14は配線12の全上面が覆
れ、また絶縁膜14の上面が平担になるように充分に厚
く形成する。
次に、第15図に示すように、絶縁膜14をRIEでエ
ッチバックして配線12の接続用下地層13に載ってい
る部分の上面を露出させる。接続用下地層13に載って
いる部分以外の部分は絶縁膜14で覆れている。この後
、絶縁膜14上の全面に例えばスパッタによって膜厚が
1μm程度のアルミニウム膜を形成し、これをレジスト
膜からなるマスクを用いたエツチングでバターニングし
て第1図及び第2図に示した配線15を形成する。
以上、説明したように、本実施例の製造方法によれば、
接続用下地層13を配線12に対してセルファラインで
形成することができる。
また、接続用下地層13が配線12と異る材質からなる
ことから配線12は接続用下地層13と明確に分けられ
、したがって、配線12は基板1上のどの部分でもほぼ
同様の膜厚となる。これにより、配線12のパターニン
グ時の加工性を向上することができる。また、配線12
を形成するときのオーバエッチによって接続用下地層1
3が不要にエッチされることがなく、同様に、接続用下
地層13を形成するための2回目のエツチング時に配線
12がエツチングされることがない。
なお、接続用下地層13の材料は多結晶シリコン膜に限
定されるものではなく、例えば窒化シリコン膜又は酸化
シリコン膜等の絶縁膜、アモルファスシリコン膜等であ
ってもよい。
また、配線12と同一材料(本実施例ではアルミニウム
膜)であってもよい。この場合、接続用下地層13と配
線12がともにアルミニウム膜で形成されることになる
が、前述の製造方法のように接続用下地MIJ13を配
線12に対してセルファラインで形成することができる
ので、配線12の加工性あるいは接続用下地層13の加
工性が損なわれることはない。
〔実施例■〕
第16図乃至第20図は、実施例■の製造工程における
バイポーラトランジスタの平面図または断面図である。
なお、第17図の平面図は、構成を見易くするため、フ
ィールド絶縁膜2以外の絶縁膜を図示していない。
実施例■は、エミッタ領域7に接続する電極17を多結
晶シリコン膜で形成し、これと同層の多結晶シリコン膜
で接続用下地層13を形成するものである。
第16図に示すように、ベース領域6のエミッタ領域7
となる部分の上の絶縁11i9をレジスト膜からなるマ
スクを用いたエツチングによって除去して開口11を形
成する。開口11を形成した後にエツチングに用いたマ
スクは除去する。次に1例えばCVDによって基板1上
の全面に多結晶シリコン膜17を3000〜5000人
程度の膜厚に形成する。なお、多結晶シリコン膜17の
膜厚は前記の値に限定されるものではなく、後に形成す
る配線12と15の間の絶縁破壊耐圧を高くし、配線容
量を小さくする上ではさらに厚くしてもよく、配線12
の接続用下地層13の部分における加工性を良くする上
では薄くしてもよい。多結晶シリコン膜17は。
開口11を通して基板1に接続している。多結晶シリコ
ン膜17は例えば熱拡散、イオン打込み等によってリン
、ヒ素等のn型不純物を導入して低抵抗化を図る。次に
、アニールを施して多結晶シリコン膜17の活性化を図
るとともに、多結晶シリコン膜17中のn型不純物を導
入してn゛型エミッタ領域7を形成する0次に、図示し
ていないレジスト膜からなるマスクを用いたエツチング
によって多結晶シリコン膜17をパターニングしてエミ
ッタ電極17と接続用下地層13を形成する。レジスト
膜からなるマスクはエツチングの後に除去する。ここで
接続用下地層13及びエミッタ電極17は、その平面の
形状をそれらに接続する配線12で規定するようにする
ため、第17図に示したように、製品完成後における接
続用下地層13及びエミッタ電極17より大きく形成す
る。
次に、第17図及びそのA−A切断線における断面図で
ある第18図に示すように、ベース領域6及び引出し領
域8上の絶、Il[9をレジスト膜からなるマスクを用
いたエツチングによって選択的に除去して開口11を形
成する。開口11を形成した後にレジスト膜からなるマ
スクは除去する。次に。
例えばスパッタによって基板1上の全面にアルミニウム
膜を1μm程度の膜厚に形成し、これをレジスト膜から
なるマスクを用いたエツチングによってパターニングし
てベース領域6、エミッタ電極17、引出し領域8に接
続するそれぞれの配線12を形成する。エツチングに用
いたマスクは、そのまま残存させる。配線12が接続孔
を用いずにエミッタ電極17の上面及び側面に直接接続
している。
また、それぞれの接続用下地層13の上に配線12が被
着している。
次に、第19図に示すように、配線12のパターニング
に用いたレジスト膜からなるマスクを用いて、接続用下
地層13及びエミッタ電極17の前記マスクから露出し
ている部分をエツチングする。この後、レジスト膜から
なるマスクを除去する。このように、接続用下地層13
及びエミッタ電極17が配線12のセルファラインで形
成できる。
次に、第20図に示すように1例えばバイアススパッタ
によって配線12の全上面を覆いかつその上面が平担に
なるように酸化シリコン膜からなる絶縁膜14を厚く形
成し、これをRIEでエッチバックして配線12の接続
用下地層13に載っている部分の上面を露出させる。こ
のとき、エミッタ電極17に接続している配4112は
、そのエミッタ電極17に接続している部分の上面が絶
縁膜14から露出する0次に、実施例■と同様に、絶縁
膜14上に第2層目のアルミニウム膜からなる配線15
を形成する。
なお、エミッタ電極17上の配線12の露出している上
面は、露出させたままであってもよく、また図示してい
ない他のトランジスタに接続する第2層目のアルミニウ
ム膜からなる配線15を接続するようにしてもよい。
本実施例によれば、エミッタ電極17と同一層の多結晶
シリコン膜を用いて接続用下地層13を形成することが
できる。
また、接続用下地層13及びエミッタ電極17をそれら
に接続または被着する配線12のセルファラインでパタ
ーニングできる。
なお、接続用下地層13及びエミッタ電極17は、多結
晶シリコン膜の上にMo、W、Ta、Tiの高融点金属
膜またはそれら高融点金属膜のシリサイド膜を積層した
2層膜で構成してもよい。
また、接続用下地層13はMISFETのゲート電極と
同一工程で形成することもできる。この場合、ゲート電
極及び接続用下地層13は、多結晶シリコン膜、多結晶
シリコン膜の上に前記高融点金属膜あるいはシリサイド
膜を積層した2層膜で構成する。
〔実施例■〕
第21図乃至第24図は、実施例■の製造工程における
バイポーラトランジスタの断面図である。
実施例■は、接続用下地層13を酸化シリコン膜で形成
するものである。
第21図に示すように、基板1上の全面に例えばCVD
によって酸化シリコン膜13を3000〜10000人
程度の膜厚で形成する。
次に、第22図に示すように、レジスト膜からなるマス
クを用いたエツチングによって酸化シリコン膜13をパ
ターニングして接続用下地層13を形成する。接続用下
地層13を形成した後にレジスト膜からなるマスクは除
去する。接続用下地層13の平面形状は、後に形成され
る配線12の接続用下地ff13の上に載る部分との間
にマスク合せを要するため、配線12の幅より大きく形
成する。酸化シリコン膜13のパターニング時に酸化シ
リコン膜からなる絶縁膜9が除去されて基板1の表面が
露出する。
次に、第23図に示すように、基板1の露出していた表
面を熱酸化することによって酸化シリコン膜からなる絶
縁膜9を形成する。次に、図示していないレジスト膜か
らなるマスクを用い、イオン打込みによってn型不純物
例えばリン、ヒ素等を導入してn°型エミッタ領域7を
形成する。イオン打込みの後にレジスト膜からなるマス
クを除去する。
次に、第24図に示すように、レジスト膜からなるマス
クを用いたエツチングによってベース領域6、エミッタ
領域7、引出し領域8の上の絶縁膜9を除去して開口1
1を形成する。開口11を形成した後にレジスト膜から
なるマスクを除去する。
次に、例えばスパッタによって基板1上の全面にアルミ
ニウム膜を形成し、これをレジスト膜からなるマスクを
用いたエツチングによってパターニングして、それぞれ
の配線12を形成する。配線12を形成した後にレジス
ト膜からなるマスクを除去する。この後、実施例■また
は実施例■と同様に、絶縁膜14、配線15を形成する
以上1本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、本発明はバイポーラトランジスタによって構成
される半導体集積回路装置に限定されるものではなく、
MISFET又はこれらの双方によって構成される半導
体集積回路装置であってもよい。
また、第1層目配線と第2層目配線の間の接続に限定さ
れるものではなく、例えば第2層目配線と第3層目配線
の間の接続あるいはそれより上層の2層間の配線の接続
に適用できる。
また、アルミニウム配線間の接続に限定されるものでは
なく、例えばCVDによる多結晶シリコン膜、多結晶シ
リコン膜の上にMo、W、Ta。
Ti等の高融点金属膜又はそれらのシリサイド膜を積層
して構成した2層膜からなる配線、前記高融点金属膜ま
たはシリサイド層のみからなる配線と、アルミニウム配
線の間の接続に適用できる。
また、前記多結晶シリコン膜、2層膜、高融点金属膜、
シリサイド膜で形成された下層配線と上層配線の間の接
続に適用できる。
また、接続用下地層13の側面13A、13Bに被着さ
せて酸化シリコン膜、多結晶シリコン膜等からなるサイ
ドウオール膜を形成するようにしてもよい。このサイド
ウオール膜は、接続用下地層13形成後、全面に酸化シ
リコン膜、多結晶シリコン膜等をCVDにより形成し、
これをRIEによってエツチングして形成することがで
きる。これにより、配線12の接続用下地層13におけ
る段差被着性を向上することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものの効果
を簡単に説明すれば、下記のとおりである。
すなわち、下側の配線の下に接続用下地層を設けて前記
下側の配線を持ち上げて上側の配線に接続したことによ
り、下側の配線と上側の配線の接続部分の間に異種金属
が介在しないので、それら配線の接続抵抗を低減するこ
とができる。
また、前記配線と配線の間に異種金属が介在していない
ことにより、配線間の被着力が強くなるので、配線間の
剥がれを生じたり、水分や化学薬品の浸入による腐蝕を
生じたりすることがない。
これらにより、配線間の接続の信頼性を高めることがで
きる。
また、下側の配線の下に接続用下地層を設けていること
により、接続用下地層形成時に前記下側の配線がエツチ
ングされることがないので、下側の配線の加工性を向上
することができる。
また、接続用下地層の材質を下側の配線の材質と変えた
ことにより、配線形成時のオーバエッチによって接続用
下地層がエツチングされることがなく、同様に接続用下
地層を形成するための2回目のエツチング時に前記下側
の配線がエツチングされることがない。
また、接続用下地層をバイポーラトランジスタのエミッ
タ電極、MISFETのゲート電極を形成する工程を用
いて形成することができるので、製造工程の増加なく接
続用下地層を形成することができる。
また、接続用下地層を配線形成時のエツチングによって
パターニングしたことにより、接続用下地層を配線のセ
ルファラインで形成することができる。これにより、配
線の接続用下地層の載る部分をドツグボーンに形成しな
くともよいので、配線間の間隔を大きくできる。
【図面の簡単な説明】
第1図は、実施例Iのバイポーラトランジスタの平面図
、 第2図は、第1図のA−A切断線における断面図、 第3図乃至第15図は、前記バイポーラトランジスタの
製造工程における平面図または断面図、第16図乃至第
20図は、実施例■のバイポーラトランジスタの製造工
程における平面図または断面図、 第21図乃至第24図は、実施例■のバイポーラトラン
ジスタの製造工程における断面図である。 1・・・基板、2・・・フィールド絶縁膜、3・・・p
型チャネルストッパ領域、4・・・n・型埋込み層、5
・・・コレクタ領域、6・・・ベース領域、7・・・エ
ミッタ領域、8・・・引出し領域、9.10.14・・
・絶縁膜、11・・・接続孔、12.15・・・配線(
アルミニウム)、13・・・接続用下地層、13A、1
3B・・・台座13の側面、16・・・レジスト膜から
なるマスク、17・・・エミッタ電極(多結晶シリコン
膜)。 第  1  図 15−第Z(前fJ@tイゴに(7レミ≦−クム9第1
4図 第15図 第16図 第20図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上の第1配線と、該第1配線の上を延在
    する第2配線と、前記第1配線と第2配線を電気的に接
    続した接続部を有する半導体集積回路装置であって、前
    記第1配線と第2配線の接続部は、半導体基板上に接続
    用下地層を設け、該接続用下地層の上に前記第1配線が
    第2配線に接続する部分を載せることによって持ち上げ
    て前記第2配線に接続したことを特徴とする半導体集積
    回路装置。 2、前記第1配線と第2配線の間は前記接続部分を除い
    て、層間絶縁膜が絶縁していることを特徴とする特許請
    求の範囲第1項記載の半導体集積回路装置。 3、前記接続用下地層は、前記第1配線と異る材質から
    なることを特徴とする特許請求の範囲第1項記載の半導
    体集積回路装置。 4、前記接続用下地層は、バイポーラトランジスタのエ
    ミッタ領域に接続するエミッタ電極またはMISFET
    のゲート電極を構成する多結晶シリコン膜又は多結晶シ
    リコン膜の上に高融点金属膜を積層したポリサイド膜と
    同一工程で形成されることを特徴とする特許請求の範囲
    第1項記載の半導体集積回路装置。 5、前記接続用下地層の一部の側面は、前記第1配線の
    パターンを規定するマスクと同じマスクが規定している
    ことを特徴とする特許請求の範囲第1項記載の半導体集
    積回装置。
JP4268987A 1987-02-27 1987-02-27 半導体集積回路装置 Pending JPS63211672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4268987A JPS63211672A (ja) 1987-02-27 1987-02-27 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4268987A JPS63211672A (ja) 1987-02-27 1987-02-27 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63211672A true JPS63211672A (ja) 1988-09-02

Family

ID=12643005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4268987A Pending JPS63211672A (ja) 1987-02-27 1987-02-27 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63211672A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333935A (ja) * 1993-05-25 1994-12-02 Nec Corp バイポーラトランジスタおよびその製造方法
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5888853A (en) * 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US5898189A (en) * 1997-08-04 1999-04-27 Advanced Micro Devices, Inc. Integrated circuit including an oxide-isolated localized substrate and a standard silicon substrate and fabrication method
US5949092A (en) * 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333935A (ja) * 1993-05-25 1994-12-02 Nec Corp バイポーラトランジスタおよびその製造方法
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5888853A (en) * 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US5949092A (en) * 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
US5898189A (en) * 1997-08-04 1999-04-27 Advanced Micro Devices, Inc. Integrated circuit including an oxide-isolated localized substrate and a standard silicon substrate and fabrication method

Similar Documents

Publication Publication Date Title
JP2740050B2 (ja) 溝埋込み配線形成方法
JP3116360B2 (ja) 自己整合型コンタクトホールの形成方法及び半導体装置
JPH0391930A (ja) 半導体装置の製造方法
US5128745A (en) Semiconductor device with thin film resistor
JPS63211672A (ja) 半導体集積回路装置
JPH0620102B2 (ja) 半導体装置及びその製造方法
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
JPH065674B2 (ja) 半導体装置の製造方法
JP2950620B2 (ja) 半導体装置
JPH03145734A (ja) ボイポーラ型半導体装置
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP2555755B2 (ja) 半導体装置およびその製造方法
JPH02183536A (ja) 半導体装置
JPH067576B2 (ja) 多層配線構造を有する半導体装置の製造方法
JPH10106973A (ja) 半導体装置およびその製造方法
JPH0856024A (ja) 集積回路の製造方法
JP3112036B2 (ja) 半導体装置の製造方法
JPH02111052A (ja) 多層配線形成法
JPH1154617A (ja) 半導体装置の製造方法
JPH02156537A (ja) 半導体装置の製造方法
JP2570992B2 (ja) 半導体集積回路装置の製造方法
KR960011250B1 (ko) 반도체 접속장치 제조방법
JPS6347952A (ja) 半導体装置
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法
JPH0320033A (ja) 半導体装置の製造方法