JPH11135629A - 半導体デバイスの配線構造並びにその形成方法 - Google Patents

半導体デバイスの配線構造並びにその形成方法

Info

Publication number
JPH11135629A
JPH11135629A JP10145504A JP14550498A JPH11135629A JP H11135629 A JPH11135629 A JP H11135629A JP 10145504 A JP10145504 A JP 10145504A JP 14550498 A JP14550498 A JP 14550498A JP H11135629 A JPH11135629 A JP H11135629A
Authority
JP
Japan
Prior art keywords
layer
wiring
contact hole
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10145504A
Other languages
English (en)
Inventor
Zu Park Byon
ビョン・ズ・パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11135629A publication Critical patent/JPH11135629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Abstract

(57)【要約】 【課題】 ０．５μｍ以下のスタックト−バイア構造を
安定的に実現してチップサイズを小さした多層配線層を
提供する。 【解決手段】 基板上に形成させた絶縁膜に形成させる
コンタクトホールの形状を、その先端部分が順次広がる
形状とし、従来のように、コンタクトホールをプラグで
埋め込まないで、そのコンタクトホールを含む絶縁膜に
直接金属層を形成させ、その表面を平坦化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
配線構造及びその形成方法に関し、多数の素子を集積化
するのに適した半導体デバイスの配線構造及びその形成
方法に関する。
【０００２】
【従来の技術】図１は従来の多層配線を示す構造断面図
であり、図２は従来の多層配線のコンタクトホール及び
バイアホールの位置を示す構造断面図であり、図３〜図
４は従来の多層配線を示す工程断面図である。図１に示
すように、半導体基板１１上には、その表面に形成され
るゲート酸化膜１２と、その上に形成されるゲート電極
１３と、半導体基板のゲート電極１３の両側に形成され
るソース／ドレイン領域１４とを有するトランジスタが
多数形成され、これらをＢＰＳＧ層で覆っている。この
例での多層配線は第１配線と第２配線とを有している。
第１配線は、ＢＰＳＧ層のトランジスタの所定のソース
／ドレイン領域１４の位置にコンタクトホールを形成さ
せ、それを第１タングステンプラグ１６で充填して、そ
の第１タングステンプラグ１６を含むＢＰＳＧ層１５に
第１チタンＴｉ層１７、第１窒化チタンＴｉＮ層１８、
第１金属層１９を順次に積層して形成させる。これらの
積層させた第１配線は図示のように所定の幅に形成され
る。これらの第１配線を覆うようにＢＰＳＧ層１５上に
第１ＩＭＤ(Inter Metal Dielectric)層２１を形成さ
せ、その上に第２配線を形成させている。第２配線は第
１ＩＭＤ層２１に形成させたバイアホールを第２タング
ステンプラグ２２で充填し、その第２タングステンプラ
グ２２を含む第１ＩＭＤ層２１上に形成される。第１配
線と第２配線とは図示のように同じ位置に形成されてい
る。さらに必要に応じて第３、第４・・・と形成される
場合もある。これらの配線を形成させるにあたって絶縁
物層にホールを形成させ、そのホールをプラグで充填し
てそのプラグ表面に金属層を積層させる。プラグを充填
する際、ホールだけでなくその周辺部にもタングステン
が堆積される。それを完全に除去するためタングステ
ン、すなわちプラグをオーバエッチングさせる必要があ
り、そのため、図示のように、この配線層は平坦になら
ずに中央部がへこむようになる。多層配線の場合、それ
が多数重なるので、上側の配線はより湾曲するようにな
る。
【０００３】このように、従来の多層配線は、配線層が
多数になればなるほど配線の曲りがひどくなるという問
題点がある。これを解決するための一方法としては図２
に示すようにバイアホールの位置をずらすことである。
配線の位置をずらすことにより平坦な面に配線を形成さ
せることができるようになる。しかし、この場合にはバ
イアホールの位置が互いに異なるのでチップサイズが増
加する（図面では「Ａ」だけチップサイズが増加す
る）。
【０００４】従来の多層配線形成方法を図３−４に基づ
いて説明する。図３ａに示すように、ｐ型の半導体基板
１１上の活性領域にチャネルイオンを注入した後、基板
１１上に熱酸化工程でゲート酸化膜１２を形成し、その
上に多結晶シリコン、第１感光膜を順次に形成する。そ
して、第１感光膜をゲート電極形成部位のみに残るよう
に選択的に露光及び現像した後、選択的に露光及び現像
した第１感光膜をマスクにして多結晶シリコンを選択的
にエッチングしてゲート電極１３を形成する。次いで、
ゲート電極１３をマスクに用いて全面にｎ型不純物イオ
ンの注入及びドライブイン拡散を施してソース／ドレイ
ン領域１４を形成する。
【０００５】このようにトランジスタを形成させた後、
図３ｂに示すように、全面にＩＬＤ(Inter Layer Diele
ctric)としてＢＰＳＧ層１５を形成させ、そのＢＰＳＧ
層１５にコンタクトホールを形成する。このホールはゲ
ート酸化膜１２にも連結されている。コンタクトホール
を含むＢＰＳＧ層１５上にタングステン層を形成し、タ
ングステン層をエッチバックして第１タングステンプラ
グ１６を形成する。次いで、第１タングステンプラグ１
６を含むＢＰＳＧ層１５上にバリヤ層として第１チタン
層１７、第１窒化チタン層１８を順次に形成し、第１窒
化チタン層１８上に第１金属層１９、感光膜２０を順次
に形成する。感光膜２０をコンタクトホールを中心とし
て第１配線形成部位のみに残るように選択的に露光及び
現像した後、それをマスクに用いて第１金属層１９、第
１窒化チタン層１８、第１チタン層１７を選択的にエッ
チングして第１配線を形成する。この第１金属層１９は
チタン層、アルミニウムＡｌ層、チタン層、窒化チタン
層を順次に積層して形成する。
【０００６】図４ｃに示すように、感光膜２０を除去し
た後、第１配線を含むＢＰＳＧ層１５上に第１ＩＭＤ層
２１形成した後、第１ＩＭＤ層２１に第１バイアホール
を形成する。そして、第１バイアホールを含む第１ＩＭ
Ｄ層２１上にタングステン層を形成し、タングステン層
をエッチバックして第１バイアホールを埋める第２タン
グステンプラグ２２を形成する。次いで、第２タングス
テンプラグ２２を含む第１ＩＭＤ層２１上にバリヤ層と
して第２チタン層２３、第２窒化チタン層２４を順次に
形成し、第２窒化チタン層２４上に第２金属層２５（前
記第１金属層１９と同一の構成成分で積層したもの）、
感光膜２６を順次に形成する。この後、感光膜２６を第
１バイアホールを中心として第１配線の上側のみに残る
ように選択的に露光及び現像し、選択的に露光及び現像
した感光膜２６をマスクに用いて第２金属層２５、第２
窒化チタン層２４、第２チタン層２３を選択的にエッチ
ングして第２配線を形成する。
【０００７】必要に応じて、図４ｄに示すように、第２
配線を含む第１ＩＭＤ層２１上に第２ＩＭＤ層２７を形
成した後、図４ｃの過程を繰り返し行って多数の配線を
形成する。
【０００８】
【発明が解決しようとする課題】かかる従来の半導体デ
バイスの配線構造並びにその形成方法には次のような問
題点があった。タングステンプラグを形成してその上に
配線層を形成するので、積層される配線の数が多くなる
に従って配線の湾曲が段々大きくなるため、多層スタッ
クト−バイア構造が不安定である。また、このように配
線が湾曲するとコンタクトホール及びバイアホールとの
接触面積が減少し、金属より抵抗が大きなタングステン
プラグによりコンタクトホール及びバイアホールの抵抗
が大きく増加する。前記問題点を解決するため平坦な部
位にバイアホールを形成しようとすると、バイアホール
の位置を互いにずらさなければならず、その分チップサ
イズが増加する。前述した問題のため、従来はプラグを
使用した多層構造が困難となり、０．５μｍ以下の相互
接続技術及び多層のスタックト−バイア構造の実現が難
しかった。
【０００９】本発明は上記の問題点を解決するためにな
されたものであり、その目的はプラグを使用した０．５
μｍ以下のスタックト−バイア構造を安定的に実現する
ことができ、かつチップサイズを小さくすることができ
る半導体デバイスの配線構造並びにその形成方法を提供
することにある。
【００１０】
【課題を解決するための手段】本発明の半導体デバイス
の配線構造は、基板上に表面が平坦に形成された絶縁膜
と、その絶縁膜に形成された、上端部が順次広がる形状
のコンタクトホールと、コンタクトホール内から絶縁膜
表面の一部に広がるように形成され、上面を平坦に形成
された配線層を有することを特徴とする。
【００１１】そして、本発明の半導体デバイスの配線形
成方法は、基板上に平坦に絶縁膜を形成し、絶縁膜の所
定領域をエッチングして先端部分が順次広がる形状のコ
ンタクトホールを形成し、コンタクトホールを含む絶縁
膜上に伝導層を平坦に形成したのち伝導層を選択的にエ
ッチングして配線層を形成することを特徴とする。
【００１２】
【発明の実施の形態】以下、本発明の半導体デバイスの
配線構造並びにその形成方法を好適な実施形態を示す添
付図面に基づき詳細に説明する。図５は本発明の実施形
態の多層配線を示す構造断面図であり、図６は本発明の
実施形態による多層配線のコンタクトホール及びバイア
ホールの位置を示す構造断面図であり、図７〜図９は本
発明の実施形態の多層配線を示す工程断面図である。本
発明の実施形態の多層配線を図５に示す。半導体基板３
１上に、ゲート酸化膜３２とゲート酸化膜３２上の所定
部位にゲート電極３３とを形成させ、ゲート電極３３の
両側にソース／ドレイン領域３４を形成させてトランジ
スタを多数形成させる。そのトランジスタを形成させた
基板３１上をＢＰＳＧ層３５で覆い、その所定の位置に
コンタクトホールを形成させる。本実施形態ではそのコ
ンタクトホールは図示のように、ホールの上端部分が広
がるように、すなわち断面Ｙ字形に形成されている。こ
のコンタクトホールの内面に沿った面からＢＰＳＧ層の
表面へかけて第１チタン層３６、第１窒化チタン層３７
が形成され、その上に第１金属層３８が積層されてい
る。これらの第１チタン層３６、第１窒化チタン層３
７、第１金属層３８で第１配線が形成されている。これ
らの層は図示のようにホールの両側に広がる所定の幅に
形成される。その際、第１金属３８の表面は平坦に形成
する。この第１配線が形成されたＢＰＳＧ層３５上にＩ
ＭＤ層４０が形成され、その第１配線を形成されている
位置に前述したコンタクトホールと同様の先端部分が広
げられたバイアホールを形成させ、そのバイアホールに
前記した第１配線と同じ第２配線を同じように形成させ
る。第２配線は第１配線に接触している。第２配線上に
第２配線と同じ構造に第３、第４、第５配線を必要に応
じて形成させることができるのはいうまでもない。
【００１３】本実施形態においては、コンタクトホール
及びバイアホールの直径は０．５μｍ以下とすることが
できる。そして、本発明の実施形態の多層配線は、配線
層が多数形成されても、配線の表面が平坦に形成される
ので、図６に示すようにコンタクトホール及びバイアホ
ールを一線上に位置させることができチップサイズが小
さくなる。
【００１４】本発明の実施形態の多層配線形成方法を図
７−図９によって説明する。図７ａに示すように、ｐ型
の半導体基板３１上の活性領域にチャネルイオンを注入
した後、熱酸化工程でゲート酸化膜３２を形成し、その
上の所定の位置にゲート電極３３を形成し、ゲート電極
３３をマスクに用いて全面にｎ型不純物イオンの注入及
びドライブイン拡散を施してソース／ドレイン領域３４
を形成する。
【００１５】図７ｂに示すように、ソース／ドレイン領
域３４を含む全面にＩＬＤとしてＢＰＳＧ層３５を形成
した後、ＢＰＳＧ層３５を化学機械的研磨（ＣＭＰ）工
程で平坦化させる。次いで、平坦化されたＢＰＳＧ層３
５上に感光膜を塗布した後、ソース／ドレイン領域３４
の上側の所定部位のみが除去されるように選択的に露光
及び現像する。その露光及び現像した感光膜をマスクに
用いてＢＰＳＧ層３５、ゲート酸化膜３２を選択的にエ
ッチングしてコンタクトホールを形成し、感光膜を除去
する。そして、ＢＰＳＧ層３５に形成されたコンタクト
ホールをアルゴンスパッタ工程でエッチングする。その
際、コンタクトホールのエッジ部分は他の部分よりアル
ゴンガスとの接触面積が大きいためエッチング速度が速
くなる。したがって、コンタクトホールは、このアルゴ
ンガスによるエッチング工程で図示のように先端部分が
より広がるようにエッチングされる。すなわち、アルゴ
ンガスによるエッチングでコンタクトホールの先端部分
を順次広がる形状に成形する。コンタクトホールは０．
５μｍ以下になるように形成する。
【００１６】図７ｃに示すように、コンタクトホールを
含むＢＰＳＧ層３５上にバリヤ層として第１チタン層３
６、第１窒化チタン層３７を順次に形成し、アニーリン
グする。すなわち、本実施形他はプラグでコンタクトホ
ールを埋め込まないで、コンタクトホールに直接チタン
層３６、窒化チタン層３７を形成させる。第１窒化チタ
ン層３７上に第１金属層３８を形成した後、第１金属層
３８をＣＭＰ工程で平坦化させる。次いで、平坦化され
た第１金属層３８上に感光膜３９を塗布した後、コンタ
クトホールを中心として第１配線形成部位のみが残るよ
うに選択的に露光及び現像する。この後、その感光膜３
９をマスクにして平坦化された第１金属層３８、第１窒
化チタン層３７、第１チタン層３６を選択的にエッチン
グして第１配線を形成する。ここで、第１金属層３８は
チタン層、アルミニウム層、チタン層、窒化チタン層を
順次に積層して形成する。本実施形態では、コンタクト
ホールの先端部分が広がっているので、コンタクトホー
ルの直径が小さくてもそれらがコンタクトホールの面に
沿って形成される。これによりＢＰＳＧ層３５のステッ
プカバレージが改善されるため、プラグのない第１配線
を形成することができる。
【００１７】図８ｄに示すように、感光膜３９を除去し
た後、第１配線を含むＢＰＳＧ層３５上に第１ＩＭＤ層
４０を形成してＣＭＰ工程で平坦化させる。次いで、平
坦化された第１ＩＭＤ層４０上に感光膜を塗布して第１
配線のコンタクトホールの上側が除去されるように選択
的に露光及び現像した後、それをマスクにして第１ＩＭ
Ｄ層４０を選択的にエッチングしてバイアホールを形成
する。バイアホールは直径が０．５μｍ以下になるよう
に形成する。第１ＩＭＤ層４０のバイアホールの先端部
分、すなわちエッジをＡｒスパッタ工程でエッチングし
てコンタクトホールの場合と同じようにバイアホールの
先端部分が順次広がるように形成する。先端部が順次広
がるバイアホールを形成させた後、第１ＩＭＤ層４０上
にバリヤ層として第２チタン層４１、第２窒化チタン層
４２を順次に形成し、その上に第１金属層３８と同一の
構成成分で積層した第２金属層４３を形成する。
【００１８】図８ｅに示すように、第２金属層４３をＣ
ＭＰ工程で平坦化させた後、平坦化された第２金属層４
３上に感光膜４４を塗布する。その感光膜４４をバイア
ホールを中心として第２配線の上側のみに残るように選
択的に露光及び現像した後、その感光膜４４をマスクに
して平坦化された第２金属層４３、第２窒化チタン層４
２、第２チタン層４１を選択的にエッチングして第２配
線を形成する。ここで、バイアホールの先端部分が順次
広がる形状であるので、第１ＩＭＤ層４０のステップカ
バレージが改善され、プラグがない第２配線を形成する
ことができる。
【００１９】図９ｆに示すように、感光膜４４を除去し
た後、第２配線を含む第１ＩＭＤ層４０上に第２ＩＭＤ
層４５を形成する。この後は、図８の過程を繰り返し行
って多数個の配線を平坦に積層して形成する。上記説明
において、第１ＢＰＳＧ層３５、第１ＩＭＤ層４０とそ
れぞれの絶縁層を区別しているが、これは単に説明の際
に混乱しないためだけであり、それに限定されることを
意味しない。また、コンタクトホール、バイアホールと
区別しているが、これも同様に説明の便宜のためだけで
ある。また、配線層の構造も説明した構造に限定するこ
とを意図するものではない。適宜当業者は変更Ｄけいる
ことはいうまでもない。
【００２０】
【発明の効果】上述したように、本発明の半導体デバイ
スの配線構造は、多数層の絶縁膜と多数の配線層が共に
平坦に形成されるため、多層スタックド−バイア構造が
安定する。更に、コンタクトホールの先端部分が順次広
がる形状であるため絶縁膜のステップカバレージが改善
される。また、本発明は、コンタクトホールをプラグで
埋め込まないで、コンタクトホール内にバリヤ層、金属
層を積層させて配線層を構成したため、コンタクトホー
ルと配線層との間の抵抗が減少する。さらに、本発明方
法は、多数層の絶縁膜と多数の配線層を別々に平坦化す
るため、多層スタックド−バイア構造が安定する。さら
に、コンタクトホールの先端部を順次広がる形状とする
のに、アルゴンスパッタを使用するだけであるので、製
造方法が複雑になることがない。さらに、バリヤ層と金
属層を積層して配線層を形成するとコンタクトホールと
配線層との間の抵抗が減少する。
【図面の簡単な説明】
【図１】 従来の多層配線を示す構造断面図。
【図２】 従来の多層配線のコンタクトホール及びバイ
アホールの位置を示す構造断面図。
【図３】 従来の多層配線を示す工程断面図。
【図４】 従来の多層配線を示す工程断面図。
【図５】 本発明の実施形態の多層配線を示す構造断面
図。
【図６】 本発明の実施形態の多層配線のコンタクトホ
ール及びバイアホールの位置を示す構造断面図。
【図７】 本発明の実施形態の多層配線を示す工程断面
図。
【図８】 本発明の実施形態の多層配線を示す工程断面
図。
【図９】 本発明の実施形態の多層配線を示す工程断面
図。
【符号の説明】
３１ 半導体基板 ３２ ゲート酸化膜 ３３ ゲート電極 ３４ ソース／ドレイン領域 ３５ ＢＰＳＧ層 ３６ 第１チタン層 ３７ 第１窒化チタン層 ３８ 第１金属層 ３９ 第３感光膜 ４０ 第１ＩＭＤ層 ４１ 第２チタン層 ４２ 第２窒化チタン層 ４３ 第２金属層 ４４ 第５感光膜 ４５ 第２ＩＭＤ層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上に表面が平坦に形成された絶縁膜
    と、 その絶縁膜に形成された、上端部が順次広がる形状のコ
    ンタクトホールと、 コンタクトホール内から絶縁膜表面の一部に広がるよう
    に形成され、上面を平坦に形成された配線層と、 を備えることを特徴とする半導体デバイスの配線構造。
  2. 【請求項２】 配線層はバリヤ層、金属層を積層して構
    成することを特徴とする請求項１記載の半導体デバイス
    の配線構造。
  3. 【請求項３】 配線層上に形成され、上端が順次広がる
    形状の他のコンタクトホールを有する他の絶縁膜と、 他のコンタクトホール内から他の絶縁膜表面の一部に広
    がるように形成され、上面を平坦に形成された他の配線
    層とを更に備えることを特徴とする請求項１記載の半導
    体デバイスの配線構造。
  4. 【請求項４】 基板上に平坦に絶縁膜を形成するステッ
    プと、 絶縁膜の所定領域をエッチングして先端部分が順次広が
    る形状のコンタクトホールを形成するステップと、 コンタクトホールを含む絶縁膜上に伝導層を平坦に形成
    するステップと、 伝導層を選択的にエッチングして配線層を形成するステ
    ップと、を備えることを特徴とする半導体デバイスの配
    線形成方法。
  5. 【請求項５】 コンタクトホールを形成するステップが
    絶縁膜の所定の位置をエッチングしてホールを形成させ
    た後、そのホールをアルゴンスパッタでエッチングする
    請求項４記載の半導体デバイスの配線形成方法。
  6. 【請求項６】 他の配線層を形成させた後、他の配線層
    を形成させる工程を繰り返し行って多数の配線層を形成
    させる請求項４記載の半導体デバイスの配線形成方法。
  7. 【請求項７】 配線層をバリヤ層と金属層とを積層させ
    て形成させた請求項４記載の半導体デバイスの配線形成
    方法。
JP10145504A 1997-10-22 1998-05-27 半導体デバイスの配線構造並びにその形成方法 Pending JPH11135629A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970054231A KR100268914B1 (ko) 1997-10-22 1997-10-22 반도체소자의배선구조및그의형성방법
KR54231/1997 1997-10-22

Publications (1)

Publication Number Publication Date
JPH11135629A true JPH11135629A (ja) 1999-05-21

Family

ID=19523209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10145504A Pending JPH11135629A (ja) 1997-10-22 1998-05-27 半導体デバイスの配線構造並びにその形成方法

Country Status (2)

Country Link
JP (1) JPH11135629A (ja)
KR (1) KR100268914B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662949A (zh) * 2022-12-28 2023-01-31 广州粤芯半导体技术有限公司 一种半导体结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026241A (ko) * 1998-10-19 2000-05-15 윤종용 스택 콘택을 형성하여 다층 배선구조를 갖는반도체장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662949A (zh) * 2022-12-28 2023-01-31 广州粤芯半导体技术有限公司 一种半导体结构及其制备方法

Also Published As

Publication number Publication date
KR19990033000A (ko) 1999-05-15
KR100268914B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JPH04290232A (ja) 溝埋込み配線形成方法
JP3102405B2 (ja) 半導体装置の製造方法
JPH0982804A (ja) 半導体装置及びその製造方法
JPH08306774A (ja) 半導体装置及びその製造方法
JP2000100938A (ja) 半導体装置の多層配線構造
JPH1092924A (ja) 半導体装置及びその製造方法
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法
JPS63211672A (ja) 半導体集積回路装置
JP2004311537A (ja) 半導体装置
JPH11135623A (ja) 多層配線装置及びその製造方法
JPH10209276A (ja) 配線形成方法
JP2000182989A (ja) 半導体装置
JPH104092A (ja) 半導体装置の製造方法
JP3466796B2 (ja) 半導体装置の製造方法
JPH11260967A (ja) 半導体装置及びその製造方法
JP2950620B2 (ja) 半導体装置
JP2002076117A (ja) 半導体装置
JP2006073635A (ja) 半導体装置およびその製造方法
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPH0653328A (ja) 半導体装置
JPH08288393A (ja) 半導体装置及びその製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPH04369853A (ja) 半導体装置