JP2000182989A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000182989A JP2000182989A JP35766098A JP35766098A JP2000182989A JP 2000182989 A JP2000182989 A JP 2000182989A JP 35766098 A JP35766098 A JP 35766098A JP 35766098 A JP35766098 A JP 35766098A JP 2000182989 A JP2000182989 A JP 2000182989A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- slope
- contact hole
- angle
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 接続プラグの形成工程を伴わずに良好なオー
ミック接触を得ることを可能とするコンタクトホールを
有する半導体装置を提供する。 【解決手段】 コンタクトホール14は、その開口の
端縁を一方の端縁として、ここから半導体基板11の方
向に向かって傾斜するように形成された斜面14aと、
この斜面14aの他方の端縁から半導体基板11の不純
物領域12にまで達するように傾斜して形成された斜面
14bとを含む内壁面を有する。この内壁面によって囲
まれたコンタクトホール14内の空間は、半導体基板1
1の不純物領域12に向かってテーパ形状をなしてい
る。斜面14aは半導体基板11の表面に対して角度θ
1をなし、斜面14bは半導体基板11の表面に対して
角度θ2をなす。θ1が54度〜58度の範囲にあり、
かつ、角度θ2が85度〜87度の範囲にあれば、許容
し得る程度のカバレッジ特性が得られる。
ミック接触を得ることを可能とするコンタクトホールを
有する半導体装置を提供する。 【解決手段】 コンタクトホール14は、その開口の
端縁を一方の端縁として、ここから半導体基板11の方
向に向かって傾斜するように形成された斜面14aと、
この斜面14aの他方の端縁から半導体基板11の不純
物領域12にまで達するように傾斜して形成された斜面
14bとを含む内壁面を有する。この内壁面によって囲
まれたコンタクトホール14内の空間は、半導体基板1
1の不純物領域12に向かってテーパ形状をなしてい
る。斜面14aは半導体基板11の表面に対して角度θ
1をなし、斜面14bは半導体基板11の表面に対して
角度θ2をなす。θ1が54度〜58度の範囲にあり、
かつ、角度θ2が85度〜87度の範囲にあれば、許容
し得る程度のカバレッジ特性が得られる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体層と配線層
との間、複数の配線層の間、あるいはその他の層の間を
接続するための層間接続孔を有する半導体装置に関す
る。
との間、複数の配線層の間、あるいはその他の層の間を
接続するための層間接続孔を有する半導体装置に関す
る。
【0002】
【従来の技術】半導体集積装置の高密度化に伴い、配線
技術はますます微細化、多層化の方向に進んでおり、特
に、その製造プロセスにおける多層配線技術の占める重
要度はますます増大している。このような多層配線技術
を用いた半導体集積回路装置において、半導体層と配線
層との間、複数の配線層の間、あるいはその他の層の間
を電気的に接続するためには、それらの層の間に設けら
れた層間絶縁膜に、コンタクトホール、ヴィアホールま
たはスルーホールと呼ばれる層間接続孔を形成する必要
がある。このような層間接続孔(以下、単にコンタクト
ホールという。)の形成においては、従来より、以下の
ような問題があった。
技術はますます微細化、多層化の方向に進んでおり、特
に、その製造プロセスにおける多層配線技術の占める重
要度はますます増大している。このような多層配線技術
を用いた半導体集積回路装置において、半導体層と配線
層との間、複数の配線層の間、あるいはその他の層の間
を電気的に接続するためには、それらの層の間に設けら
れた層間絶縁膜に、コンタクトホール、ヴィアホールま
たはスルーホールと呼ばれる層間接続孔を形成する必要
がある。このような層間接続孔(以下、単にコンタクト
ホールという。)の形成においては、従来より、以下の
ような問題があった。
【0003】一般に、半導体装置のコンタクトホール
は、MOS(Metal-Oxide-Semiconductor) トランジスタ
等の半導体素子内やその周辺回路における段差構造によ
って、様々な深さを有する。コンタクトホールの深さが
深い場合には、上記したデバイス微細化の要求からくる
コンタクトホールサイズの縮小と相まって、コンタクト
ホールの直径に対する深さの比であるアスペクト比が大
きくなる傾向にある。このため、コンタクトホール上部
におけるカバレッジ、すなわち、下地形状に対する膜被
覆性が悪化する。この問題を改善するため、従来より、
コンタクトホール内をタングステン(W)の接続プラグ
で埋め込む、いわゆるブランケット−タングステン(Bla
nket-W) プロセスが一般に行われている。
は、MOS(Metal-Oxide-Semiconductor) トランジスタ
等の半導体素子内やその周辺回路における段差構造によ
って、様々な深さを有する。コンタクトホールの深さが
深い場合には、上記したデバイス微細化の要求からくる
コンタクトホールサイズの縮小と相まって、コンタクト
ホールの直径に対する深さの比であるアスペクト比が大
きくなる傾向にある。このため、コンタクトホール上部
におけるカバレッジ、すなわち、下地形状に対する膜被
覆性が悪化する。この問題を改善するため、従来より、
コンタクトホール内をタングステン(W)の接続プラグ
で埋め込む、いわゆるブランケット−タングステン(Bla
nket-W) プロセスが一般に行われている。
【0004】しかしながら、このブランケット−タング
ステン・プロセスは、下地密着層をスパッタによって形
成するスパッタリングプロセス、タングステン層を形成
するためのCVD(chemical vapor deposition) プロセ
ス、および形成したタングステン層をエッチバックして
接続プラグのみを残すようにするためのエッチバックプ
ロセス等を含むことから、プロセス全体が長くなると共
に、これらの各プロセスに使用する装置が必要となるた
め、製造コストが上昇する。また、ブランケット−タン
グステン・プロセスでは、対象のコンタクトホール部分
以外のウェハ表面部分に段差があると、エッチバックプ
ロセス終了後、その段差部分にタングステンの残さが生
じやすく、不都合である。このため、平坦化プロセスに
よって予め段差を小さくしておかなければ安定した歩留
りを確保することができない。
ステン・プロセスは、下地密着層をスパッタによって形
成するスパッタリングプロセス、タングステン層を形成
するためのCVD(chemical vapor deposition) プロセ
ス、および形成したタングステン層をエッチバックして
接続プラグのみを残すようにするためのエッチバックプ
ロセス等を含むことから、プロセス全体が長くなると共
に、これらの各プロセスに使用する装置が必要となるた
め、製造コストが上昇する。また、ブランケット−タン
グステン・プロセスでは、対象のコンタクトホール部分
以外のウェハ表面部分に段差があると、エッチバックプ
ロセス終了後、その段差部分にタングステンの残さが生
じやすく、不都合である。このため、平坦化プロセスに
よって予め段差を小さくしておかなければ安定した歩留
りを確保することができない。
【0005】
【発明が解決しようとする課題】そこで、最近では、プ
ロセスの簡素化を図るべく、従来のスパッタリング法に
より、コンタクトホールの内面に、直接、金属配線層を
形成するという試みがなされている。この際、コンタク
トホール上部におけるカバレッジ、すなわち、下地形状
に対する膜被覆性が悪化するのを防止するために、コン
タクトホールの入口部分に斜面(テーパ面)を形成する
ことが行われている。以下、この点を詳細に説明する。
ロセスの簡素化を図るべく、従来のスパッタリング法に
より、コンタクトホールの内面に、直接、金属配線層を
形成するという試みがなされている。この際、コンタク
トホール上部におけるカバレッジ、すなわち、下地形状
に対する膜被覆性が悪化するのを防止するために、コン
タクトホールの入口部分に斜面(テーパ面)を形成する
ことが行われている。以下、この点を詳細に説明する。
【0006】図8は、従来の半導体装置におけるコンタ
クトホール部の断面構造を表すものである。この図に示
したように、半導体基板101の表面近傍には、例えば
MOSトランジスタのソースまたはドレインとなる不純
物領域102が形成され、さらに、この不純物領域10
2を含む半導体基板101の全体を覆うようにして、層
間絶縁膜103が形成されている。層間絶縁膜103に
は、不純物領域102に達するコンタクトホール104
が形成されている。このコンタクトホールの入口部分に
は、基板表面に対して約45度の角度をなす斜面104
aが形成されている。コンタクトホール104の内面、
すなわち、斜面104a、および基板101の表面にほ
ぼ垂直な壁面104bには、薄いバリアメタル層105
が形成され、さらにその上に、金属配線層106がコン
タクトホール104の内側全体を覆うように形成されて
いる。なお、壁面104bは、基板101に対して、例
えば88度の角度をなすように形成される。金属配線層
106は、バリアメタル層105を介して不純物領域1
02に、原則としてオーミック接触(オーミックコンタ
クト)により接続される一方、図示しない他の回路部分
または出力用のパッド等に接続される。なお、オーミッ
ク接触とは、周知のように、導電体と導電体とを接触さ
せた場合に、その接触部分の電流−電圧特性が直線的な
関係となるような接触をいう。
クトホール部の断面構造を表すものである。この図に示
したように、半導体基板101の表面近傍には、例えば
MOSトランジスタのソースまたはドレインとなる不純
物領域102が形成され、さらに、この不純物領域10
2を含む半導体基板101の全体を覆うようにして、層
間絶縁膜103が形成されている。層間絶縁膜103に
は、不純物領域102に達するコンタクトホール104
が形成されている。このコンタクトホールの入口部分に
は、基板表面に対して約45度の角度をなす斜面104
aが形成されている。コンタクトホール104の内面、
すなわち、斜面104a、および基板101の表面にほ
ぼ垂直な壁面104bには、薄いバリアメタル層105
が形成され、さらにその上に、金属配線層106がコン
タクトホール104の内側全体を覆うように形成されて
いる。なお、壁面104bは、基板101に対して、例
えば88度の角度をなすように形成される。金属配線層
106は、バリアメタル層105を介して不純物領域1
02に、原則としてオーミック接触(オーミックコンタ
クト)により接続される一方、図示しない他の回路部分
または出力用のパッド等に接続される。なお、オーミッ
ク接触とは、周知のように、導電体と導電体とを接触さ
せた場合に、その接触部分の電流−電圧特性が直線的な
関係となるような接触をいう。
【0007】しかしながら、図8に示したように、コン
タクトホール104の内壁面のうち、基板101に対し
てほぼ垂直に近い角度をなす壁面104bには、スパッ
タリングのカバレッジ特性上、十分なバリアメタル層1
05が形成されない。また、アルミニウム合金等の金属
配線層は流動性が小さいため、斜面104aに形成され
た金属配線層が下方へフローすることは殆どなく、壁面
104bには十分な量(膜厚)の金属配線層106が形
成されない。このため、特に丸枠106の部分におい
て、いわゆる段切れが生じ、不純物領域102と金属配
線層106との間で、良好なオーミック接触が得られな
いおそれがある。
タクトホール104の内壁面のうち、基板101に対し
てほぼ垂直に近い角度をなす壁面104bには、スパッ
タリングのカバレッジ特性上、十分なバリアメタル層1
05が形成されない。また、アルミニウム合金等の金属
配線層は流動性が小さいため、斜面104aに形成され
た金属配線層が下方へフローすることは殆どなく、壁面
104bには十分な量(膜厚)の金属配線層106が形
成されない。このため、特に丸枠106の部分におい
て、いわゆる段切れが生じ、不純物領域102と金属配
線層106との間で、良好なオーミック接触が得られな
いおそれがある。
【0008】また、例えば特開平6−333882号公
報には、基板に対して第1の角度をなす上方の第1の斜
面と第2の角度をなす下方の第2の斜面とからなる内壁
面を有するコンタクトホールが開示されている。この公
報に開示された例では、第1の角度は45度程度とさ
れ、第2の角度は60度程度とされている。ところが、
この公報に記載された発明は、あくまで、第1および第
2の2つの斜面をそれぞれ目標の角度で安定的に形成す
るための形成方法を主題としたものであり、ここに示さ
れた角度の値は、単なる例示に過ぎず、上記したコンタ
クトホール内の段切れの防止のために特別に選択された
値ではない。したがって、ここに例示された角度の値に
よっては、必ずしも十分な段切れ防止効果が得られるか
否かは定かでなく、良好なオーミック接触を確保し得る
とはいい難い。
報には、基板に対して第1の角度をなす上方の第1の斜
面と第2の角度をなす下方の第2の斜面とからなる内壁
面を有するコンタクトホールが開示されている。この公
報に開示された例では、第1の角度は45度程度とさ
れ、第2の角度は60度程度とされている。ところが、
この公報に記載された発明は、あくまで、第1および第
2の2つの斜面をそれぞれ目標の角度で安定的に形成す
るための形成方法を主題としたものであり、ここに示さ
れた角度の値は、単なる例示に過ぎず、上記したコンタ
クトホール内の段切れの防止のために特別に選択された
値ではない。したがって、ここに例示された角度の値に
よっては、必ずしも十分な段切れ防止効果が得られるか
否かは定かでなく、良好なオーミック接触を確保し得る
とはいい難い。
【0009】また、例えば特開平8−100278号お
よび特開平7−66185号公報には、コンタクトホー
ル等のテーパ形状の制御方法が開示されているが、これ
らの公報においても、コンタクトホールのテーパ角度や
各部の寸法の最適化については言及がない。
よび特開平7−66185号公報には、コンタクトホー
ル等のテーパ形状の制御方法が開示されているが、これ
らの公報においても、コンタクトホールのテーパ角度や
各部の寸法の最適化については言及がない。
【0010】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、コンタクトホール内に接続プラグを
形成するような工程を伴わずに良好なオーミック接触を
得ることを可能とするコンタクトホールを有する半導体
装置を提供することにある。
ので、その目的は、コンタクトホール内に接続プラグを
形成するような工程を伴わずに良好なオーミック接触を
得ることを可能とするコンタクトホールを有する半導体
装置を提供することにある。
【0011】
【課題を解決するための手段】本発明に係る半導体装置
は、被接続層の上に形成された層間絶縁層と、層間絶縁
層に、被接続層に達するように形成された開口と、層間
絶縁層の上部に延在すると共に開口によって形成される
層間接続孔の内面を覆う配線層とを含む半導体装置であ
って、層間接続孔が、開口の端縁を一方の端縁として、
ここから被接続層の方向に向かって傾斜するように形成
された第1の斜面と、この第1の斜面の他方の端縁から
被接続層にまで達するように傾斜して形成された第2の
斜面とを含む内壁面を有し、この内壁面が被接続層に向
かってテーパ形状をなし、第1の斜面が被接続層の表面
となす角度が54度ないし58度であり、第2の斜面が
被接続層の表面となす角度が85度ないし87度である
ようにしたものである。
は、被接続層の上に形成された層間絶縁層と、層間絶縁
層に、被接続層に達するように形成された開口と、層間
絶縁層の上部に延在すると共に開口によって形成される
層間接続孔の内面を覆う配線層とを含む半導体装置であ
って、層間接続孔が、開口の端縁を一方の端縁として、
ここから被接続層の方向に向かって傾斜するように形成
された第1の斜面と、この第1の斜面の他方の端縁から
被接続層にまで達するように傾斜して形成された第2の
斜面とを含む内壁面を有し、この内壁面が被接続層に向
かってテーパ形状をなし、第1の斜面が被接続層の表面
となす角度が54度ないし58度であり、第2の斜面が
被接続層の表面となす角度が85度ないし87度である
ようにしたものである。
【0012】本発明の半導体装置では、層間接続孔は、
開口の端縁を一方の端縁とし、被接続層の表面となす角
度が54度ないし58度である第1の斜面と、この第1
の斜面の他方の端縁から被接続層にかけて形成され、被
接続層の表面となす角度が85度ないし87度である第
2の斜面とを含む内壁面を有するように形成され、この
内壁面は、被接続層に向かってテーパ形状をなすように
形成されている。このような形状により、層間接続孔に
おける良好なカバレッジ特性が実現される。
開口の端縁を一方の端縁とし、被接続層の表面となす角
度が54度ないし58度である第1の斜面と、この第1
の斜面の他方の端縁から被接続層にかけて形成され、被
接続層の表面となす角度が85度ないし87度である第
2の斜面とを含む内壁面を有するように形成され、この
内壁面は、被接続層に向かってテーパ形状をなすように
形成されている。このような形状により、層間接続孔に
おける良好なカバレッジ特性が実現される。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【0014】図1および図2は、本発明の一実施の形態
に係る半導体装置のコンタクトホール部分における断面
構造を表すものである。ここで、図1はコンタクトホー
ルに金属配線層を形成した後の状態を示し、図2は、金
属配線層を形成する前の状態を示す。これらの図に示し
たように、例えばシリコンからなる半導体基板11の表
面近傍には、例えばMOSトランジスタのソースまたは
ドレインとなる不純物領域12が形成され、さらに、こ
の不純物領域12を含む半導体基板11の全体を覆うよ
うにして、例えばシリコン酸化膜からなる膜厚Dの層間
絶縁膜13が形成されている。層間絶縁膜13には、不
純物領域12に達するコンタクトホール14が形成され
ている。ここで、層間絶縁膜13が本発明における「層
間絶縁層」に対応し、不純物領域12が本発明における
「被接続層」に対応し、コンタクトホール14が本発明
における「層間接続孔」に対応する。
に係る半導体装置のコンタクトホール部分における断面
構造を表すものである。ここで、図1はコンタクトホー
ルに金属配線層を形成した後の状態を示し、図2は、金
属配線層を形成する前の状態を示す。これらの図に示し
たように、例えばシリコンからなる半導体基板11の表
面近傍には、例えばMOSトランジスタのソースまたは
ドレインとなる不純物領域12が形成され、さらに、こ
の不純物領域12を含む半導体基板11の全体を覆うよ
うにして、例えばシリコン酸化膜からなる膜厚Dの層間
絶縁膜13が形成されている。層間絶縁膜13には、不
純物領域12に達するコンタクトホール14が形成され
ている。ここで、層間絶縁膜13が本発明における「層
間絶縁層」に対応し、不純物領域12が本発明における
「被接続層」に対応し、コンタクトホール14が本発明
における「層間接続孔」に対応する。
【0015】コンタクトホール14は、その開口の端縁
を一方の端縁として、ここから半導体基板11の方向に
向かって傾斜するように形成された斜面14aと、この
斜面14aの他方の(下側の)端縁から半導体基板11
の不純物領域12にまで達するように傾斜して形成され
た斜面14bとを含む内壁面を有している。この内壁面
によって囲まれたコンタクトホール14内の空間は、半
導体基板11の不純物領域12に向かってテーパ形状
(すなわち、先細りの形状)をなしている。図2に示し
たように、斜面14aは半導体基板11の表面に対して
角度θ1をなし、斜面14bは半導体基板11の表面に
対して角度θ2をなしている。ここで、斜面14aおよ
び斜面14bが、それぞれ、本発明における「第1の斜
面」および「第2の斜面」に対応する。
を一方の端縁として、ここから半導体基板11の方向に
向かって傾斜するように形成された斜面14aと、この
斜面14aの他方の(下側の)端縁から半導体基板11
の不純物領域12にまで達するように傾斜して形成され
た斜面14bとを含む内壁面を有している。この内壁面
によって囲まれたコンタクトホール14内の空間は、半
導体基板11の不純物領域12に向かってテーパ形状
(すなわち、先細りの形状)をなしている。図2に示し
たように、斜面14aは半導体基板11の表面に対して
角度θ1をなし、斜面14bは半導体基板11の表面に
対して角度θ2をなしている。ここで、斜面14aおよ
び斜面14bが、それぞれ、本発明における「第1の斜
面」および「第2の斜面」に対応する。
【0016】コンタクトホール14の内面、すなわち、
斜面14a,14bおよび不純物領域12の表面は、例
えばチタン(Ti)と窒化チタン(TiN)とを積層し
てなる40nm程度の厚みのバリアメタル層15によっ
て覆われ、さらにその上に、例えばアルミニウム合金か
らなる金属配線層16がコンタクトホール14の内側全
体を覆うように形成されている。この金属配線層16
は、バリアメタル層15を介して不純物領域12にオー
ミック接触により接続される一方、図示しない他の回路
素子部または出力用のパッド等に接続されている。な
お、バリアメタル層15は、主として、層間絶縁膜13
に含まれるシリコンが金属配線層16の中に拡散するの
を防止するためのものである。
斜面14a,14bおよび不純物領域12の表面は、例
えばチタン(Ti)と窒化チタン(TiN)とを積層し
てなる40nm程度の厚みのバリアメタル層15によっ
て覆われ、さらにその上に、例えばアルミニウム合金か
らなる金属配線層16がコンタクトホール14の内側全
体を覆うように形成されている。この金属配線層16
は、バリアメタル層15を介して不純物領域12にオー
ミック接触により接続される一方、図示しない他の回路
素子部または出力用のパッド等に接続されている。な
お、バリアメタル層15は、主として、層間絶縁膜13
に含まれるシリコンが金属配線層16の中に拡散するの
を防止するためのものである。
【0017】図1に示したように、層間絶縁膜13の膜
厚D、すなわち、コンタクトホール14の深さD(図
1)は、例えば0.6ミクロン(μm)以下に設定され
る。また、図2に示したように、コンタクトホール14
の開口端の直径W1は、例えば0.4μm〜0.8μm
に設定され、コンタクトホール14の底部の直径W2
は、例えば0.26μm〜0.4μmに設定される。
厚D、すなわち、コンタクトホール14の深さD(図
1)は、例えば0.6ミクロン(μm)以下に設定され
る。また、図2に示したように、コンタクトホール14
の開口端の直径W1は、例えば0.4μm〜0.8μm
に設定され、コンタクトホール14の底部の直径W2
は、例えば0.26μm〜0.4μmに設定される。
【0018】次に、以上のような構造のコンタクトホー
ルを有する半導体装置の作用について説明する。
ルを有する半導体装置の作用について説明する。
【0019】コンタクトホール14の各部の形状寸法を
上記したような値とすることで、コンタクトホール14
の部分における金属配線層16のカバレッジ特性は従来
に比べて向上する。ここで、図1に示したように、層間
絶縁膜13上における金属配線層16の膜厚をAとし、
コンタクトホール14内における金属配線層16の最小
膜厚をBとすると、カバレッジ特性の良否を示す値(以
下、カバレッジ特性値という。)Cは、B/A×100
(%)で表される。このカバレッジ特性値Cが100%
に近いほど、望ましいカバレッジ特性であるといえる。
上記したような値とすることで、コンタクトホール14
の部分における金属配線層16のカバレッジ特性は従来
に比べて向上する。ここで、図1に示したように、層間
絶縁膜13上における金属配線層16の膜厚をAとし、
コンタクトホール14内における金属配線層16の最小
膜厚をBとすると、カバレッジ特性の良否を示す値(以
下、カバレッジ特性値という。)Cは、B/A×100
(%)で表される。このカバレッジ特性値Cが100%
に近いほど、望ましいカバレッジ特性であるといえる。
【0020】本出願人は、θ1=56度,θ2=86度
のときに最も良好なカバレッジ特性値Cが得られること
を見出した。また、本出願人は、θ1が56度プラスマ
イナス2度、すなわち54度〜58度の範囲にあり、か
つ、角度θ2が86度プラスマイナス1度、すなわち8
5度〜87度の範囲にあれば、許容し得る程度のカバレ
ッジ特性値Cが得られることを見出した。さらに、本出
願人は、例えば、斜面14aが半導体基板11となす角
度θ1を56度とし、斜面14bが半導体基板11の表
面となす角度θ2を86度とした場合には、コンタクト
ホール14の深さDによって次のようなカバレッジ特性
値Cが得られることを見出した。
のときに最も良好なカバレッジ特性値Cが得られること
を見出した。また、本出願人は、θ1が56度プラスマ
イナス2度、すなわち54度〜58度の範囲にあり、か
つ、角度θ2が86度プラスマイナス1度、すなわち8
5度〜87度の範囲にあれば、許容し得る程度のカバレ
ッジ特性値Cが得られることを見出した。さらに、本出
願人は、例えば、斜面14aが半導体基板11となす角
度θ1を56度とし、斜面14bが半導体基板11の表
面となす角度θ2を86度とした場合には、コンタクト
ホール14の深さDによって次のようなカバレッジ特性
値Cが得られることを見出した。
【0021】 深さD=0.3μmのとき、カバレッジ特性値C=60% 深さD=0.4μmのとき、カバレッジ特性値C=40% 深さD=0.5μmのとき、カバレッジ特性値C=10%
【0022】次に、図3ないし図7を参照して、この半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【0023】図3ないし図7は、本実施の形態に係る半
導体装置のコンタクトホールを形成するための各工程に
おける断面を示している。本実施の形態では、まず、図
3に示したように、不純物領域12が選択的に形成され
た半導体基板11上に、膜厚Dが例えば0.5〜0.6
μm程度の層間絶縁膜13を形成する。次に、層間絶縁
膜13の上にフォトレジスト膜20を形成したのち、フ
ォトリソグラフィ工程によるパターニングを行い、コン
タクトホール形成予定領域に開口20aを開ける。
導体装置のコンタクトホールを形成するための各工程に
おける断面を示している。本実施の形態では、まず、図
3に示したように、不純物領域12が選択的に形成され
た半導体基板11上に、膜厚Dが例えば0.5〜0.6
μm程度の層間絶縁膜13を形成する。次に、層間絶縁
膜13の上にフォトレジスト膜20を形成したのち、フ
ォトリソグラフィ工程によるパターニングを行い、コン
タクトホール形成予定領域に開口20aを開ける。
【0024】次に、図4に示したように、開口20aを
有するフォトレジスト膜20をマスクとして等方性エッ
チングを行い、層間絶縁膜13に、斜面14aを有する
孔部14cを形成する。このときのエッチング条件は、
斜面14aと半導体基板11の表面とのなす角度θ1が
54度〜58度で、孔部14cの上端縁の直径W1が
0.4μm〜0.8μmとなるように設定する。
有するフォトレジスト膜20をマスクとして等方性エッ
チングを行い、層間絶縁膜13に、斜面14aを有する
孔部14cを形成する。このときのエッチング条件は、
斜面14aと半導体基板11の表面とのなす角度θ1が
54度〜58度で、孔部14cの上端縁の直径W1が
0.4μm〜0.8μmとなるように設定する。
【0025】次に、図5に示したように、開口20aを
有するフォトレジスト膜20をマスクとして、例えばR
IE(反応性イオンエッチング)法等による異方性エッ
チングを行い、開口20aの下部の層間絶縁膜13に、
斜面14bを有する孔部14dを形成する。このときの
エッチング条件は、斜面14bと半導体基板11の表面
とのなす角度θ2が85度〜87度で、孔部14dの底
部の直径W2が0.26μm〜0.4μmとなるように
設定する。
有するフォトレジスト膜20をマスクとして、例えばR
IE(反応性イオンエッチング)法等による異方性エッ
チングを行い、開口20aの下部の層間絶縁膜13に、
斜面14bを有する孔部14dを形成する。このときの
エッチング条件は、斜面14bと半導体基板11の表面
とのなす角度θ2が85度〜87度で、孔部14dの底
部の直径W2が0.26μm〜0.4μmとなるように
設定する。
【0026】但し、孔部14cの上端縁の直径W1およ
び孔部14dの底部の直径W2は、角度θ1,θ2が上
記の角度範囲(54度≦θ1≦58度、85度≦θ2≦
87度)を満たすような値とする。
び孔部14dの底部の直径W2は、角度θ1,θ2が上
記の角度範囲(54度≦θ1≦58度、85度≦θ2≦
87度)を満たすような値とする。
【0027】次に、図6に示したように、フォトレジス
ト膜20を除去する。これにより、角度θ1をもつ斜面
14aと角度θ2をもつ斜面14bとを含む内壁面を有
し、この内壁面によって囲まれた空間が半導体基板11
の不純物領域12に向かってテーパ形状をなすようなコ
ンタクトホール14が形成される。
ト膜20を除去する。これにより、角度θ1をもつ斜面
14aと角度θ2をもつ斜面14bとを含む内壁面を有
し、この内壁面によって囲まれた空間が半導体基板11
の不純物領域12に向かってテーパ形状をなすようなコ
ンタクトホール14が形成される。
【0028】次に、図7に示したように、コンタクトホ
ール14の内面に、例えばチタン(Ti)と窒化チタン
(TiN)とを順次積層して40nm程度の厚みのバリ
アメタル層15を形成する。次に、例えばアルミニウム
合金からなる金属配線層16を、バリアメタル層15が
形成されたコンタクトホール14の内側全体を覆うよう
に形成する。このときの金属配線層16の形成は、例え
ば300〜400°Cの温度下で、例えばアルミニウム
合金をスパッタすることで行う。このような条件下で
は、金属配線層16は、コンタクトホール14の内面
に、ほぼ均等で比較的厚い膜厚をもって形成され、良好
なカバレッジ特性が確保される。すなわち、コンタクト
ホール14内で金属配線層16の一部分が極端に薄くな
ったり、従来のような段切れ等が発生することが効果的
に防止される。したがって、金属配線層16は、バリア
メタル層15を介して不純物領域12にオーミック接触
の形で、より確実に接続される。
ール14の内面に、例えばチタン(Ti)と窒化チタン
(TiN)とを順次積層して40nm程度の厚みのバリ
アメタル層15を形成する。次に、例えばアルミニウム
合金からなる金属配線層16を、バリアメタル層15が
形成されたコンタクトホール14の内側全体を覆うよう
に形成する。このときの金属配線層16の形成は、例え
ば300〜400°Cの温度下で、例えばアルミニウム
合金をスパッタすることで行う。このような条件下で
は、金属配線層16は、コンタクトホール14の内面
に、ほぼ均等で比較的厚い膜厚をもって形成され、良好
なカバレッジ特性が確保される。すなわち、コンタクト
ホール14内で金属配線層16の一部分が極端に薄くな
ったり、従来のような段切れ等が発生することが効果的
に防止される。したがって、金属配線層16は、バリア
メタル層15を介して不純物領域12にオーミック接触
の形で、より確実に接続される。
【0029】以上のように、本実施の形態に係る半導体
装置によれば、コンタクトホール14の内壁面が大小2
つの傾斜角θ1,θ2をもつ2つのテーパ面をなすよう
にすると共に、これらの傾斜角θ1,θ2の値を最適化
したので、コンタクト部における良好なカバレッジ特性
が確保され、従来のような段切れ等の現象の発生を防止
できる。したがって、コンタクト部における確実なオー
ミック接触が可能となる。
装置によれば、コンタクトホール14の内壁面が大小2
つの傾斜角θ1,θ2をもつ2つのテーパ面をなすよう
にすると共に、これらの傾斜角θ1,θ2の値を最適化
したので、コンタクト部における良好なカバレッジ特性
が確保され、従来のような段切れ等の現象の発生を防止
できる。したがって、コンタクト部における確実なオー
ミック接触が可能となる。
【0030】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、種々の変形が可能である。例えば、上記実施の形
態では、半導体基板11に形成された不純物領域12に
対するコンタクト部を形成する場合について説明した
が、本発明は、その他の層の間を接続するためのコンタ
クト部を形成する場合にも適用可能である。例えば、M
OSトランジスタのゲート電極と配線層とを接続するた
めのコンタクト部や、複数の配線層の間を相互に接続す
るためのコンタクト部等を形成する場合等にも適用可能
である。
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、種々の変形が可能である。例えば、上記実施の形
態では、半導体基板11に形成された不純物領域12に
対するコンタクト部を形成する場合について説明した
が、本発明は、その他の層の間を接続するためのコンタ
クト部を形成する場合にも適用可能である。例えば、M
OSトランジスタのゲート電極と配線層とを接続するた
めのコンタクト部や、複数の配線層の間を相互に接続す
るためのコンタクト部等を形成する場合等にも適用可能
である。
【0031】なお、コンタクトホール14の深さD、直
径W1,W2の寸法は、上記した値に限定されるもので
はなく、上記した傾斜角θ1,θ2の制限が満たされる
限りにおいて適宜変更可能である。但し、高密度化を図
るためには、コンタクトホール14の直径W1,W2を
できる限り小さくするのが望ましい。
径W1,W2の寸法は、上記した値に限定されるもので
はなく、上記した傾斜角θ1,θ2の制限が満たされる
限りにおいて適宜変更可能である。但し、高密度化を図
るためには、コンタクトホール14の直径W1,W2を
できる限り小さくするのが望ましい。
【0032】
【発明の効果】以上説明したように、請求項1ないし請
求項4のいずれかに記載の半導体装置では、層間接続孔
が、開口の端縁を一方の端縁とし、被接続層の表面とな
す角度が54度ないし58度である第1の斜面と、この
第1の斜面の他方の端縁から被接続層にかけて形成さ
れ、被接続層の表面となす角度が85度ないし87度で
ある第2の斜面とを含む内壁面を有するように形成する
と共に、この内壁面が被接続層に向かってテーパ形状を
なすようにしたので、層間接続孔における良好なカバレ
ッジ特性が確保される。したがって、従来のような段切
れ等の現象の発生を防止できるので、層間接続部におけ
る確実なオーミック接触が可能となり、製造上の歩留り
および信頼性が向上するという効果を奏する。
求項4のいずれかに記載の半導体装置では、層間接続孔
が、開口の端縁を一方の端縁とし、被接続層の表面とな
す角度が54度ないし58度である第1の斜面と、この
第1の斜面の他方の端縁から被接続層にかけて形成さ
れ、被接続層の表面となす角度が85度ないし87度で
ある第2の斜面とを含む内壁面を有するように形成する
と共に、この内壁面が被接続層に向かってテーパ形状を
なすようにしたので、層間接続孔における良好なカバレ
ッジ特性が確保される。したがって、従来のような段切
れ等の現象の発生を防止できるので、層間接続部におけ
る確実なオーミック接触が可能となり、製造上の歩留り
および信頼性が向上するという効果を奏する。
【図1】本発明の一実施の形態に係る半導体装置のコン
タクトホール部分の構造を表す断面図である。
タクトホール部分の構造を表す断面図である。
【図2】図1に示した断面図からバリアメタル層および
金属配線層を除いた状態を示す断面図である。
金属配線層を除いた状態を示す断面図である。
【図3】この半導体装置の製造方法の要部工程を説明す
るための断面図である。
るための断面図である。
【図4】図3に続く断面図である。
【図5】図4に続く断面図である。
【図6】図5に続く断面図である。
【図7】図6に続く断面図である。
【図8】従来の半導体装置のコンタクトホール部分の構
造を表す断面図である。
造を表す断面図である。
11…半導体基板、12…不純物領域、13…層間絶縁
膜、14…コンタクトホール、14a…斜面、14b斜
面、15…バリアメタル層、16…金属配線層、20…
フォトレジスト膜、20a…開口
膜、14…コンタクトホール、14a…斜面、14b斜
面、15…バリアメタル層、16…金属配線層、20…
フォトレジスト膜、20a…開口
Claims (4)
- 【請求項1】 被接続層の上に形成された層間絶縁層
と、前記層間絶縁層に、前記被接続層に達するように形
成された開口と、前記層間絶縁層の上部に延在すると共
に前記開口によって形成される層間接続孔の内面を覆う
配線層とを含む半導体装置であって、 前記層間接続孔は、 前記開口の端縁を一方の端縁として、ここから前記被接
続層の方向に向かって傾斜するように形成された第1の
斜面と、この第1の斜面の他方の端縁から前記被接続層
にまで達するように傾斜して形成された第2の斜面とを
含む内壁面を有し、 前記内壁面は、前記被接続層に向かってテーパ形状をな
し、 前記第1の斜面が前記被接続層の表面となす角度は54
度ないし58度であり、前記第2の斜面が前記被接続層
の表面となす角度は85度ないし87度であることを特
徴とする半導体装置。 - 【請求項2】 前記層間絶縁膜層の膜厚は0.6ミクロ
ン以下であることを特徴とする請求項1記載の半導体装
置。 - 【請求項3】 前記層間接続孔の入口部における開口径
は0.4ミクロンないし0.8mミクロンであることを
特徴とする請求項2記載の半導体装置。 - 【請求項4】 前記層間接続孔の底部における開口径は
0.26ミクロンないし0.4ミクロンであることを特
徴とする請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35766098A JP2000182989A (ja) | 1998-12-16 | 1998-12-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35766098A JP2000182989A (ja) | 1998-12-16 | 1998-12-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000182989A true JP2000182989A (ja) | 2000-06-30 |
Family
ID=18455264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35766098A Pending JP2000182989A (ja) | 1998-12-16 | 1998-12-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000182989A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004009296A1 (de) * | 2004-02-26 | 2005-09-22 | Siemens Ag | Anordnung eines elektrischen Bauelements und einer elektrischen Verbindungsleitung des Bauelements sowie Verfahren zum Herstellen der Anordnung |
CN103354206A (zh) * | 2013-06-27 | 2013-10-16 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
JP2016115735A (ja) * | 2014-12-12 | 2016-06-23 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2017063230A (ja) * | 2016-12-26 | 2017-03-30 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-12-16 JP JP35766098A patent/JP2000182989A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004009296A1 (de) * | 2004-02-26 | 2005-09-22 | Siemens Ag | Anordnung eines elektrischen Bauelements und einer elektrischen Verbindungsleitung des Bauelements sowie Verfahren zum Herstellen der Anordnung |
DE102004009296B4 (de) * | 2004-02-26 | 2011-01-27 | Siemens Ag | Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements |
CN103354206A (zh) * | 2013-06-27 | 2013-10-16 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
CN103354206B (zh) * | 2013-06-27 | 2017-03-15 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
US9853064B2 (en) | 2013-06-27 | 2017-12-26 | Boe Technology Group Co., Ltd. | Manufacture method of via hole, manufacture method of display panel, and display panel |
JP2016115735A (ja) * | 2014-12-12 | 2016-06-23 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2017063230A (ja) * | 2016-12-26 | 2017-03-30 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6900539B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
US6649955B2 (en) | Ferroelectric memory device and method of fabricating the same | |
JPH1197651A (ja) | 半導体装置及びその製造方法 | |
JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
JP2007043177A (ja) | 半導体素子の製造方法 | |
JP3102405B2 (ja) | 半導体装置の製造方法 | |
US6060765A (en) | Semiconductor device and a method of manufacturing the same | |
JP2003124277A (ja) | 半導体装置の製造方法及び半導体装置 | |
US7569429B2 (en) | Antifuse having uniform dielectric thickness and method for fabricating the same | |
US20040232558A1 (en) | Semiconductor device and method of manufacturing the same | |
US6372630B1 (en) | Semiconductor device and fabrication method thereof | |
JP2004342702A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000182989A (ja) | 半導体装置 | |
JP2000243836A (ja) | 半導体素子の配線形成方法 | |
JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
JPH10242269A (ja) | 半導体装置の製造方法 | |
US6211079B1 (en) | Method for fabricating interconnects of a dynamic random access memory (DRAM) | |
JPH0637190A (ja) | 半導体装置およびその製造方法 | |
JP3597379B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2988943B2 (ja) | 配線接続孔の形成方法 | |
JP2002076117A (ja) | 半導体装置 | |
JP2779186B2 (ja) | 半導体装置の製造方法 | |
JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
JP4214922B2 (ja) | 半導体装置 |