CN103354206B - 过孔制作方法、显示面板制作方法及显示面板 - Google Patents
过孔制作方法、显示面板制作方法及显示面板 Download PDFInfo
- Publication number
- CN103354206B CN103354206B CN201310264196.0A CN201310264196A CN103354206B CN 103354206 B CN103354206 B CN 103354206B CN 201310264196 A CN201310264196 A CN 201310264196A CN 103354206 B CN103354206 B CN 103354206B
- Authority
- CN
- China
- Prior art keywords
- etching
- circuit pattern
- gradient
- insulating barrier
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 164
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 33
- 238000002161 passivation Methods 0.000 claims description 27
- 239000012212 insulator Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 9
- 230000003628 erosive effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种显示面板过孔制作方法、显示面板制作方法及显示面板，以解决现有显示面板在不同膜层之间形成过孔时，不能满足坡度角与选择比自由设置的问题。本发明中形成过孔时，根据所需坡度角的大小，采用第一刻蚀条件对电路图案上方需要生成过孔的区域中位于顶层的膜层进行刻蚀；根据所需选择比，采用第二刻蚀条件对需要生成过孔区域中的剩余部分进行刻蚀，形成最终的过孔，避免一步法刻蚀中坡度角与选择比不能自由设置的问题。
Description
技术领域
本发明涉及液晶显示技术，尤其涉及一种过孔制作方法、显示面板制作方法及显示面板。
背景技术
显示面板制作工艺中，过孔工艺是一项很重要的工艺，通过过孔，能够实现位于不同层级电路图案的电连接。例如一种典型的阵列基板结构是：栅极线上覆盖有栅极绝缘层；有源层、数据线、源电极和漏电极等金属层形成在栅极绝缘层上，且覆盖一钝化层；漏电极上方的钝化层中形成漏电极过孔，以便像素电极通过漏电极过孔与漏电极电连接；在栅极线和数据线上方分别形成栅接口过孔和数据接口过孔，以便将栅极线和数据线露出来连接驱动线路。
漏电极过孔和数据接口过孔是刻蚀钝化层而形成的，栅接口过孔是刻蚀钝化层和栅极绝缘层而形成的，现有技术中漏电极过孔、数据接口过孔以及栅接口过孔一般采用一次刻蚀形成。然而不同膜层之间的刻蚀速率往往不一样，不同膜层刻蚀速率的比值定义为选择比，当刻蚀形成漏电极过孔和数据接口过孔后，进行栅极绝缘层刻蚀形成栅接口过孔时，对形成漏电极和数据线的金属层也会进行刻蚀，此时我们定义选择比为栅极绝缘层的刻蚀速率/金属层的刻蚀速率，则选择比越大越好，这样在刻蚀掉钝化层后继续进行栅极绝缘层刻蚀时，对金属层的损伤较小。
进一步的，窄边框趋势已经成为目前液晶显示面板的一个重要发展方向，而相对较窄的面板设计首先就要考虑原有设备的精密程度，如果设备不能满足，就要考虑工艺上是否能实现，而过孔的减小正是窄边框产品开发中最直接的优化工艺，因为一定线宽的条件下，过孔越小，布线就越精密，较小的过孔则需要较大的坡度角，但是较大的坡度角，就需要栅极绝缘层与金属层之间的选择比较小，然而一次刻蚀法因为刻蚀条件固定，不能根据所需坡度角与所需选择比灵活设置刻蚀条件，进而很难同时满足上述两种条件。
发明内容
本发明的目的是提供一种过孔制作方法、显示面板制作方法及显示面板，以解决现有显示面板在不同膜层之间形成过孔时，不能满足坡度角与选择比自由设置的问题。
本发明的目的是通过以下技术方案实现的：
本发明一方面提供了一种显示面板过孔制作方法，包括下述步骤：
根据所需坡度角的大小，采用第一刻蚀条件对电路图案上方需要生成过孔的区域中位于顶层的膜层进行刻蚀，使采用第一刻蚀条件进行刻蚀的部分形成有预设坡度角；
根据所需选择比，采用第二刻蚀条件对需要生成过孔区域中的剩余部分进行刻蚀，形成最终的过孔；
其中，采用第二刻蚀条件进行刻蚀的部分与采用第一刻蚀条件进行刻蚀的部分形成的坡度角不同。
本发明另一方面还提供了一种显示面板制作方法，包括下述步骤：
形成包括栅极线电路图案和栅极电路图案的金属层；
形成栅极绝缘层；
形成有源层；
形成包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层；
在形成有上述各层的基板上形成钝化层；其中，栅极绝缘层形成于包括栅极线电路图案和栅极电路图案的金属层与有源层以及包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层之间，所述显示面板制作方法还包括下述步骤：
根据形成漏电极过孔、栅接口过孔和数据接口过孔在所述钝化层上所需坡度角的大小，采用第一刻蚀条件对所述钝化层对应待形成漏电极过孔、栅接口过孔和数据接口过孔对应的区域进行刻蚀；
根据所述栅极绝缘层和所述包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层对应的刻蚀速率选择比或根据所述栅极绝缘层和包括栅极线电路图案和栅极电路图案的金属层对应的刻蚀速率选择比，采用第二刻蚀条件对采用第一刻蚀条件刻蚀后剩余部分进行刻蚀，从而形成漏电极过孔、栅接口过孔和数据接口过孔；以及
沉积刻蚀电极层，实现相应电路图案之间的电连接。
本发明再一方面还提供了一种显示面板，该显示面板包括：电路图案层、位于所述电路图案层上方的膜层，以及在所述电路图案层上方的膜层中生成的用于导通电路图案的过孔，所述过孔采用上述方法生成。
较佳的，该显示面板包括：形成在基板上的电路图案和绝缘层，所述电路图案至少包括形成在不同层级的第一电路图案和第二电路图案，所述绝缘层至少包括依次形成于所述基板之上的第一绝缘层和第二绝缘层，所述第一电路图案形成在所述第一绝缘层之下，所述第二电路图案形成在所述第一绝缘层之上、第二绝缘层之下，还包括分别根据所需坡度角而采用第一刻蚀条件和根据所需选择比采用第二刻蚀条件分步制作的第一过孔和第二过孔；
所述第一过孔位于所述第一电路图案上方，贯穿所述第一绝缘层和所述第二绝缘层；
所述第二过孔位于所述第二电路图案上方，贯穿所述第二绝缘层，
所述第一过孔位于所述第二绝缘层部分与所述第二过孔在第二绝缘层上采用第一刻蚀条件刻蚀后孔深相同位置处的坡度角相同，且所述第一过孔与所述第二过孔采用第二刻蚀条件刻蚀的剩余部分与采用第一刻蚀条件刻蚀部分坡度角不同。
本发明提供的过孔制作方法、显示面板制作方法及显示面板，形成的过孔通过两步进行刻蚀，并分别根据坡度角与选择比的大小进行刻蚀条件的选择，最终形成所需的过孔，能够避免一步法刻蚀中坡度角与选择比不能自由设置的问题，并可进行刻蚀条件的灵活选择，工艺制作简单，并能提高产品质量。
附图说明
图1为本发明提供的过孔制作方法流程图；
图2为本发明提供的显示面板制作方法流程图；
图3A-图3F为本发明显示面板制作过程示意图；
图4A-图4B为本发明提供的显示面板结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例一提供了一种显示面板过孔制作方法，如图1所示，包括下述步骤：
S101：根据所需坡度角的大小，采用第一刻蚀条件对电路图案上方需要生成过孔的区域中位于顶层的膜层进行刻蚀，使采用第一刻蚀条件进行刻蚀的部分形成有预设坡度角。
S102：根据所需选择比，采用第二刻蚀条件对需要生成过孔的区域中的经S101刻蚀后剩余部分进行刻蚀，形成最终的过孔，其中，选择比为不同膜层刻蚀速率的比值，采用第二刻蚀条件进行刻蚀的部分与采用第一刻蚀条件进行刻蚀的部分形成的坡度角不同。
具体的，本发明实施例中在S101中根据坡度角的大小进行刻蚀条件的选择，可以形成所需的坡度角，使采用第一刻蚀条件进行刻蚀的部分形成有预设坡度角，例如若想刻蚀形成较小的过孔，则可以选择坡度角较大的第一刻蚀条件进行刻蚀，而在S102中为避免因选择了形成坡度角较大的第一刻蚀条件造成余下膜层刻蚀速率不一样，导致选择比过低的情况发生，则可以在第二步中更换刻蚀条件，采用根据所需的选择比，进行选择的第二刻蚀条件对剩余部分进行刻蚀，则可以根据实际刻蚀的膜层的刻蚀速率进行刻蚀条件的选择，选择需要刻蚀部分刻蚀速率高，而不需要刻蚀部分刻蚀速率低的刻蚀条件进行刻蚀，形成最终所需过孔，不仅可以将不需要刻蚀部分的刻蚀深度控制在可接受的范围内，并且还能提高需要刻蚀部分的刻蚀速率，提高产品良率，由于第一刻蚀条件与第二刻蚀条件不同，使得形成的过孔中采用第二刻蚀条件刻蚀部分与采用第一刻蚀条件刻蚀部分坡度角不同。
RIE（活性等离子体刻蚀）刻蚀方式，为兼具物理性刻蚀和化学性刻蚀的刻蚀方式，其中，物理性偏重垂直刻蚀，形成的坡度角较大，但是选择比一般相对较低，化学性偏重横向刻蚀，选择比相对较高。窄边框设计中往往兼需要较大的坡度角和较高的选择比，形成较小的过孔。
为减小过孔的尺寸，本发明实施例S101中根据坡度角采用第一刻蚀条件进行刻蚀时，可采用以物理性刻蚀为主的活性等离子体刻蚀方法，对电路图案上方需要生成过孔的区域中位于顶层的膜层进行刻蚀。而S102中根据所需选择比采用第二刻蚀条件进行刻蚀时，则可以采用以化学性刻蚀为主的活性等离子体刻蚀方法，对需要生成过孔区域中的剩余部分进行刻蚀。
进一步的，本发明实施例采用以物理性刻蚀为主的活性等离子体刻蚀方法，对需要生成过孔区域所对电路图案上方并位于顶层的膜层进行刻蚀时，可以是全部刻蚀，使得待形成的过孔在顶层膜层具有均一的坡度角，也可以是部分刻蚀，使得待形成的过孔在顶层膜层具有两个不同的坡度角。
本发明实施例中S101中，采用第一刻蚀条件对电路图案上方需要生成过孔的区域中位于顶层的膜层进行刻蚀，为避免顶层膜层刻蚀后对其下方的电路图案进行刻蚀，可以优选地对电路图案上方需要生成过孔的区域中位于顶层的膜层进行部分刻蚀，在对顶层膜层部分刻蚀时，能够避免顶层膜层下方的电路图案受到刻蚀，使得在后续采用第二刻蚀条件进行刻蚀时，能尽可能地减少对顶层膜层底下的电路图案的刻蚀深度，避免造成断线。
本发明实施例一提供的显示面板过孔制作方法，形成的过孔通过两步进行刻蚀，并分别根据坡度角与选择比的大小进行刻蚀条件的选择，最终形成所需的过孔，能够避免一步法刻蚀中坡度角与选择比不能自由设置的问题，并能根据根据需要进行刻蚀条件的灵活选择，工艺制作简单，并能提高产品质量。
实施例二
本发明实施例二提供一种显示面板制作方法，如图2所示，包括：
S201：形成包括栅极线电路图案和栅极电路图案的金属层。
具体的，本发明实施例中一般在基板上形成包括栅极线电路图案和栅极电路图案的金属层，基板可以是玻璃基板、石英基板等基于无机材料的基板，也可以是采用有机材料的基板。栅极线和栅极一般为同种材料在同层制作，一般可采用非透光导电材料制成，例如金属材料。
本发明实施例中可在基板上形成非透光导电材料，然后采用同一构图工艺形成栅极线电路图案和栅极电路图案。
如图3A所示，为基板1上形成有栅极2的截面示意图。
S202：形成栅极绝缘层。
具体的，本发明实施例中形成栅极绝缘层时，可优选采用PECVD（Plasma EnhancedChemical Vapor Deposition，等离子体增强化学气相沉积）法形成，当然并不引以为限，还可以是涂敷、溅射等多种方式。
如图3B所示，为在形成有栅极2的基板上，形成有栅极绝缘层3的显示面板截面示意图。
S203：形成有源层，并形成包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层。
具体的，有源层例如可包括半导体层和掺杂半导体层，源电极和漏电极之间的半导体层用于形成薄膜晶体管TFT的沟道区域。
本发明实施例中可采用PECVD形成有源层，并采用磁控溅射法形成金属层，然后采用例如双色调掩膜板进行构图工艺，形成位于像素区域和接口区域的数据线电路图案，以及形成像素区域的有源层电路图案、源电极电路图案和漏电极电路图案。当然本发明实施例也可采用其他方法形成有源层以及金属层，本发明实施例并不做限定。
如图3C所示为图3B基础上形成具有SD金属层形成的图案4的显示面板截面示意图。
S204：形成钝化层。
具体的，本发明实施例中钝化层形成的方式可以有多种，在此不做限定，例如可以采用PECVD方法形成，并采用例如氮化硅作为材料。
进一步的，本发明实施例中栅极绝缘层形成于包括栅极线电路图案和栅极电路图案的金属层与有源层以及包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层之间，如图3D所示为图3C基础上形成钝化层5之后的显示面板截面示意图。
S205：根据形成漏电极过孔、栅接口过孔和数据接口过孔在钝化层上所需坡度角的大小，采用第一刻蚀条件对钝化层对应待形成漏电极过孔、栅接口过孔和数据接口过孔对应的区域进行刻蚀。
优选的，本发明实施例中采用第一刻蚀条件对所述钝化层对应待形成漏电极过孔、栅接口过孔和数据接口过孔对应的区域进行刻蚀时，可采用以物理性刻蚀为主的活性等离子体刻蚀方法，对钝化层进行刻蚀。
进一步的，对钝化层进行刻蚀可以是全部刻蚀，钝化层全部刻蚀时使得待形成的过孔在钝化层具有均一的坡度角；也可以是部分刻蚀，部分刻蚀时可使得待形成的过孔在钝化层具有两个不同的坡度角。本发明实施例中优选采用以物理性刻蚀为主的活性等离子体刻蚀方法，对钝化层进行部分刻蚀，以尽可能的减少顶层膜层底下的电路图案的刻蚀深度，避免造成断线。
如图3E所示为对图3D中的钝化层5进行部分刻蚀后的显示面板截面示意图。
S206：根据栅极绝缘层和包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层刻蚀速率对应的选择比，采用第二刻蚀条件对采用第一刻蚀条件刻蚀后剩余部分进行刻蚀，形成漏电极过孔、栅接口过孔和数据接口过孔。
优选的，本发明实施例中栅极绝缘层和金属层刻蚀速率对应的选择比应该是选择比越高，栅极绝缘层刻蚀的越快，而金属层刻蚀的越慢，因此本发明实施例中可以采用以化学性刻蚀为主的活性等离子体刻蚀方法，对需要生成过孔区域所对电路图案上方剩余的钝化层以及栅极绝缘层进行刻蚀，形成最终所需的过孔，如图3F所示。
S207：沉积刻蚀电极层，实现相应电路图案之间的电连接。
本发明实施例提供的显示面板制作方法，在形成金属层上的过孔以及栅接口过孔时，分两步进行刻蚀，第一步采用第一刻蚀条件形成坡度角，第二步调整刻蚀条件，采用与选择比相关的第二刻蚀条件形成最终所需的过孔，形成的过孔较小，适应产品窄边框趋势，提高产品良率。
尽管上述实施例中以包括底栅型薄膜晶体管的显示面板为例进行了说明，然而本发明不限于此，而是也可以应用于包括顶栅型薄膜晶体管的显示面板。当应用于包括顶栅型薄膜晶体管的显示面板时，该显示面板的制作方法中，源、漏电极在栅电极之前形成，此时形成源、漏电极以及栅电极的步骤需要适应性地调整，并相应地根据所述栅极绝缘层和包括栅极线电路图案和栅极电路图案的金属层对应的刻蚀速率选择比而选择第二刻蚀条件，本领域的技术人员可以在调整它们的形成步骤之后再适用本发明的过孔的形成方法。
实施例三
应用实施例一或实施例二的方法，本发明实施例三提供一种显示面板，包括电路图案层、位于电路图案层上方的膜层，以及在电路图案层上方的膜层中采用实施例一的过孔制作方法生成的用于导通电路图案的过孔。
较佳的，本发明实施例提供的显示面板包括形成在基板上的电路图案和绝缘层，该电路图案至少包括形成在不同层级的第一电路图案和第二电路图案，绝缘层至少包括依次形成于基板之上的第一绝缘层和第二绝缘层，第一电路图案形成在第一绝缘层之下，第二电路图案形成在第一绝缘层之上、第二绝缘层之下，还包括采用实施例一涉及的过孔制作方法制作，分别根据所需坡度角而采用第一刻蚀条件和根据所需选择比而采用第二刻蚀条件分步制作的第一过孔和第二过孔，其中，
第一过孔位于第一电路图案上方，贯穿第一绝缘层和第二绝缘层；
第二过孔位于第二电路图案上方，贯穿第二绝缘层；
其中，第一过孔位于第二绝缘层中的部分与第二过孔在第二绝缘层上采用第一刻蚀条件刻蚀后孔深相同位置处的坡度角相同，且第一过孔与第二过孔采用第二刻蚀条件进行刻蚀的剩余部分与采用第一刻蚀条件进行刻蚀的部分的坡度角不同。
进一步的，应用实施例一中的过孔制作方法，当对顶层膜层即本发明实施例中的第二绝缘层进行全部刻蚀时，则使得第二过孔具有均一的坡度角，第一过孔位于第二绝缘层中的部分与第二过孔在第二绝缘层上孔深相同位置处的坡度角相同，因此第一过孔在第二绝缘层部分也具有均一的坡度角，而第一过孔在第一绝缘层部分的坡度角与第一过孔在第二绝缘层部分的坡度角不相同，参阅图4A。
应用实施例一中的过孔制作方法，当对顶层膜层即本发明实施例中的第二绝缘层进行部分刻蚀时，则使得第二过孔具有两个不同的坡度角，第一过孔位于第二绝缘层中的部分与第二过孔在第二绝缘层上孔深相同位置处的坡度角相同，第一过孔在第二绝缘层部分也有不同的坡度角，而第一过孔在第一绝缘层部分的坡度角则与第一过孔在第二绝缘层底部的坡度角相同，如图4B所示。
本发明实施例提供的显示面板层级结构并不限定上述结构，不同层级结构可形成孔深不一致的过孔，例如可以是具有漏电极过孔、栅接口过孔和数据接口过孔的阵列基板，本发明实施例不做限定。
本发明实施例提供的显示面板，第一过孔位于第二绝缘层部分与第二过孔在第二绝缘层上孔深相同位置处的坡度角相同，且第一过孔与第二过孔采用第二刻蚀条件刻蚀部分与采用第一刻蚀条件刻蚀部分坡度角不同，形成的过孔孔径较小，并能够实现不同膜层间的电路图案的电连接，能够适应产品窄边框趋势，提高产品良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种过孔制作方法，其特征在于，包括下述步骤：
根据所需坡度角的大小采用第一刻蚀条件进行刻蚀时，采用以物理性刻蚀为主的活性等离子体刻蚀方法，对电路图案上方需要生成过孔的区域中的钝化层进行部分刻蚀，使采用第一刻蚀条件进行刻蚀的部分形成有预设坡度角；
根据所需选择比采用第二刻蚀条件进行刻蚀时，采用以化学性刻蚀为主的活性等离子体刻蚀方法，对采用第一次刻蚀条件刻蚀后剩余的钝化层以及栅极绝缘层进行刻蚀，形成最终的过孔；
其中，采用第二刻蚀条件进行刻蚀的部分与采用第一刻蚀条件进行刻蚀的部分形成的坡度角不同；所述选择比为栅极绝缘层的刻蚀速率/金属层的刻蚀速率；所述金属层包括数据线电路图案、源电极电路图案或漏电极电路图案。
2.一种显示面板制作方法，包括下述步骤：
形成包括栅极线电路图案和栅极电路图案的金属层；
形成栅极绝缘层；
形成有源层；
形成包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层；
在形成有上述各层的基板上形成钝化层；其中，栅极绝缘层形成于包括栅极线电路图案和栅极电路图案的金属层与有源层以及包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层之间，
其特征在于，所述显示面板制作方法还包括下述步骤：
根据形成漏电极过孔、栅接口过孔和数据接口过孔在所述钝化层上所需坡度角的大小，根据预设坡度角采用第一刻蚀条件进行刻蚀时，采用以物理性刻蚀为主的活性等离子体刻蚀方法，对所述钝化层对应待形成漏电极过孔、栅接口过孔和数据接口过孔对应的区域进行部分刻蚀；
根据所述栅极绝缘层和所述包括数据线电路图案、源电极电路图案和漏电极电路图案的金属层对应的刻蚀速率选择比或根据所述栅极绝缘层和包括栅极线电路图案和栅极电路图案的金属层对应的刻蚀速率选择比，采用第二刻蚀条件进行刻蚀时，采用以化学性刻蚀为主的活性等离子体刻蚀方法，对采用第一次刻蚀条件刻蚀后剩余的钝化层以及所述栅极绝缘层进行刻蚀，从而形成漏电极过孔、栅接口过孔和数据接口过孔；以及
沉积刻蚀电极层，实现相应电路图案之间的电连接；
其中，所述选择比为栅极绝缘层的刻蚀速率/金属层的刻蚀速率。
3.一种显示面板，包括电路图案层、位于所述电路图案层上方的膜层，以及在所述电路图案层上方的膜层中生成的用于导通电路图案的过孔，其特征在于，所述过孔采用权利要求1所述的方法生成。
4.如权利要求3所述的显示面板，其特征在于，包括形成在基板上的电路图案和绝缘层，所述电路图案至少包括形成在不同层级的第一电路图案和第二电路图案，所述绝缘层至少包括依次形成于所述基板之上的第一绝缘层和第二绝缘层，所述第一电路图案形成在所述第一绝缘层之下，所述第二电路图案形成在所述第一绝缘层之上、第二绝缘层之下，还包括分别根据所需坡度角而采用第一刻蚀条件和根据所需选择比而采用第二刻蚀条件分步制作的第一过孔和第二过孔；
所述第一过孔位于所述第一电路图案上方，贯穿所述第一绝缘层和所述第二绝缘层；
所述第二过孔位于所述第二电路图案上方，贯穿所述第二绝缘层；
所述第一过孔位于所述第二绝缘层中的部分与所述第二过孔在第二绝缘层上采用第一刻蚀条件刻蚀后孔深相同位置处的坡度角相同，且所述第一过孔与所述第二过孔采用第二刻蚀条件刻蚀的剩余部分与采用第一刻蚀条件进行刻蚀的部分的坡度角不同。
5.如权利要求4所述的显示面板，其特征在于，所述第二过孔在所述第二绝缘层上具有均一的坡度角。
6.如权利要求4所述的显示面板，其特征在于，所述第二过孔在所述第二绝缘层上具有两个不同的坡度角。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310264196.0A CN103354206B (zh) | 2013-06-27 | 2013-06-27 | 过孔制作方法、显示面板制作方法及显示面板 |
| PCT/CN2013/087330 WO2014205983A1 (zh) | 2013-06-27 | 2013-11-18 | 过孔制作方法、显示面板制作方法及显示面板 |
| US14/386,634 US9853064B2 (en) | 2013-06-27 | 2013-11-18 | Manufacture method of via hole, manufacture method of display panel, and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310264196.0A CN103354206B (zh) | 2013-06-27 | 2013-06-27 | 过孔制作方法、显示面板制作方法及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103354206A CN103354206A (zh) | 2013-10-16 |
| CN103354206B true CN103354206B (zh) | 2017-03-15 |
Family
ID=49310557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310264196.0A Active CN103354206B (zh) | 2013-06-27 | 2013-06-27 | 过孔制作方法、显示面板制作方法及显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9853064B2 (zh) |
| CN (1) | CN103354206B (zh) |
| WO (1) | WO2014205983A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103354206B (zh) | 2013-06-27 | 2017-03-15 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
| CN204964955U (zh) * | 2015-07-28 | 2016-01-13 | 合肥鑫晟光电科技有限公司 | 电连接结构、阵列基板和显示装置 |
| CN109755260A (zh) * | 2018-12-24 | 2019-05-14 | 惠科股份有限公司 | 一种显示面板、显示面板的制造方法和显示装置 |
| CN110262139B (zh) * | 2019-06-11 | 2021-07-06 | 惠科股份有限公司 | 接触孔结构、阵列基板及显示面板 |
| CN210110300U (zh) | 2019-08-16 | 2020-02-21 | 北京京东方技术开发有限公司 | 像素驱动电路、阵列基板和显示装置 |
| CN111092106B (zh) * | 2019-11-28 | 2022-07-08 | 云谷（固安）科技有限公司 | 一种显示面板及其制备方法 |
| CN112310121A (zh) * | 2020-10-22 | 2021-02-02 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN115701882A (zh) * | 2021-07-19 | 2023-02-14 | 福州京东方光电科技有限公司 | 阵列基板的制备方法及显示面板的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000182989A (ja) * | 1998-12-16 | 2000-06-30 | Sony Corp | 半導体装置 |
| CN101071263A (zh) * | 2006-05-09 | 2007-11-14 | 三星电子株式会社 | 制造显示面板的设备和方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453403A (en) * | 1994-10-24 | 1995-09-26 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of beveled contact opening formation |
| US5746884A (en) * | 1996-08-13 | 1998-05-05 | Advanced Micro Devices, Inc. | Fluted via formation for superior metal step coverage |
| JP3641342B2 (ja) * | 1997-03-07 | 2005-04-20 | Ｔｄｋ株式会社 | 半導体装置及び有機ｅｌディスプレイ装置 |
| JP3209169B2 (ja) * | 1997-11-28 | 2001-09-17 | 日本電気株式会社 | ゲート電極の形成方法 |
| US6313019B1 (en) * | 2000-08-22 | 2001-11-06 | Advanced Micro Devices | Y-gate formation using damascene processing |
| KR100936908B1 (ko) * | 2003-07-18 | 2010-01-18 | 삼성전자주식회사 | 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법 |
| KR101107682B1 (ko) * | 2004-12-31 | 2012-01-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100405575C (zh) | 2006-06-20 | 2008-07-23 | 友达光电股份有限公司 | 形成显示装置的接触孔的方法 |
| CN100499037C (zh) * | 2006-09-04 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN102540524B (zh) | 2010-12-30 | 2015-10-07 | 北京京东方光电科技有限公司 | 防止静电击穿的方法、阵列基板的制造方法和显示背板 |
| CN103354206B (zh) * | 2013-06-27 | 2017-03-15 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
-
2013
- 2013-06-27 CN CN201310264196.0A patent/CN103354206B/zh active Active
- 2013-11-18 US US14/386,634 patent/US9853064B2/en active Active
- 2013-11-18 WO PCT/CN2013/087330 patent/WO2014205983A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000182989A (ja) * | 1998-12-16 | 2000-06-30 | Sony Corp | 半導体装置 |
| CN101071263A (zh) * | 2006-05-09 | 2007-11-14 | 三星电子株式会社 | 制造显示面板的设备和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014205983A1 (zh) | 2014-12-31 |
| US9853064B2 (en) | 2017-12-26 |
| US20160247834A1 (en) | 2016-08-25 |
| CN103354206A (zh) | 2013-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103354206B (zh) | 过孔制作方法、显示面板制作方法及显示面板 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| JP2013520844A (ja) | 内側にへこんだ形状を含んだトランジスタを製造する方法 | |
| CN103531593B (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
| CN102033370B (zh) | 液晶显示基板及其制造方法 | |
| CN102033343A (zh) | 阵列基板及其制造方法 | |
| CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| CN104867878A (zh) | 一种ltps阵列基板及其制作方法 | |
| JP2013520839A (ja) | 内側にへこんだ形状を含んだ縦型トランジスタ | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN108054140A (zh) | Ffs模式阵列基板及其制造方法 | |
| CN104299942A (zh) | 过孔制作方法、阵列基板制作方法及阵列基板、显示装置 | |
| CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
| CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN105355664A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| CN104766877A (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| CN106711156B (zh) | 一种阵列基板、显示面板及阵列基板制备方法 | |
| CN105047675A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104103646A (zh) | 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN103558722B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108183074B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN103745980B (zh) | 薄膜晶体管阵列基板及其制作方法及液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |