JP3209169B2 - ゲート電極の形成方法 - Google Patents
ゲート電極の形成方法Info
- Publication number
- JP3209169B2 JP3209169B2 JP32802397A JP32802397A JP3209169B2 JP 3209169 B2 JP3209169 B2 JP 3209169B2 JP 32802397 A JP32802397 A JP 32802397A JP 32802397 A JP32802397 A JP 32802397A JP 3209169 B2 JP3209169 B2 JP 3209169B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- etching
- opening pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 94
- 238000005530 etching Methods 0.000 claims description 159
- 238000001312 dry etching Methods 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000012546 transfer Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 35
- 238000001020 plasma etching Methods 0.000 description 34
- 238000010894 electron beam technology Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000011161 development Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タのゲート電極形成方法に関して、エッチングマスクを
介し絶縁膜に開口形状を転写し、転写された開口形状へ
ゲート金属を埋め込む電極形成方法に関するものであ
り、特に微細ゲート電極形成方法に関するものである。
タのゲート電極形成方法に関して、エッチングマスクを
介し絶縁膜に開口形状を転写し、転写された開口形状へ
ゲート金属を埋め込む電極形成方法に関するものであ
り、特に微細ゲート電極形成方法に関するものである。
【０００２】
【従来の技術】従来微細かつ低抵抗であるゲート長を有
するゲート電極の形成方法として特開平５−３２６５６
４号公報「電界効果トランジスタ及びその製造方法」に
記載の方法が知られている。図９（ａ）〜（ｇ）はその
方法の一例を工程順に示す電界効果トランジスタの概略
断面図である。各々の図において、２１は半絶縁性Ｇａ
Ａｓ基板、２２はＧａＡｓバッファ層、２３ａ及び２３
ｂはｎ−ＧａＡｓ層、２４ａ及び２４ｂはｎ−ＡｌＧａ
Ａｓ層、２５はｎ+ −ＧａＡｓ層、２６はＳｉＯＮ膜、
２７はフォトレジスト、２８はＳｉＯ2 膜サイドウォー
ル、２９はゲート金属（Ｔｉ／Ｐｔ／Ａｕ）、３０はオ
ーミック電極（ＡｕＧｅ／Ｎｉ／Ａｕ）である。
するゲート電極の形成方法として特開平５−３２６５６
４号公報「電界効果トランジスタ及びその製造方法」に
記載の方法が知られている。図９（ａ）〜（ｇ）はその
方法の一例を工程順に示す電界効果トランジスタの概略
断面図である。各々の図において、２１は半絶縁性Ｇａ
Ａｓ基板、２２はＧａＡｓバッファ層、２３ａ及び２３
ｂはｎ−ＧａＡｓ層、２４ａ及び２４ｂはｎ−ＡｌＧａ
Ａｓ層、２５はｎ+ −ＧａＡｓ層、２６はＳｉＯＮ膜、
２７はフォトレジスト、２８はＳｉＯ2 膜サイドウォー
ル、２９はゲート金属（Ｔｉ／Ｐｔ／Ａｕ）、３０はオ
ーミック電極（ＡｕＧｅ／Ｎｉ／Ａｕ）である。
【０００３】図９（ｇ）に示すように、２段リセス構造
の電界効果トランジスタにおいて、半絶縁性ＧａＡｓ基
板２１上にゲート電極と接しない１段目のリセスの側壁
部に第２の絶縁膜２８からなるサイドウォールを形成
し、このサイドウォールをマスクに第１のｎ−ＧａＡｓ
層２３をアンダーカットが入るように除去した構造とな
っている。
の電界効果トランジスタにおいて、半絶縁性ＧａＡｓ基
板２１上にゲート電極と接しない１段目のリセスの側壁
部に第２の絶縁膜２８からなるサイドウォールを形成
し、このサイドウォールをマスクに第１のｎ−ＧａＡｓ
層２３をアンダーカットが入るように除去した構造とな
っている。
【０００４】次に、ゲート電極の製造方法を説明する。
図９（ａ）に示すようにｎ+ −ＧａＡｓ層２５上に酸化
窒化珪素膜ＳｉＯＮ膜２６を約２０００オングストロー
ム堆積し、この上にフォトレジスト２７を塗布形成し、
ゲート電極となるところに０．５μｍの開口パターンを
形成する。ついでフォトレジスト２７をエッチングマス
クとしてＳｉＯＮ膜２６を反応性イオンエッチングにて
異方性エッチングし、さらに図９（ｂ）に示すようにｎ
+ −ＧａＡｓ層２５およびｎ−ＡｌＧａＡｓ層２４ｂを
反応性イオンエッチングにて除去する。ついで図９
（ｃ）に示すようにフォトレジスト２７を除去した後、
プラズマＣＶＤ法によりＳｉＯ2 膜を４０００オングス
トローム堆積し、反応性イオンエッチングにて、このＳ
ｉＯ2 を異方性エッチングすることにより約０．２μｍ
幅のＳｉＯ2 膜サイドウォール２８を形成する。
図９（ａ）に示すようにｎ+ −ＧａＡｓ層２５上に酸化
窒化珪素膜ＳｉＯＮ膜２６を約２０００オングストロー
ム堆積し、この上にフォトレジスト２７を塗布形成し、
ゲート電極となるところに０．５μｍの開口パターンを
形成する。ついでフォトレジスト２７をエッチングマス
クとしてＳｉＯＮ膜２６を反応性イオンエッチングにて
異方性エッチングし、さらに図９（ｂ）に示すようにｎ
+ −ＧａＡｓ層２５およびｎ−ＡｌＧａＡｓ層２４ｂを
反応性イオンエッチングにて除去する。ついで図９
（ｃ）に示すようにフォトレジスト２７を除去した後、
プラズマＣＶＤ法によりＳｉＯ2 膜を４０００オングス
トローム堆積し、反応性イオンエッチングにて、このＳ
ｉＯ2 を異方性エッチングすることにより約０．２μｍ
幅のＳｉＯ2 膜サイドウォール２８を形成する。
【０００５】さらに、図９（ｄ）に示すようにｎ−Ｇａ
Ａｓ層２３およびｎ−ＡｌＧａＡｓ層２４をエッチング
除去しこのときアンダーカットが入るようにし、つい
で、ゲート金属（Ｔｉ／Ｐｔ／Ａｕ）２９を蒸着し（図
９（ｅ））、図９（ｆ）に示す様にゲート金属２９をイ
オンミリングによりエッチングする。最後に図９（ｇ）
に示すようにＳｉＯＮ膜２６を除去し、オーミック電極
３０をゲート電極２９をマスクとして蒸着することによ
り該オーミック電極３０は、それぞれゲート電極、ソー
ス電極、ドレイン電極となり、目的とする微細なゲート
長を有する電界効果トランジスタが完成される。
Ａｓ層２３およびｎ−ＡｌＧａＡｓ層２４をエッチング
除去しこのときアンダーカットが入るようにし、つい
で、ゲート金属（Ｔｉ／Ｐｔ／Ａｕ）２９を蒸着し（図
９（ｅ））、図９（ｆ）に示す様にゲート金属２９をイ
オンミリングによりエッチングする。最後に図９（ｇ）
に示すようにＳｉＯＮ膜２６を除去し、オーミック電極
３０をゲート電極２９をマスクとして蒸着することによ
り該オーミック電極３０は、それぞれゲート電極、ソー
ス電極、ドレイン電極となり、目的とする微細なゲート
長を有する電界効果トランジスタが完成される。
【０００６】以上述べたような従来のゲート電極の製造
方法においては、図９（ｂ）に示されるフォトレジスト
２７の開口条件、ＳｉＯＮ膜２６の反応性イオンエッチ
ングによる異方性エッチング条件、ｎ+ −ＧａＡｓ層２
５およびｎ−ＡｌＧａＡｓ層２４ｂの反応性イオンエッ
チングによる異方性エッチング条件、さらに、図９
（ｃ）に示されるようなＳｉＯ2 膜サイドウォール２８
の堆積条件、反応性イオンエッチングによる異方性エッ
チング条件を駆使、かつ制御することでゲート長の微細
化が可能となる。
方法においては、図９（ｂ）に示されるフォトレジスト
２７の開口条件、ＳｉＯＮ膜２６の反応性イオンエッチ
ングによる異方性エッチング条件、ｎ+ −ＧａＡｓ層２
５およびｎ−ＡｌＧａＡｓ層２４ｂの反応性イオンエッ
チングによる異方性エッチング条件、さらに、図９
（ｃ）に示されるようなＳｉＯ2 膜サイドウォール２８
の堆積条件、反応性イオンエッチングによる異方性エッ
チング条件を駆使、かつ制御することでゲート長の微細
化が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ゲート形成方法ではエッチングマスクとして用いるフォ
トレジストの開口寸法、ＳｉＯ2 膜サイドウォールの膜
厚、反応性イオンエッチングによるＳｉＯ2 膜のエッチ
ング量など、緻密な制御を必要とするプロセス項目が多
数存在し、ゲート形成工程が煩雑となる問題点があっ
た。また、フォトレジストの開口寸法で生じる開口長バ
ラツキは、ＳｉＯ2 膜サイドウォールにより微細化した
後の開口寸法、ひいては形成するゲート長に対する寸法
バラツキとして残存するため、微細化したゲート長に対
するバラツキの割合として大きくなり、形成するゲート
長の安定性、制御性あるいは再現性が困難となる問題点
があった。
ゲート形成方法ではエッチングマスクとして用いるフォ
トレジストの開口寸法、ＳｉＯ2 膜サイドウォールの膜
厚、反応性イオンエッチングによるＳｉＯ2 膜のエッチ
ング量など、緻密な制御を必要とするプロセス項目が多
数存在し、ゲート形成工程が煩雑となる問題点があっ
た。また、フォトレジストの開口寸法で生じる開口長バ
ラツキは、ＳｉＯ2 膜サイドウォールにより微細化した
後の開口寸法、ひいては形成するゲート長に対する寸法
バラツキとして残存するため、微細化したゲート長に対
するバラツキの割合として大きくなり、形成するゲート
長の安定性、制御性あるいは再現性が困難となる問題点
があった。
【０００８】本発明ではゲート電極形成プロセスを簡略
化することにより、プロセス工程数に依存して生じる寸
法バラツキの抑制、かつ、形成するゲート長の安定性、
制御性あるいは再現性の向上を目的とした微細ゲート電
極の製造方法を提供する。
化することにより、プロセス工程数に依存して生じる寸
法バラツキの抑制、かつ、形成するゲート長の安定性、
制御性あるいは再現性の向上を目的とした微細ゲート電
極の製造方法を提供する。
【０００９】
【課題を解決するための手段】本発明による微細ゲート
電極形成方法では、エッチングマスクを介して絶縁膜に
開口パターンを転写し、転写された絶縁膜開口部分へゲ
ート金属を埋め込むゲート電極形成方法に関するもので
あり、以下の項目を特徴とする。なお下記の図面の番号
は実施例に用いた図面の中で対応するものを示したもの
である。 （１）半導体基板上に形成した絶縁膜に開口形状を形成
し、該絶縁膜開口形状にゲート電極金属を埋め込む電極
形成方法において、形成された絶縁膜開口形状の断面パ
ターンを上層部分と下層部分でパターン開口側面の傾斜
角の相違する二種類の開口パターンにより形成する。こ
の際、開口側面の傾斜角の相違する二種類の開口パター
ンで構成される該絶縁膜開口形状は、エッチングマスク
を介して異方性を有する第一のドライエッチングプロセ
スと第二のドライエッチングプロセスを順次に行い、断
面パターンがＹ字型となるよう形成することを特徴とす
る。（図１、４、５、７、８参照）（２）前記（１）に記載の第一のドライエッチングプロ
セスでは、パターン開口側面の傾斜角が７５〜９０゜と
なる絶縁膜開口形状を転写し、第二のドライエッチング
プロセスでは、第一のドライエッチングプロセスで残膜
したエッチングマスクを用いて、パターン開口側面の傾
斜角が４５〜７０゜となる絶縁膜開口形状を転写するこ
とで、断面パターンがＹ字型となるよう形成することを
特徴とする。 （３） 前記（１）に記載のエッチングマスクが有機レジ
スト膜であることを特徴とする。（図１、４、７参照）（４） 前記（１）に記載のエッチングマスクが金属膜で
あることを特徴とする。（図５、８参照）（５） 前記（１）に記載の二種類の異方性を有するドラ
イエッチングプロセスにおける第一のドライエッチング
プロセスでは、エッチングマスクの絶縁膜に対するエッ
チング速度の選択比が１以下となるエッチング条件を用
いて、パターン開口側面の傾斜角が７５〜９０゜となる
絶縁膜開口形状を転写し、この際該絶縁膜開口形状のエ
ッチング深さが、半導体基板上に堆積された絶縁膜にお
けるエッチングマスク界面から、該絶縁膜開口形状の開
口底部寸法の２倍以下のエッチング深さであることを特
徴とする。（図１、４、５、７、８参照）（６） 前記（１）に記載の二種類の異方性を有するドラ
イエッチングプロセスにおける第二のドライエッチング
プロセスでは、エッチングマスクの絶縁膜に対するエッ
チング速度の選択比が１以上となるエッチング条件によ
り、この時のエッチングマスクは第一のドライエッチン
グプロセスで残膜したエッチングマスクを用いて、パタ
ーン開口側面の傾斜角が４５〜７０゜となる絶縁膜開口
形状を転写し、第一のドライエッチングプロセスで形成
された７５〜９０゜の側面と第二のドライエッチングプ
ロセスで形成された４５〜７０゜の側面が交差する位置
が半導体・絶縁膜界面から測定して開口底部寸法の２倍
以下であり、かつ、０倍より大きいことを特徴とする。
（図１、４、５、７、８参照）
電極形成方法では、エッチングマスクを介して絶縁膜に
開口パターンを転写し、転写された絶縁膜開口部分へゲ
ート金属を埋め込むゲート電極形成方法に関するもので
あり、以下の項目を特徴とする。なお下記の図面の番号
は実施例に用いた図面の中で対応するものを示したもの
である。 （１）半導体基板上に形成した絶縁膜に開口形状を形成
し、該絶縁膜開口形状にゲート電極金属を埋め込む電極
形成方法において、形成された絶縁膜開口形状の断面パ
ターンを上層部分と下層部分でパターン開口側面の傾斜
角の相違する二種類の開口パターンにより形成する。こ
の際、開口側面の傾斜角の相違する二種類の開口パター
ンで構成される該絶縁膜開口形状は、エッチングマスク
を介して異方性を有する第一のドライエッチングプロセ
スと第二のドライエッチングプロセスを順次に行い、断
面パターンがＹ字型となるよう形成することを特徴とす
る。（図１、４、５、７、８参照）（２）前記（１）に記載の第一のドライエッチングプロ
セスでは、パターン開口側面の傾斜角が７５〜９０゜と
なる絶縁膜開口形状を転写し、第二のドライエッチング
プロセスでは、第一のドライエッチングプロセスで残膜
したエッチングマスクを用いて、パターン開口側面の傾
斜角が４５〜７０゜となる絶縁膜開口形状を転写するこ
とで、断面パターンがＹ字型となるよう形成することを
特徴とする。 （３） 前記（１）に記載のエッチングマスクが有機レジ
スト膜であることを特徴とする。（図１、４、７参照）（４） 前記（１）に記載のエッチングマスクが金属膜で
あることを特徴とする。（図５、８参照）（５） 前記（１）に記載の二種類の異方性を有するドラ
イエッチングプロセスにおける第一のドライエッチング
プロセスでは、エッチングマスクの絶縁膜に対するエッ
チング速度の選択比が１以下となるエッチング条件を用
いて、パターン開口側面の傾斜角が７５〜９０゜となる
絶縁膜開口形状を転写し、この際該絶縁膜開口形状のエ
ッチング深さが、半導体基板上に堆積された絶縁膜にお
けるエッチングマスク界面から、該絶縁膜開口形状の開
口底部寸法の２倍以下のエッチング深さであることを特
徴とする。（図１、４、５、７、８参照）（６） 前記（１）に記載の二種類の異方性を有するドラ
イエッチングプロセスにおける第二のドライエッチング
プロセスでは、エッチングマスクの絶縁膜に対するエッ
チング速度の選択比が１以上となるエッチング条件によ
り、この時のエッチングマスクは第一のドライエッチン
グプロセスで残膜したエッチングマスクを用いて、パタ
ーン開口側面の傾斜角が４５〜７０゜となる絶縁膜開口
形状を転写し、第一のドライエッチングプロセスで形成
された７５〜９０゜の側面と第二のドライエッチングプ
ロセスで形成された４５〜７０゜の側面が交差する位置
が半導体・絶縁膜界面から測定して開口底部寸法の２倍
以下であり、かつ、０倍より大きいことを特徴とする。
（図１、４、５、７、８参照）
【００１０】
【発明の実施の形態】本発明の発明の実施の形態につい
て図を参照して説明する。
て図を参照して説明する。
【００１１】
【第１の実施の形態】本発明の第１の実施の形態を図１
（ａ）〜（ｈ）の図面を参照して説明する。図１（ａ）
に示すように絶縁膜１１１を成膜した半導体基板１１０
上に第一のフォトレジスト１１２を塗布形成し、図１
（ｂ）に示すように開口パターン１１３を形成し、絶縁
膜１１１の一部を露呈する。
（ａ）〜（ｈ）の図面を参照して説明する。図１（ａ）
に示すように絶縁膜１１１を成膜した半導体基板１１０
上に第一のフォトレジスト１１２を塗布形成し、図１
（ｂ）に示すように開口パターン１１３を形成し、絶縁
膜１１１の一部を露呈する。
【００１２】図１（ｃ）に示すように開口パターン１１
３のあるフォトレジスト１１２をエッチングマスクとし
て、フォトレジスト１１２の絶縁膜１１１に対するエッ
チング速度の選択比が１以下となるエッチング条件を用
いて、かつ、異方性を有する第一のドライエッチングに
より開口側面の傾斜角が７５〜９０゜（図１（ｃ）では
９０゜の場合を示した）となる絶縁膜垂直開口パターン
１１５を、半導体基板１１０上に成膜された絶縁膜１１
１の膜厚中で半導体基板１１０から、該絶縁膜垂直開口
パターン１１５の開口底部１１６の寸法ｘ2 の２倍以下
のエッチング深さｙまで転写する。（ｙ≦２ｘ2 ）。こ
の時ｙ≦２ｘ2 の条件でエッチングする理由は、後述す
る絶縁膜テーパ開口パターン１１７の形成条件により、
絶縁膜垂直開口パターン１１５の開口底部１１６を、言
い換えると絶縁膜断面Ｙ字型開口パターン１１８の開口
底部１１９として半導体基板１１０を露呈させるように
エッチングさせるためである。この時、転写された絶縁
膜垂直開口パターン１１５の開口底部１１６の寸法ｘ2
は、第一のドライエッチングが異方性を有するために開
口パターン１１３の開口底部１１４の寸法ｘ1 と一致す
る。（ｘ2 ＝ｘ1 ）。
３のあるフォトレジスト１１２をエッチングマスクとし
て、フォトレジスト１１２の絶縁膜１１１に対するエッ
チング速度の選択比が１以下となるエッチング条件を用
いて、かつ、異方性を有する第一のドライエッチングに
より開口側面の傾斜角が７５〜９０゜（図１（ｃ）では
９０゜の場合を示した）となる絶縁膜垂直開口パターン
１１５を、半導体基板１１０上に成膜された絶縁膜１１
１の膜厚中で半導体基板１１０から、該絶縁膜垂直開口
パターン１１５の開口底部１１６の寸法ｘ2 の２倍以下
のエッチング深さｙまで転写する。（ｙ≦２ｘ2 ）。こ
の時ｙ≦２ｘ2 の条件でエッチングする理由は、後述す
る絶縁膜テーパ開口パターン１１７の形成条件により、
絶縁膜垂直開口パターン１１５の開口底部１１６を、言
い換えると絶縁膜断面Ｙ字型開口パターン１１８の開口
底部１１９として半導体基板１１０を露呈させるように
エッチングさせるためである。この時、転写された絶縁
膜垂直開口パターン１１５の開口底部１１６の寸法ｘ2
は、第一のドライエッチングが異方性を有するために開
口パターン１１３の開口底部１１４の寸法ｘ1 と一致す
る。（ｘ2 ＝ｘ1 ）。
【００１３】ついで、図１（ｄ）に示すように第一のド
ライエッチングで残膜した第一のフォトレジスト１２１
をエッチングマスクとして、フォトレジスト１１２の絶
縁膜１１１に対するエッチング速度の比が同等もしくは
１以上となるエッチング条件を用いて、かつ、異方性を
有する第二のドライエッチングにより開口側面の傾斜角
が４５〜７５゜となる絶縁膜テーパ開口パターン１１７
を形成する。このとき第一のドライエッチングプロセス
で形成された絶縁膜垂直開口パターン１１５の側面と第
二のドライエッチングプロセスで形成された絶縁膜テー
パ開口パターン１１７の側面が交差する位置が半導体基
板１１０と絶縁膜１１１との界面から測定した長さｚが
絶縁膜垂直開口パターン１１５の開口底部１１６の寸法
ｘ2 の２倍以下であり、かつ、０倍より大きくなる位置
まで転写する。（０＜ｚ≦２ｘ2）。ここで、０＜ｚ≦
２ｘ2 の条件でエッチングする理由は後述するゲート電
極となるゲート金属１２１の埋込み性に関与するためで
ある。この時、第一のドライエッチングにより形成され
た絶縁膜垂直開口パターン１１５の開口底部１１６は半
導体基板１１０の一部を露呈するまでエッチングされ、
転写された絶縁膜開口形状の断面パターンはＹ字型とな
り、絶縁膜断面Ｙ字型開口パターン１１８が形成され
る。
ライエッチングで残膜した第一のフォトレジスト１２１
をエッチングマスクとして、フォトレジスト１１２の絶
縁膜１１１に対するエッチング速度の比が同等もしくは
１以上となるエッチング条件を用いて、かつ、異方性を
有する第二のドライエッチングにより開口側面の傾斜角
が４５〜７５゜となる絶縁膜テーパ開口パターン１１７
を形成する。このとき第一のドライエッチングプロセス
で形成された絶縁膜垂直開口パターン１１５の側面と第
二のドライエッチングプロセスで形成された絶縁膜テー
パ開口パターン１１７の側面が交差する位置が半導体基
板１１０と絶縁膜１１１との界面から測定した長さｚが
絶縁膜垂直開口パターン１１５の開口底部１１６の寸法
ｘ2 の２倍以下であり、かつ、０倍より大きくなる位置
まで転写する。（０＜ｚ≦２ｘ2）。ここで、０＜ｚ≦
２ｘ2 の条件でエッチングする理由は後述するゲート電
極となるゲート金属１２１の埋込み性に関与するためで
ある。この時、第一のドライエッチングにより形成され
た絶縁膜垂直開口パターン１１５の開口底部１１６は半
導体基板１１０の一部を露呈するまでエッチングされ、
転写された絶縁膜開口形状の断面パターンはＹ字型とな
り、絶縁膜断面Ｙ字型開口パターン１１８が形成され
る。
【００１４】さらに、第二のドライエッチングが異方性
を有することにより、絶縁膜断面Ｙ字型開口パターン１
１８の開口底部１１９の寸法ｘ3 は、開口底部が半導体
基板１１０に到達するまでは広がらず、この後エッチン
グ深さ方向に対するオーバーエッチング量に依存して開
口寸法は増大する。また、この際のオーバーエッチング
量とは絶縁膜１１１の残膜厚（ここでは１５０ｎｍ）を
ジャストエッチングした後の追加エッチング量を意味
し、この時のオーバーエッチング量は０％であり、残膜
厚のエッチング量（１５０ｎｍ）を１００％と換算した
値をオーバーエッチング量の割合と定義する。
を有することにより、絶縁膜断面Ｙ字型開口パターン１
１８の開口底部１１９の寸法ｘ3 は、開口底部が半導体
基板１１０に到達するまでは広がらず、この後エッチン
グ深さ方向に対するオーバーエッチング量に依存して開
口寸法は増大する。また、この際のオーバーエッチング
量とは絶縁膜１１１の残膜厚（ここでは１５０ｎｍ）を
ジャストエッチングした後の追加エッチング量を意味
し、この時のオーバーエッチング量は０％であり、残膜
厚のエッチング量（１５０ｎｍ）を１００％と換算した
値をオーバーエッチング量の割合と定義する。
【００１５】このオーバーエッチング量に対する絶縁膜
開口寸法つまりｘ3 の増加量の関係を表すのが図２
（ａ）および（ｂ）である。例えば、本実施例において
は絶縁膜垂直開口パターン１１５の開口底部１１６の寸
法ｘ2 が１００ｎｍであり、絶縁膜垂直開口パターン１
１５の開口底部１１６から半導体基板１１０までの残膜
厚（ｙ）が１００ｎｍであり、かつ、絶縁膜垂直開口パ
ターン１１５の開口側面の傾斜角が７５゜であることに
より、絶縁膜断面Ｙ字型開口パターン１１８の開口底部
１１９の寸法ｘ3 は２０％のオーバーエッチング量によ
っても開口パターン１１３の開口底部１１４の寸法ｘ1
と寸法変換差１０％の範囲内で一致する。ここで寸法変
換率はｘ1 からｘ3 への開口寸法の変換率を意味し、寸
法変換率＝（ｘ3 −ｘ1 ）／ｘ1 で表される。さらに、
絶縁膜垂直開口パターン１１５の開口側面の傾斜角が限
りなく９０゜に近づくことで、絶縁膜断面Ｙ字型開口パ
ターン１１８の開口底部１１９の寸法ｘ3 と開口パター
ン１１３の開口底部１１４の寸法ｘ1 を寸法変換差１０
％の範囲内で一致させるオーバーエッチングの範囲を広
げることが可能となる（図２（ａ））。
開口寸法つまりｘ3 の増加量の関係を表すのが図２
（ａ）および（ｂ）である。例えば、本実施例において
は絶縁膜垂直開口パターン１１５の開口底部１１６の寸
法ｘ2 が１００ｎｍであり、絶縁膜垂直開口パターン１
１５の開口底部１１６から半導体基板１１０までの残膜
厚（ｙ）が１００ｎｍであり、かつ、絶縁膜垂直開口パ
ターン１１５の開口側面の傾斜角が７５゜であることに
より、絶縁膜断面Ｙ字型開口パターン１１８の開口底部
１１９の寸法ｘ3 は２０％のオーバーエッチング量によ
っても開口パターン１１３の開口底部１１４の寸法ｘ1
と寸法変換差１０％の範囲内で一致する。ここで寸法変
換率はｘ1 からｘ3 への開口寸法の変換率を意味し、寸
法変換率＝（ｘ3 −ｘ1 ）／ｘ1 で表される。さらに、
絶縁膜垂直開口パターン１１５の開口側面の傾斜角が限
りなく９０゜に近づくことで、絶縁膜断面Ｙ字型開口パ
ターン１１８の開口底部１１９の寸法ｘ3 と開口パター
ン１１３の開口底部１１４の寸法ｘ1 を寸法変換差１０
％の範囲内で一致させるオーバーエッチングの範囲を広
げることが可能となる（図２（ａ））。
【００１６】また、絶縁膜垂直開口パターン１１５の開
口底部１１６の寸法ｘ2 が１５０ｎｍの場合、絶縁膜垂
直開口パターン１１５の開口側面の傾斜角が７５゜であ
れば、絶縁膜断面Ｙ字型開口パターン１１８の開口底部
１１９の寸法ｘ3 はおよそ３０％のオーバーエッチング
量によっても開口パターン１１３の開口底部１１４の寸
法ｘ1 と寸法変換差１０％の範囲内で一致する（図２
（ｂ））。
口底部１１６の寸法ｘ2 が１５０ｎｍの場合、絶縁膜垂
直開口パターン１１５の開口側面の傾斜角が７５゜であ
れば、絶縁膜断面Ｙ字型開口パターン１１８の開口底部
１１９の寸法ｘ3 はおよそ３０％のオーバーエッチング
量によっても開口パターン１１３の開口底部１１４の寸
法ｘ1 と寸法変換差１０％の範囲内で一致する（図２
（ｂ））。
【００１７】従って、本実施例の絶縁膜断面Ｙ字型開口
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、開口パターン１１３の開口底部１１４の寸法ｘ1 と
ゲート長を最終的に決定する絶縁膜断面Ｙ字型開口パタ
ーン１１８の開口底部１１９の寸法ｘ3 を寸法変換差１
０％の範囲内で一致させることが可能となり、高い制御
性を持って微細ゲート長の形成を実現可能とする。特
に、開口パターン１１３の開口寸法が０．４μｍより小
さな領域においては、開口パターン寸法が小さくなるに
従い、絶縁膜のエッチングレートが遅くなる（マイクロ
ローディング効果）ので、絶縁膜のエッチング深さの制
御が困難となる。この際にはオーバーエッチングに対す
る開口寸法の変動許容範囲を広げる本手法が寸法制御に
有効である。
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、開口パターン１１３の開口底部１１４の寸法ｘ1 と
ゲート長を最終的に決定する絶縁膜断面Ｙ字型開口パタ
ーン１１８の開口底部１１９の寸法ｘ3 を寸法変換差１
０％の範囲内で一致させることが可能となり、高い制御
性を持って微細ゲート長の形成を実現可能とする。特
に、開口パターン１１３の開口寸法が０．４μｍより小
さな領域においては、開口パターン寸法が小さくなるに
従い、絶縁膜のエッチングレートが遅くなる（マイクロ
ローディング効果）ので、絶縁膜のエッチング深さの制
御が困難となる。この際にはオーバーエッチングに対す
る開口寸法の変動許容範囲を広げる本手法が寸法制御に
有効である。
【００１８】また、ここで絶縁膜テーパ開口パターン１
１７を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン１１８の垂直開口部分１２０の開口底部１１９の寸
法ｘ3 と垂直開口部分１２０の高さｚのアスペクト比ｚ
／ｘ3 を“２”以下とすることでゲート金属１２１が断
線せずに埋め込み可能となり、さらにアスペクト比を
“１”以下とすることでゲート形成の歩留りが向上す
る。この時の異方性を有する第二のドライエッチングの
エッチング時間と絶縁膜断面Ｙ字型開口パターン１１８
の開口底部１１９の寸法ｘ3 、および絶縁膜断面Ｙ字型
開口パターン１１８の垂直開口部分１２０の開口底部１
１９の寸法ｘ3 と垂直開口部分１２０の高さｚのアスペ
クト比（ｚ／ｘ3 ）の関係を図３に示す。
１７を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン１１８の垂直開口部分１２０の開口底部１１９の寸
法ｘ3 と垂直開口部分１２０の高さｚのアスペクト比ｚ
／ｘ3 を“２”以下とすることでゲート金属１２１が断
線せずに埋め込み可能となり、さらにアスペクト比を
“１”以下とすることでゲート形成の歩留りが向上す
る。この時の異方性を有する第二のドライエッチングの
エッチング時間と絶縁膜断面Ｙ字型開口パターン１１８
の開口底部１１９の寸法ｘ3 、および絶縁膜断面Ｙ字型
開口パターン１１８の垂直開口部分１２０の開口底部１
１９の寸法ｘ3 と垂直開口部分１２０の高さｚのアスペ
クト比（ｚ／ｘ3 ）の関係を図３に示す。
【００１９】ついで、絶縁膜１１１上に残存するポジ型
フォトレジスト１１２を除去し、図１（ｅ）に示すよう
に転写された絶縁膜断面Ｙ字型開口パターン１１８をゲ
ート金属１２１で覆い、図１（ｆ）に示すように第二の
フォトレジスト１２２を塗布形成し、図１（ｇ）に示す
ようにネガ型レジスト形状１２３をパターニングする。
次に絶縁膜断面Ｙ字型開口パターン１１８を遮蔽し、遮
蔽したネガ型レジスト形状１２３をエッチングマスクと
してドライあるいはウェットエッチングプロセスにより
ゲート金属１２１を絶縁膜１１１が露呈されるまでエッ
チング除去する。ついで、残存したネガ型レジスト１２
３を除去することで図１（ｈ）に示した断面Ｙ字型ショ
ットキーゲート電極１２４が形成可能となる。
フォトレジスト１１２を除去し、図１（ｅ）に示すよう
に転写された絶縁膜断面Ｙ字型開口パターン１１８をゲ
ート金属１２１で覆い、図１（ｆ）に示すように第二の
フォトレジスト１２２を塗布形成し、図１（ｇ）に示す
ようにネガ型レジスト形状１２３をパターニングする。
次に絶縁膜断面Ｙ字型開口パターン１１８を遮蔽し、遮
蔽したネガ型レジスト形状１２３をエッチングマスクと
してドライあるいはウェットエッチングプロセスにより
ゲート金属１２１を絶縁膜１１１が露呈されるまでエッ
チング除去する。ついで、残存したネガ型レジスト１２
３を除去することで図１（ｈ）に示した断面Ｙ字型ショ
ットキーゲート電極１２４が形成可能となる。
【００２０】
【実施例１】次に、第１の実施の形態の一実施例を図１
（ａ）〜（ｈ）の図面を参照して説明する。図１（ａ）
に示すように、膜厚３００ｎｍの酸化膜で構成される絶
縁膜１１１を形成した半導体基板１１０上にエッチング
マスクとして用いる電子線露光用レジスト１１２を、３
００ｎｍで塗布形成し、図１（ｂ）に示すように電子線
露光により開口寸法が、１００ｎｍである絶縁膜１１１
の一部を露呈した開口パターン１１３を形成する。
（ａ）〜（ｈ）の図面を参照して説明する。図１（ａ）
に示すように、膜厚３００ｎｍの酸化膜で構成される絶
縁膜１１１を形成した半導体基板１１０上にエッチング
マスクとして用いる電子線露光用レジスト１１２を、３
００ｎｍで塗布形成し、図１（ｂ）に示すように電子線
露光により開口寸法が、１００ｎｍである絶縁膜１１１
の一部を露呈した開口パターン１１３を形成する。
【００２１】ついで、図１（ｃ）に示すように開口パタ
ーン１１３をもつ電子線露光用レジスト１１２をエッチ
ングマスクとして、エッチングを行う。エッチング方法
としては、電子線露光用レジスト１１２の絶縁膜１１１
に対するエッチング速度の選択比が１以下となるエッチ
ング条件を用いて、かつ、異方性を有する炭素（Ｃ）お
よびフッ素（Ｆ）原子を含んだ分子で構成されるガス
（例えば、ＣＦ4 、Ｃ2Ｆ4 、ＣＨＦ3 など）を用いた
第一のドライエッチング、例えば反応性イオンエッチン
グ（ＲＩＥ）を用いる。このエッチングにより開口側面
の傾斜角が７５〜９０゜となる絶縁膜垂直開口パターン
１１５を、半導体基板１１０上に成膜された絶縁膜１１
１の膜厚中で半導体基板１１０から該絶縁膜垂直開口パ
ターン１１５の開口底部１１６の寸法ｘ2 の２倍以下の
エッチング深さまで転写する。この時、転写された絶縁
膜垂直開口パターン１１５の開口底部１１６の寸法ｘ2
は、第一のドライエッチングが異方性を有するために開
口パターン１１３の開口底部１１４の寸法ｘ1 と一致す
る。
ーン１１３をもつ電子線露光用レジスト１１２をエッチ
ングマスクとして、エッチングを行う。エッチング方法
としては、電子線露光用レジスト１１２の絶縁膜１１１
に対するエッチング速度の選択比が１以下となるエッチ
ング条件を用いて、かつ、異方性を有する炭素（Ｃ）お
よびフッ素（Ｆ）原子を含んだ分子で構成されるガス
（例えば、ＣＦ4 、Ｃ2Ｆ4 、ＣＨＦ3 など）を用いた
第一のドライエッチング、例えば反応性イオンエッチン
グ（ＲＩＥ）を用いる。このエッチングにより開口側面
の傾斜角が７５〜９０゜となる絶縁膜垂直開口パターン
１１５を、半導体基板１１０上に成膜された絶縁膜１１
１の膜厚中で半導体基板１１０から該絶縁膜垂直開口パ
ターン１１５の開口底部１１６の寸法ｘ2 の２倍以下の
エッチング深さまで転写する。この時、転写された絶縁
膜垂直開口パターン１１５の開口底部１１６の寸法ｘ2
は、第一のドライエッチングが異方性を有するために開
口パターン１１３の開口底部１１４の寸法ｘ1 と一致す
る。
【００２２】ついで、図１（ｄ）に示すように第一のド
ライエッチングで残膜した電子線露光用レジスト１１２
をエッチングマスクとして、電子線露光用レジスト１１
２の絶縁膜１１１に対するエッチング速度の選択比が同
等もしくは１以上となるエッチング条件を用いて、か
つ、異方性を有する第二のドライエッチング、例えばＳ
Ｆ6 ガスを用いた電子サイクロトロン共鳴（ＥＣＲ）プ
ラズマエッチングにより開口側面の傾斜角が４５〜７５
゜となる絶縁膜テーパ開口パターン１１７を第一のドラ
イエッチングプロセスで形成された絶縁膜垂直開口パタ
ーン１１５の側面と第二のドライエッチングプロセスで
形成された絶縁膜テーパ開口パターン１１７の側面が交
差する位置が半導体基板１１０・絶縁膜１１１界面から
測定して絶縁膜垂直開口パターン１１５の開口底部１１
６の寸法ｘ2 の２倍以下であり、かつ、０倍より大きく
なる位置まで転写する。この時、第一のドライエッチン
グにより形成された絶縁膜垂直開口パターン１１５の開
口底部１１６は半導体基板１１０の一部を露呈するまで
エッチングされ、転写された絶縁膜開口形状の断面パタ
ーンはＹ字型となり、絶縁膜断面Ｙ字型開口パターン１
１８が形成される。
ライエッチングで残膜した電子線露光用レジスト１１２
をエッチングマスクとして、電子線露光用レジスト１１
２の絶縁膜１１１に対するエッチング速度の選択比が同
等もしくは１以上となるエッチング条件を用いて、か
つ、異方性を有する第二のドライエッチング、例えばＳ
Ｆ6 ガスを用いた電子サイクロトロン共鳴（ＥＣＲ）プ
ラズマエッチングにより開口側面の傾斜角が４５〜７５
゜となる絶縁膜テーパ開口パターン１１７を第一のドラ
イエッチングプロセスで形成された絶縁膜垂直開口パタ
ーン１１５の側面と第二のドライエッチングプロセスで
形成された絶縁膜テーパ開口パターン１１７の側面が交
差する位置が半導体基板１１０・絶縁膜１１１界面から
測定して絶縁膜垂直開口パターン１１５の開口底部１１
６の寸法ｘ2 の２倍以下であり、かつ、０倍より大きく
なる位置まで転写する。この時、第一のドライエッチン
グにより形成された絶縁膜垂直開口パターン１１５の開
口底部１１６は半導体基板１１０の一部を露呈するまで
エッチングされ、転写された絶縁膜開口形状の断面パタ
ーンはＹ字型となり、絶縁膜断面Ｙ字型開口パターン１
１８が形成される。
【００２３】さらに、第二のドライエッチングが異方性
を有することにより、絶縁膜断面Ｙ字型開口パターン１
１８の開口底部寸法は、開口底部１１９が半導体基板１
１０に到達するまでは広がらず、この後エッチング深さ
方向に対するオーバーエッチング量に依存して開口寸法
は増大する。また、この際のオーバーエッチング量とは
残膜厚１５０ｎｍをジャストエッチングした後の追加エ
ッチング量を意味し、この時のオーバーエッチング量は
０％であり、エッチング量１５０ｎｍを１００％と換算
した値をオーバーエッチング量の割合と定義する。この
オーバーエッチング量に対する絶縁膜開口寸法の増加量
の関係を表すのが図２（ａ）および（ｂ）である。
を有することにより、絶縁膜断面Ｙ字型開口パターン１
１８の開口底部寸法は、開口底部１１９が半導体基板１
１０に到達するまでは広がらず、この後エッチング深さ
方向に対するオーバーエッチング量に依存して開口寸法
は増大する。また、この際のオーバーエッチング量とは
残膜厚１５０ｎｍをジャストエッチングした後の追加エ
ッチング量を意味し、この時のオーバーエッチング量は
０％であり、エッチング量１５０ｎｍを１００％と換算
した値をオーバーエッチング量の割合と定義する。この
オーバーエッチング量に対する絶縁膜開口寸法の増加量
の関係を表すのが図２（ａ）および（ｂ）である。
【００２４】例えば、本実施例においては絶縁膜垂直開
口パターン１１５の開口底部寸法ｘ2 が１００ｎｍであ
り、絶縁膜垂直開口パターン１１５の開口底部１１６か
ら半導体基板１１０までの残膜厚ｙが１００ｎｍであ
り、かつ、絶縁膜垂直開口パターン１１５の開口側面の
傾斜角が７５゜であることにより、絶縁膜断面Ｙ字型開
口パターン１１８の開口底部寸法ｘ3 は２０％のオーバ
ーエッチング量によっても開口パターン１１３の開口底
BR>部寸法ｘ1 と寸法変換差１０％の範囲内で一致す
る。さらに、絶縁膜垂直開口パターン１１５の開口側面
の傾斜角が限りなく９０゜に近づくことで、絶縁膜断面
Ｙ字型開口パターン１１８の開口底部寸法ｘ3 と開口パ
ターン１１３の開口底部寸法ｘ1 を寸法変換差１０％の
範囲内で一致させるオーバーエッチングの範囲を広げる
ことが可能となる（図２（ａ））。
口パターン１１５の開口底部寸法ｘ2 が１００ｎｍであ
り、絶縁膜垂直開口パターン１１５の開口底部１１６か
ら半導体基板１１０までの残膜厚ｙが１００ｎｍであ
り、かつ、絶縁膜垂直開口パターン１１５の開口側面の
傾斜角が７５゜であることにより、絶縁膜断面Ｙ字型開
口パターン１１８の開口底部寸法ｘ3 は２０％のオーバ
ーエッチング量によっても開口パターン１１３の開口底
BR>部寸法ｘ1 と寸法変換差１０％の範囲内で一致す
る。さらに、絶縁膜垂直開口パターン１１５の開口側面
の傾斜角が限りなく９０゜に近づくことで、絶縁膜断面
Ｙ字型開口パターン１１８の開口底部寸法ｘ3 と開口パ
ターン１１３の開口底部寸法ｘ1 を寸法変換差１０％の
範囲内で一致させるオーバーエッチングの範囲を広げる
ことが可能となる（図２（ａ））。
【００２５】また、絶縁膜垂直開口パターン１１５の開
口底部寸法ｘ2 が１５０ｎｍの場合、絶縁膜垂直開口パ
ターン１１５の開口側面の傾斜角が７５゜であれば、絶
縁膜断面Ｙ字型開口パターン１１８の開口底部寸法ｘ3
はおよそ３０％のオーバーエッチング量によっても開口
パターン１１３の開口底部寸法ｘ1 と寸法変換差１０％
の範囲内で一致する（図２（ｂ））。
口底部寸法ｘ2 が１５０ｎｍの場合、絶縁膜垂直開口パ
ターン１１５の開口側面の傾斜角が７５゜であれば、絶
縁膜断面Ｙ字型開口パターン１１８の開口底部寸法ｘ3
はおよそ３０％のオーバーエッチング量によっても開口
パターン１１３の開口底部寸法ｘ1 と寸法変換差１０％
の範囲内で一致する（図２（ｂ））。
【００２６】従って、本実施例の絶縁膜断面Ｙ字型開口
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、開口パターン１１３の開口底部寸法ｘ1 とゲート長
を最終的に決定する絶縁膜断面Ｙ字型開口パターン１１
８の開口底部寸法ｘ3 を寸法変換差１０％の範囲内で一
致させることが可能となり、高い制御性を持って微細ゲ
ート長の形成を実現可能とする。特に、開口パターン１
１３の開口寸法が０．４μｍより小さな領域において
は、開口パターン寸法が小さくなるに従い、絶縁膜のエ
ッチングレートが遅くなる（マイクロローディング効
果）ので、絶縁膜のエッチング深さの制御が困難とな
る。この際にはオーバーエッチングに対する開口寸法の
変動許容範囲を広げる本手法が寸法制御に有効である。
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、開口パターン１１３の開口底部寸法ｘ1 とゲート長
を最終的に決定する絶縁膜断面Ｙ字型開口パターン１１
８の開口底部寸法ｘ3 を寸法変換差１０％の範囲内で一
致させることが可能となり、高い制御性を持って微細ゲ
ート長の形成を実現可能とする。特に、開口パターン１
１３の開口寸法が０．４μｍより小さな領域において
は、開口パターン寸法が小さくなるに従い、絶縁膜のエ
ッチングレートが遅くなる（マイクロローディング効
果）ので、絶縁膜のエッチング深さの制御が困難とな
る。この際にはオーバーエッチングに対する開口寸法の
変動許容範囲を広げる本手法が寸法制御に有効である。
【００２７】また、ここで絶縁膜テーパ開口パターン１
１７を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン１１８の垂直開口部分１２０の開口底部寸法ｘ3 と
垂直開口部分１２０の高さｚのアスペクト比（ｚ／
ｘ3 ）を“２”以下とすることでゲート金属１２１が断
線せずに埋め込み可能となり、さらに、アスペクト比を
“１”以下とすることでゲート形成の歩留りが向上す
る。この時の異方性を有する第二のドライエッチングの
エッチング時間と絶縁膜断面Ｙ字型開口パターン１１８
の開口底部寸法ｘ3 、および絶縁膜断面Ｙ字型開口パタ
ーン１１８の垂直開口部分１２０の開口底部寸法ｘ3 と
垂直開口部分１２０の高さのアスペクト比の関係を図３
に示す。
１７を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン１１８の垂直開口部分１２０の開口底部寸法ｘ3 と
垂直開口部分１２０の高さｚのアスペクト比（ｚ／
ｘ3 ）を“２”以下とすることでゲート金属１２１が断
線せずに埋め込み可能となり、さらに、アスペクト比を
“１”以下とすることでゲート形成の歩留りが向上す
る。この時の異方性を有する第二のドライエッチングの
エッチング時間と絶縁膜断面Ｙ字型開口パターン１１８
の開口底部寸法ｘ3 、および絶縁膜断面Ｙ字型開口パタ
ーン１１８の垂直開口部分１２０の開口底部寸法ｘ3 と
垂直開口部分１２０の高さのアスペクト比の関係を図３
に示す。
【００２８】ついで、絶縁膜１１１上に残存する電子線
露光用レジスト１１２を、例えば酸素プラズマアッシン
グ処理および有機洗浄により除去し、図１（ｅ）に示す
ように転写された絶縁膜断面Ｙ字型開口パターン１１８
を、例えばスパッタ蒸着法によりＷＳｉ／Ａｕで構成さ
れるゲート金属１２１で埋込み、ついで、図１（ｆ）に
示すように、膜厚１μｍでｉ線露光用レジスト１２２
を、厚さ１μｍに塗布形成する。次に図１（ｇ）に示す
ように絶縁膜断面Ｙ字型開口パターン１１８上を覆うよ
うに、例えばｉ線露光により残し寸法８００ｎｍのネガ
型レジスト形状１２３で遮蔽し、ネガ型レジスト１２３
をエッチングマスクとして、例えば反応性イオンエッチ
ング、あるいはイオンミリングを用いたドライエッチン
グプロセスによりゲート金属１２１を絶縁膜１１１が露
呈されるまでエッチング除去し、図１（ｈ）に示すよう
に残存したネガ型レジスト形状１２３を、例えば酸素プ
ラズマアッシング処理および有機洗浄により除去するこ
とで１００ｎｍのゲート長を有する断面Ｙ字型ショット
キーゲート電極１２４が形成可能となる。
露光用レジスト１１２を、例えば酸素プラズマアッシン
グ処理および有機洗浄により除去し、図１（ｅ）に示す
ように転写された絶縁膜断面Ｙ字型開口パターン１１８
を、例えばスパッタ蒸着法によりＷＳｉ／Ａｕで構成さ
れるゲート金属１２１で埋込み、ついで、図１（ｆ）に
示すように、膜厚１μｍでｉ線露光用レジスト１２２
を、厚さ１μｍに塗布形成する。次に図１（ｇ）に示す
ように絶縁膜断面Ｙ字型開口パターン１１８上を覆うよ
うに、例えばｉ線露光により残し寸法８００ｎｍのネガ
型レジスト形状１２３で遮蔽し、ネガ型レジスト１２３
をエッチングマスクとして、例えば反応性イオンエッチ
ング、あるいはイオンミリングを用いたドライエッチン
グプロセスによりゲート金属１２１を絶縁膜１１１が露
呈されるまでエッチング除去し、図１（ｈ）に示すよう
に残存したネガ型レジスト形状１２３を、例えば酸素プ
ラズマアッシング処理および有機洗浄により除去するこ
とで１００ｎｍのゲート長を有する断面Ｙ字型ショット
キーゲート電極１２４が形成可能となる。
【００２９】本実施例においては、絶縁膜１１１に酸化
膜を用いた例を示したが、例えば窒化膜、窒化酸化膜を
用いることも可能である。
膜を用いた例を示したが、例えば窒化膜、窒化酸化膜を
用いることも可能である。
【００３０】本実施例においては、エッチングマスクに
電子線露光用レジスト１１２を用いたが、例えばｉ線露
光用レジストを用いることで、ｉ線露光および現像によ
り４００ｎｍの開口寸法を有する開口パターン１１３が
形成可能となり、上記と同様なゲート形成プロセスによ
り４００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極１２４が形成可能となる。
電子線露光用レジスト１１２を用いたが、例えばｉ線露
光用レジストを用いることで、ｉ線露光および現像によ
り４００ｎｍの開口寸法を有する開口パターン１１３が
形成可能となり、上記と同様なゲート形成プロセスによ
り４００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極１２４が形成可能となる。
【００３１】本実施例においては、エッチングマスクに
電子線露光用レジスト１１２を用いたが、例えばＫｒＦ
露光用レジストあるいはＡｒＦ露光用レジストを用いる
ことで、ＡｒＦ露光あるいはＡｒＦ露光および現像によ
り２００ｎｍの開口寸法を有する開口パターン１１３が
形成可能となり、上記と同様なゲート形成プロセスによ
り２００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極１２４が形成可能となる。
電子線露光用レジスト１１２を用いたが、例えばＫｒＦ
露光用レジストあるいはＡｒＦ露光用レジストを用いる
ことで、ＡｒＦ露光あるいはＡｒＦ露光および現像によ
り２００ｎｍの開口寸法を有する開口パターン１１３が
形成可能となり、上記と同様なゲート形成プロセスによ
り２００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極１２４が形成可能となる。
【００３２】本実施例においては、絶縁膜垂直開口パタ
ーン１１５を形成するための異方性を有するドライエッ
チング装置として反応性イオンエッチング（ＲＩＥ）を
用いたが、例えばマグネトロン反応性イオンエッチング
（ＭＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）、誘導
結合型プラズマ（ＩＣＰ）、などのエッチング装置を用
いることも可能である。
ーン１１５を形成するための異方性を有するドライエッ
チング装置として反応性イオンエッチング（ＲＩＥ）を
用いたが、例えばマグネトロン反応性イオンエッチング
（ＭＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）、誘導
結合型プラズマ（ＩＣＰ）、などのエッチング装置を用
いることも可能である。
【００３３】本実施例においては、絶縁膜テーパ開口パ
ターン１１７を形成するための異方性を有するドライエ
ッチング装置として電子サイクロトロン共鳴（ＥＣＲ）
を用いたが、例えばマグネトロン反応性イオンエッチン
グ（ＭＩＥ）、反応性イオンエッチング（ＲＩＥ）、誘
導結合型プラズマ（ＩＣＰ）、などのエッチング装置を
用いることも可能である。
ターン１１７を形成するための異方性を有するドライエ
ッチング装置として電子サイクロトロン共鳴（ＥＣＲ）
を用いたが、例えばマグネトロン反応性イオンエッチン
グ（ＭＩＥ）、反応性イオンエッチング（ＲＩＥ）、誘
導結合型プラズマ（ＩＣＰ）、などのエッチング装置を
用いることも可能である。
【００３４】本実施例においてはゲート金属をＹ字型に
残すためのレジストマスクとしてｉ線露光用レジスト１
２２（図１（ｆ））を用いたが、例えばｇ線露光用レジ
スト、電子線露光用レジストなどを用いることも可能で
ある。
残すためのレジストマスクとしてｉ線露光用レジスト１
２２（図１（ｆ））を用いたが、例えばｇ線露光用レジ
スト、電子線露光用レジストなどを用いることも可能で
ある。
【００３５】
【実施例２】次に、第１の実施の形態の他一実施例を説
明する。第１の実施の形態の実施例１に記載の図１
（ａ）〜（ｄ）のプロセスにより絶縁膜断面Ｙ字型開口
パターン１１８を形成した後、図４（ａ）に示すように
絶縁膜断面Ｙ字型開口パターン１１８を、例えば厚さ１
μｍのｉ線露光用レジスト４１０で覆い、ついで、図４
（ｂ）に示すようにｉ線露光を行うことにより絶縁膜断
面Ｙ字型開口パターン１１６上に、例えば開口寸法が８
００ｎｍとなる開口パターン４１１を形成する。
明する。第１の実施の形態の実施例１に記載の図１
（ａ）〜（ｄ）のプロセスにより絶縁膜断面Ｙ字型開口
パターン１１８を形成した後、図４（ａ）に示すように
絶縁膜断面Ｙ字型開口パターン１１８を、例えば厚さ１
μｍのｉ線露光用レジスト４１０で覆い、ついで、図４
（ｂ）に示すようにｉ線露光を行うことにより絶縁膜断
面Ｙ字型開口パターン１１６上に、例えば開口寸法が８
００ｎｍとなる開口パターン４１１を形成する。
【００３６】ついで、図４（ｃ）に示したように電子銃
蒸着を用いてゲート金属４１２、例えばＴｉ／Ａｌを蒸
着する。ついで、図４（ｄ）に示したようにレジストリ
フトオフ法によりｉ線露光用レジスト４１０上に形成さ
れた不要となるゲート金属４１２、およびｉ線露光用レ
ジスト４１０を除去することで１００ｎｍのゲート長を
有する断面Ｙ字型ショットキーゲート電極４１３が形成
可能となる。
蒸着を用いてゲート金属４１２、例えばＴｉ／Ａｌを蒸
着する。ついで、図４（ｄ）に示したようにレジストリ
フトオフ法によりｉ線露光用レジスト４１０上に形成さ
れた不要となるゲート金属４１２、およびｉ線露光用レ
ジスト４１０を除去することで１００ｎｍのゲート長を
有する断面Ｙ字型ショットキーゲート電極４１３が形成
可能となる。
【００３７】本実施例においては、絶縁膜１１１に酸化
膜を用いた例を示したが、例えば窒化膜、窒化酸化膜を
用いることも可能である。
膜を用いた例を示したが、例えば窒化膜、窒化酸化膜を
用いることも可能である。
【００３８】本実施例においては、エッチングマスクに
電子線露光用レジスト１１２（図１（ａ））を用いた
が、例えばｉ線露光用レジストを用いることで、ｉ線露
光および現像により４００ｎｍの開口寸法を有する開口
パターン１１３（図１（ｃ））が形成可能となり、上記
と同様なゲート形成プロセスにより４００ｎｍのゲート
長を有する断面Ｙ字型ショットキーゲート電極４１３
（図４（ｄ））が形成可能となる。
電子線露光用レジスト１１２（図１（ａ））を用いた
が、例えばｉ線露光用レジストを用いることで、ｉ線露
光および現像により４００ｎｍの開口寸法を有する開口
パターン１１３（図１（ｃ））が形成可能となり、上記
と同様なゲート形成プロセスにより４００ｎｍのゲート
長を有する断面Ｙ字型ショットキーゲート電極４１３
（図４（ｄ））が形成可能となる。
【００３９】本実施例においては、エッチングマスクに
電子線露光用レジスト１１２（図１（ａ））を用いた
が、例えばＫｒＦ露光用レジストあるいはＡｒＦ露光用
レジストを用いることで、ＡｒＦ露光あるいはＡｒＦ露
光および現像により２００ｎｍの開口寸法を有する開口
パターン１１３（図１（ｃ））が形成可能となり、上記
と同様なゲート形成プロセスにより２００ｎｍのゲート
長を有する断面Ｙ字型ショットキーゲート電極４１３
（図４（ｄ））が形成可能となる。
電子線露光用レジスト１１２（図１（ａ））を用いた
が、例えばＫｒＦ露光用レジストあるいはＡｒＦ露光用
レジストを用いることで、ＡｒＦ露光あるいはＡｒＦ露
光および現像により２００ｎｍの開口寸法を有する開口
パターン１１３（図１（ｃ））が形成可能となり、上記
と同様なゲート形成プロセスにより２００ｎｍのゲート
長を有する断面Ｙ字型ショットキーゲート電極４１３
（図４（ｄ））が形成可能となる。
【００４０】本実施例においては、絶縁膜垂直開口パタ
ーン１１５（図１（ｄ））を形成するための異方性を有
するドライエッチング装置として反応性イオンエッチン
グ（ＲＩＥ）を用いたが、例えばマグネトロン反応性イ
オンエッチング（ＭＩＥ）、電子サイクロトロン共鳴
（ＥＣＲ）、誘導結合型プラズマ（ＩＣＰ）、などのエ
ッチング装置を用いることも可能である。
ーン１１５（図１（ｄ））を形成するための異方性を有
するドライエッチング装置として反応性イオンエッチン
グ（ＲＩＥ）を用いたが、例えばマグネトロン反応性イ
オンエッチング（ＭＩＥ）、電子サイクロトロン共鳴
（ＥＣＲ）、誘導結合型プラズマ（ＩＣＰ）、などのエ
ッチング装置を用いることも可能である。
【００４１】本実施例においては、絶縁膜テーパ開口パ
ターン１１７（図１（ｄ））を形成するための異方性を
有するドライエッチング装置として電子サイクロトロン
共鳴（ＥＣＲ）を用いたが、例えばマグネトロン反応性
イオンエッチング（ＭＩＥ）、反応性イオンエッチング
（ＲＩＥ）、誘導結合型プラズマ（ＩＣＰ）、などのエ
ッチング装置を用いることも可能である。
ターン１１７（図１（ｄ））を形成するための異方性を
有するドライエッチング装置として電子サイクロトロン
共鳴（ＥＣＲ）を用いたが、例えばマグネトロン反応性
イオンエッチング（ＭＩＥ）、反応性イオンエッチング
（ＲＩＥ）、誘導結合型プラズマ（ＩＣＰ）、などのエ
ッチング装置を用いることも可能である。
【００４２】本実施例においてはゲート金属をレジスト
リフトオフにより形成する際のレジストとしてｉ線露光
用レジスト４１０（図４（ｂ））を用いたが、例えばｇ
線露光用レジスト、電子線露光用レジストを用いること
も可能である。
リフトオフにより形成する際のレジストとしてｉ線露光
用レジスト４１０（図４（ｂ））を用いたが、例えばｇ
線露光用レジスト、電子線露光用レジストを用いること
も可能である。
【００４３】
【第２の実施の形態】本発明の第２の実施の形態を図５
（ａ）〜（ｉ）の図面を参照して説明する。図５（ａ）
に示すように絶縁膜５１１が成膜された半導体基板５１
０上に金属膜５１２を堆積し、さらに、この上に第一の
フォトレジスト５１３を塗布形成する。ついで、図５
（ｂ）に示すように金属膜５１２の一部を露呈するレジ
スト開口パターン５１４を形成する。ついで、図５
（ｃ）に示すように開口パターン５１４をもつレジスト
５１３をエッチングマスクとした異方性を有する第一の
ドライエッチングプロセスにより絶縁膜５１１の一部を
露呈するように金属膜５１２に金属膜開口パターン５１
６を形成する。この時、第一のドライエッチングが異方
性を有することにより、レジスト開口パターン５１４の
開口底部５１５の寸法と金属膜開口パターン５１６の開
口底部５１７の寸法は一致する。
（ａ）〜（ｉ）の図面を参照して説明する。図５（ａ）
に示すように絶縁膜５１１が成膜された半導体基板５１
０上に金属膜５１２を堆積し、さらに、この上に第一の
フォトレジスト５１３を塗布形成する。ついで、図５
（ｂ）に示すように金属膜５１２の一部を露呈するレジ
スト開口パターン５１４を形成する。ついで、図５
（ｃ）に示すように開口パターン５１４をもつレジスト
５１３をエッチングマスクとした異方性を有する第一の
ドライエッチングプロセスにより絶縁膜５１１の一部を
露呈するように金属膜５１２に金属膜開口パターン５１
６を形成する。この時、第一のドライエッチングが異方
性を有することにより、レジスト開口パターン５１４の
開口底部５１５の寸法と金属膜開口パターン５１６の開
口底部５１７の寸法は一致する。
【００４４】ついで、残膜した第一のフォトレジスト５
１３を、例えば酸素プラズマアッシング処理および有機
洗浄により除去し図１（ｃ）のようになる。次に図５
（ｄ）に示すように金属膜開口パターンをもつ金属膜５
１２をエッチングマスクとして、絶縁膜５１１より金属
膜５１２の方がエッチング速度が遅く、かつ、異方性を
有する第二のドライエッチングプロセスにより開口側面
の傾斜角が７５〜９０゜となる絶縁膜垂直開口パターン
５１８を、半導体基板５１０上に成膜された絶縁膜５１
１の膜厚中で半導体基板５１０から該絶縁膜垂直開口パ
ターン５１８の開口底部５１９の寸法の２倍以下のエッ
チング深さまで転写する。この時、転写された絶縁膜垂
直開口パターン５１８の開口底部５１９の寸法は、第二
のドライエッチングが異方性を有するために金属膜開口
パターン５１６の開口底部５１７の寸法と一致する。
１３を、例えば酸素プラズマアッシング処理および有機
洗浄により除去し図１（ｃ）のようになる。次に図５
（ｄ）に示すように金属膜開口パターンをもつ金属膜５
１２をエッチングマスクとして、絶縁膜５１１より金属
膜５１２の方がエッチング速度が遅く、かつ、異方性を
有する第二のドライエッチングプロセスにより開口側面
の傾斜角が７５〜９０゜となる絶縁膜垂直開口パターン
５１８を、半導体基板５１０上に成膜された絶縁膜５１
１の膜厚中で半導体基板５１０から該絶縁膜垂直開口パ
ターン５１８の開口底部５１９の寸法の２倍以下のエッ
チング深さまで転写する。この時、転写された絶縁膜垂
直開口パターン５１８の開口底部５１９の寸法は、第二
のドライエッチングが異方性を有するために金属膜開口
パターン５１６の開口底部５１７の寸法と一致する。
【００４５】ついで、図５（ｅ）に示すように第二のド
ライエッチングプロセスで残膜した金属膜５１２をエッ
チングマスクとして、絶縁膜５１１と金属膜５１２のエ
ッチング速度が同等もしくは金属膜５１２の方がエッチ
ング速度が速く、かつ、異方性を有する第三のドライエ
ッチングにより開口側面の傾斜角が４５〜７５゜となる
絶縁膜テーパ開口パターン５２０を第二のドライエッチ
ングプロセスで形成された絶縁膜垂直開口パターン５１
８の側面と第三のドライエッチングプロセスで形成され
た絶縁膜テーパ開口パターン５２０の側面が交差する位
置が半導体基板５１０・絶縁膜５１１界面から測定して
絶縁膜垂直開口パターン５１８の開口底部寸法５１９の
寸法の２倍以下であり、かつ、０倍より大きくなる位置
まで転写する。
ライエッチングプロセスで残膜した金属膜５１２をエッ
チングマスクとして、絶縁膜５１１と金属膜５１２のエ
ッチング速度が同等もしくは金属膜５１２の方がエッチ
ング速度が速く、かつ、異方性を有する第三のドライエ
ッチングにより開口側面の傾斜角が４５〜７５゜となる
絶縁膜テーパ開口パターン５２０を第二のドライエッチ
ングプロセスで形成された絶縁膜垂直開口パターン５１
８の側面と第三のドライエッチングプロセスで形成され
た絶縁膜テーパ開口パターン５２０の側面が交差する位
置が半導体基板５１０・絶縁膜５１１界面から測定して
絶縁膜垂直開口パターン５１８の開口底部寸法５１９の
寸法の２倍以下であり、かつ、０倍より大きくなる位置
まで転写する。
【００４６】この時、第二のドライエッチングにより形
成された絶縁膜垂直開口パターン５１８の開口底部５１
９は半導体基板５１０の一部を露呈するまでエッチング
され、転写された絶縁膜開口形状の断面パターンはＹ字
型となり、絶縁膜断面Ｙ字型開口パターン５２１が形成
される。
成された絶縁膜垂直開口パターン５１８の開口底部５１
９は半導体基板５１０の一部を露呈するまでエッチング
され、転写された絶縁膜開口形状の断面パターンはＹ字
型となり、絶縁膜断面Ｙ字型開口パターン５２１が形成
される。
【００４７】また、第三のドライエッチングが異方性を
有することにより、絶縁膜断面Ｙ字型開口パターン５１
２の開口底部寸法は、開口底部５２２が半導体基板５１
０に到達するまでは広がらず、この後、エッチング深さ
方向に対するオーバーエッチング量に依存して開口寸法
は増大する。また、この際のオーバーエッチング量とは
残膜厚１５０ｎｍをジャストエッチングした後の追加エ
ッチング量を意味し、この時のオーバーエッチング量は
０％であり、エッチング量１５０ｎｍを１００％と換算
した値をオーバーエッチング量の割合と定義する。この
オーバーエッチング量に対する絶縁膜開口寸法の増加量
の関係を表すのが図２（ａ）および（ｂ）である。
有することにより、絶縁膜断面Ｙ字型開口パターン５１
２の開口底部寸法は、開口底部５２２が半導体基板５１
０に到達するまでは広がらず、この後、エッチング深さ
方向に対するオーバーエッチング量に依存して開口寸法
は増大する。また、この際のオーバーエッチング量とは
残膜厚１５０ｎｍをジャストエッチングした後の追加エ
ッチング量を意味し、この時のオーバーエッチング量は
０％であり、エッチング量１５０ｎｍを１００％と換算
した値をオーバーエッチング量の割合と定義する。この
オーバーエッチング量に対する絶縁膜開口寸法の増加量
の関係を表すのが図２（ａ）および（ｂ）である。
【００４８】例えば、本実施例においては絶縁膜垂直開
口パターン５１８の開口底部５１９の寸法が１００ｎｍ
であり、絶縁膜垂直開口パターン５１８の開口底部５１
９から半導体基板５１０までの残膜厚が１００ｎｍであ
り、かつ、絶縁膜垂直開口パターン５１８の開口側面の
傾斜角が７５゜であることにより、絶縁膜断面Ｙ字型開
口パターン５２１の開口底部５２２の寸法は２０％のオ
ーバーエッチング量によっても金属膜開口パターン５１
６の開口底部５１７の寸法と寸法変換差１０％の範囲内
で一致する。さらに、絶縁膜垂直開口パターン５１８の
開口側面の傾斜角が限りなく９０゜に近づくことで、絶
縁膜断面Ｙ字型開口パターン５２１の開口底部５２２の
寸法と金属膜開口パターン５１６の開口底部５１７の寸
法を寸法変換差１０％の範囲内で一致させるオーバーエ
ッチングの範囲を広げることが可能となる（図２
（ａ））。
口パターン５１８の開口底部５１９の寸法が１００ｎｍ
であり、絶縁膜垂直開口パターン５１８の開口底部５１
９から半導体基板５１０までの残膜厚が１００ｎｍであ
り、かつ、絶縁膜垂直開口パターン５１８の開口側面の
傾斜角が７５゜であることにより、絶縁膜断面Ｙ字型開
口パターン５２１の開口底部５２２の寸法は２０％のオ
ーバーエッチング量によっても金属膜開口パターン５１
６の開口底部５１７の寸法と寸法変換差１０％の範囲内
で一致する。さらに、絶縁膜垂直開口パターン５１８の
開口側面の傾斜角が限りなく９０゜に近づくことで、絶
縁膜断面Ｙ字型開口パターン５２１の開口底部５２２の
寸法と金属膜開口パターン５１６の開口底部５１７の寸
法を寸法変換差１０％の範囲内で一致させるオーバーエ
ッチングの範囲を広げることが可能となる（図２
（ａ））。
【００４９】また、絶縁膜垂直開口パターン５１８の開
口底部５１９の寸法が１５０ｎｍの場合、絶縁膜垂直開
口パターン５１８の開口側面の傾斜角が７５゜であれ
ば、絶縁膜断面Ｙ字型開口パターン５２１の開口底部５
２２の寸法はおよそ３０％のオーバーエッチング量によ
っても金属膜開口パターン５１６の開口底部５１７の寸
法と寸法変換差１０％の範囲内で一致する（図２
（ｂ））。
口底部５１９の寸法が１５０ｎｍの場合、絶縁膜垂直開
口パターン５１８の開口側面の傾斜角が７５゜であれ
ば、絶縁膜断面Ｙ字型開口パターン５２１の開口底部５
２２の寸法はおよそ３０％のオーバーエッチング量によ
っても金属膜開口パターン５１６の開口底部５１７の寸
法と寸法変換差１０％の範囲内で一致する（図２
（ｂ））。
【００５０】従って、本実施例の絶縁膜断面Ｙ字型開口
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、金属膜開口パターン５１６の開口底部寸法とゲート
長を最終的に決定する絶縁膜断面Ｙ字型開口パターン５
２１の開口底部寸法を寸法変換差１０％の範囲内で一致
させることが可能となり、高い制御性を持って微細ゲー
ト長の形成を実現可能とする。特に、金属開口パターン
５１６の開口寸法が０．４μｍより小さな領域において
は、開口パターン寸法が小さくなるに従い、絶縁膜のエ
ッチングレートが遅くなる（マイクロローディング効
果）ので、絶縁膜のエッチング深さの制御が困難とな
る。この際にはオーバーエッチングに対する開口寸法の
変動許容範囲を広げる本手法が寸法制御に有効である。
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、金属膜開口パターン５１６の開口底部寸法とゲート
長を最終的に決定する絶縁膜断面Ｙ字型開口パターン５
２１の開口底部寸法を寸法変換差１０％の範囲内で一致
させることが可能となり、高い制御性を持って微細ゲー
ト長の形成を実現可能とする。特に、金属開口パターン
５１６の開口寸法が０．４μｍより小さな領域において
は、開口パターン寸法が小さくなるに従い、絶縁膜のエ
ッチングレートが遅くなる（マイクロローディング効
果）ので、絶縁膜のエッチング深さの制御が困難とな
る。この際にはオーバーエッチングに対する開口寸法の
変動許容範囲を広げる本手法が寸法制御に有効である。
【００５１】また、ここで絶縁膜テーパ開口パターン５
２０を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン５２１の垂直開口部分５２３の開口底部寸法と垂直
開口部分５２３の高さのアスペクト比（垂直開口部分５
２３の開口底部５２２の寸法／垂直開口部分５２３の高
さ）を“２”以下とすることでゲート金属５２４が断線
せずに埋め込み可能となり、さらにアスペクト比を
“１”以下とすることでゲート形成の歩留りが向上す
る。この時の異方性を有する第三のドライエッチングの
エッチング時間と絶縁膜断面Ｙ字型開口パターン５２１
の開口底部５２２の寸法、および絶縁膜断面Ｙ字型開口
パターン５２１の垂直開口部分５２３の開口底部５２２
の寸法と垂直開口部分５２３の高さのアスペクト比の関
係を図６に示す。
２０を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン５２１の垂直開口部分５２３の開口底部寸法と垂直
開口部分５２３の高さのアスペクト比（垂直開口部分５
２３の開口底部５２２の寸法／垂直開口部分５２３の高
さ）を“２”以下とすることでゲート金属５２４が断線
せずに埋め込み可能となり、さらにアスペクト比を
“１”以下とすることでゲート形成の歩留りが向上す
る。この時の異方性を有する第三のドライエッチングの
エッチング時間と絶縁膜断面Ｙ字型開口パターン５２１
の開口底部５２２の寸法、および絶縁膜断面Ｙ字型開口
パターン５２１の垂直開口部分５２３の開口底部５２２
の寸法と垂直開口部分５２３の高さのアスペクト比の関
係を図６に示す。
【００５２】ついで、図５（ｆ）に示すように転写され
た絶縁膜断面Ｙ字型開口パターン５２１をゲート金属５
２４で覆い、図５（ｇ）に示すように第二のフォトレジ
スト５２５を塗布形成し、図５（ｈ）に示すようにネガ
型レジスト形状５２５をパターニングすることで絶縁膜
断面Ｙ字型開口パターン５２１を遮蔽し、遮蔽したネガ
型レジスト形状５２６をエッチングマスクとしてドライ
あるいはウェットエッチングプロセスによりゲート金属
５２４、および、絶縁膜テーパ開口パターン５２０を転
写した後に残膜した金属膜５１２を絶縁膜５１１が露呈
されるまでエッチング除去する。ついで、図５（ｉ）に
示すように残存したネガ型レジスト形状５２６を、例え
ば酸素プラズマアッシング処理および有機洗浄により除
去することで１００ｎｍのゲート長を有する断面Ｙ字型
ショットキーゲート電極５２７が形成可能となる。
た絶縁膜断面Ｙ字型開口パターン５２１をゲート金属５
２４で覆い、図５（ｇ）に示すように第二のフォトレジ
スト５２５を塗布形成し、図５（ｈ）に示すようにネガ
型レジスト形状５２５をパターニングすることで絶縁膜
断面Ｙ字型開口パターン５２１を遮蔽し、遮蔽したネガ
型レジスト形状５２６をエッチングマスクとしてドライ
あるいはウェットエッチングプロセスによりゲート金属
５２４、および、絶縁膜テーパ開口パターン５２０を転
写した後に残膜した金属膜５１２を絶縁膜５１１が露呈
されるまでエッチング除去する。ついで、図５（ｉ）に
示すように残存したネガ型レジスト形状５２６を、例え
ば酸素プラズマアッシング処理および有機洗浄により除
去することで１００ｎｍのゲート長を有する断面Ｙ字型
ショットキーゲート電極５２７が形成可能となる。
【００５３】
【実施例１】次に、第２の実施の形態の一実施例を図５
（ａ）〜（ｉ）の図面を参照して説明する。図５（ａ）
に示すように半導体基板５１０上に、厚さ３００ｎｍに
成膜された絶縁膜５１１の上に、例えばスパッタ蒸着に
よるＷＳｉ金属膜５１２を３００ｎｍ堆積し、さらに、
エッチングマスクとして用いる電子線露光用レジスト５
１３を、厚さ３００ｎｍに塗布形成する。ついで、図５
（ｂ）に示すように金属膜５１２の一部を露呈し、開口
寸法が１００ｎｍとなるレジスト開口パターン５１４を
電子線露光により形成する。
（ａ）〜（ｉ）の図面を参照して説明する。図５（ａ）
に示すように半導体基板５１０上に、厚さ３００ｎｍに
成膜された絶縁膜５１１の上に、例えばスパッタ蒸着に
よるＷＳｉ金属膜５１２を３００ｎｍ堆積し、さらに、
エッチングマスクとして用いる電子線露光用レジスト５
１３を、厚さ３００ｎｍに塗布形成する。ついで、図５
（ｂ）に示すように金属膜５１２の一部を露呈し、開口
寸法が１００ｎｍとなるレジスト開口パターン５１４を
電子線露光により形成する。
【００５４】ついで、図５（ｃ）に示すように開口パタ
ーン５１４をもつレジストをエッチングマスクとして、
例えばＳＦ6 ガスを用いた異方性を有する第一のドライ
エッチングプロセスにより絶縁膜５１１の一部を露呈し
た金属膜開口パターン５１６を金属膜５１２に転写す
る。この時、第一のドライエッチングが異方性を有する
ことによりレジスト開口パターン５１４の開口底部５１
５の寸法と金属膜開口パターン５１６の開口底部５１７
の寸法は一致する。
ーン５１４をもつレジストをエッチングマスクとして、
例えばＳＦ6 ガスを用いた異方性を有する第一のドライ
エッチングプロセスにより絶縁膜５１１の一部を露呈し
た金属膜開口パターン５１６を金属膜５１２に転写す
る。この時、第一のドライエッチングが異方性を有する
ことによりレジスト開口パターン５１４の開口底部５１
５の寸法と金属膜開口パターン５１６の開口底部５１７
の寸法は一致する。
【００５５】ついで、金属膜５１２上に残膜した電子線
露光用レジスト５１３を、例えば酸素プラズマアッシン
グ処理および有機洗浄により除去し、図５（ｄ）に示し
たように金属膜５１２で形成された金属膜開口パターン
５１６をエッチングマスクとして絶縁膜５１１より金属
膜５１２の方がエッチング速度が遅くなる異方性を有す
る第二のドライエッチングプロセス、例えば炭素（Ｃ）
とフッ素（Ｆ）原子を含む分子で構成されるガス（例え
ば、ＣＦ4 、Ｃ2 Ｆ4 、ＣＨＦ3 など）を用いた反応性
イオンエッチング（ＲＩＥ）により開口側面の傾斜角が
７５〜９０゜となる絶縁膜垂直開口パターン５１８を、
半導体基板５１０上に成膜された絶縁膜５１１の膜厚中
で半導体基板５１０から該絶縁膜垂直開口パターン５１
８の開口底部５１９の寸法の２倍以下のエッチング深さ
まで転写する。この時、転写された絶縁膜垂直開口パタ
ーン５１８の開口底部５１９の寸法は、第二のドライエ
ッチングが異方性を有するために金属膜開口パターン５
１６の開口底部５１７の寸法と一致する。
露光用レジスト５１３を、例えば酸素プラズマアッシン
グ処理および有機洗浄により除去し、図５（ｄ）に示し
たように金属膜５１２で形成された金属膜開口パターン
５１６をエッチングマスクとして絶縁膜５１１より金属
膜５１２の方がエッチング速度が遅くなる異方性を有す
る第二のドライエッチングプロセス、例えば炭素（Ｃ）
とフッ素（Ｆ）原子を含む分子で構成されるガス（例え
ば、ＣＦ4 、Ｃ2 Ｆ4 、ＣＨＦ3 など）を用いた反応性
イオンエッチング（ＲＩＥ）により開口側面の傾斜角が
７５〜９０゜となる絶縁膜垂直開口パターン５１８を、
半導体基板５１０上に成膜された絶縁膜５１１の膜厚中
で半導体基板５１０から該絶縁膜垂直開口パターン５１
８の開口底部５１９の寸法の２倍以下のエッチング深さ
まで転写する。この時、転写された絶縁膜垂直開口パタ
ーン５１８の開口底部５１９の寸法は、第二のドライエ
ッチングが異方性を有するために金属膜開口パターン５
１６の開口底部５１７の寸法と一致する。
【００５６】ついで、図５（ｅ）に示すように第二のド
ライエッチングで成膜した金属膜５１２をエッチングマ
スクとして、絶縁膜５１１と金属膜５１２のエッチング
速度が同等もしくは金属膜５１２の方がエッチング速度
が速く、かつ、異方性を有する第三のドライエッチン
グ、例えばＳＦ6 ガスを用いた電子サイクロトロン共鳴
（ＥＣＲ）プラズマエッチングにより開口側面の傾斜角
が４５〜７５゜となる絶縁膜テーパ開口パターン５２０
を第二のドライエッチングプロセスで形成された絶縁膜
垂直開口パターン５１８の側面と第三のドライエッチン
グプロセスで形成された絶縁膜テーパ開口パターン５２
０の側面が交差する位置が半導体基板５１０・絶縁膜５
１１界面から測定して絶縁膜垂直開口パターン５１８の
開口底部５１９の寸法の２倍以下であり、かつ、０倍よ
り大きくなる位置まで転写する。この時、第二のドライ
エッチングにより形成された絶縁膜垂直開口パターン５
１８の開口底部５１９は半導体基板５１０の一部を露呈
するまでエッチングされ、転写された絶縁膜開口形状の
断面パターンはＹ字型となり、絶縁膜断面Ｙ字型開口パ
ターン５２１が形成される。
ライエッチングで成膜した金属膜５１２をエッチングマ
スクとして、絶縁膜５１１と金属膜５１２のエッチング
速度が同等もしくは金属膜５１２の方がエッチング速度
が速く、かつ、異方性を有する第三のドライエッチン
グ、例えばＳＦ6 ガスを用いた電子サイクロトロン共鳴
（ＥＣＲ）プラズマエッチングにより開口側面の傾斜角
が４５〜７５゜となる絶縁膜テーパ開口パターン５２０
を第二のドライエッチングプロセスで形成された絶縁膜
垂直開口パターン５１８の側面と第三のドライエッチン
グプロセスで形成された絶縁膜テーパ開口パターン５２
０の側面が交差する位置が半導体基板５１０・絶縁膜５
１１界面から測定して絶縁膜垂直開口パターン５１８の
開口底部５１９の寸法の２倍以下であり、かつ、０倍よ
り大きくなる位置まで転写する。この時、第二のドライ
エッチングにより形成された絶縁膜垂直開口パターン５
１８の開口底部５１９は半導体基板５１０の一部を露呈
するまでエッチングされ、転写された絶縁膜開口形状の
断面パターンはＹ字型となり、絶縁膜断面Ｙ字型開口パ
ターン５２１が形成される。
【００５７】この時、第三のドライエッチングが異方性
を有することにより、絶縁膜断面Ｙ字型開口パターン５
２１の開口底部寸法は、開口底部５２２が半導体基板５
１０に到達するまでは広がらず、この後、エッチング深
さ方向に対するオーバーエッチング量に依存して開口寸
法は増大する。また、この際のオーバーエッチング量と
は残膜厚１５０ｎｍをジャストエッチングした後の追加
エッチング量を意味し、この時のオーバーエッチング量
は０％であり、エッチング量１５０ｎｍを１００％と換
算した値をオーバーエッチング量の割合と定義する。こ
のオーバーエッチング量に対する絶縁膜開口寸法の増加
量の関係を表すのが図２（ａ）および（ｂ）である。
を有することにより、絶縁膜断面Ｙ字型開口パターン５
２１の開口底部寸法は、開口底部５２２が半導体基板５
１０に到達するまでは広がらず、この後、エッチング深
さ方向に対するオーバーエッチング量に依存して開口寸
法は増大する。また、この際のオーバーエッチング量と
は残膜厚１５０ｎｍをジャストエッチングした後の追加
エッチング量を意味し、この時のオーバーエッチング量
は０％であり、エッチング量１５０ｎｍを１００％と換
算した値をオーバーエッチング量の割合と定義する。こ
のオーバーエッチング量に対する絶縁膜開口寸法の増加
量の関係を表すのが図２（ａ）および（ｂ）である。
【００５８】例えば、本実施例においては絶縁膜垂直開
口パターン５１８の開口底部５１９の寸法が１００ｎｍ
であり、絶縁膜垂直開口パターン５１８の開口底部５１
９から半導体基板５１０までの残膜厚が１００ｎｍであ
り、かつ、絶縁膜垂直開口パターン５１８の開口側面の
傾斜角が７５゜であることにより、絶縁膜断面Ｙ字型開
口パターン５２１の開口底部５２２の寸法は２０％のオ
ーバーエッチング量によっても金属膜開口パターン５１
６の開口底部５１７の寸法と寸法変換差１０％の範囲内
で一致する。さらに、絶縁膜垂直開口パターン５１６の
開口側面の傾斜角が限りなく９０゜に近づくことで、絶
縁膜断面Ｙ字型開口パターン５２１の開口底部５２２の
寸法と金属膜開口パターン５１６の開口底部５１７の寸
法を寸法変換差１０％の範囲内で一致させるオーバーエ
ッチングの範囲を広げることが可能となる（図２
（ａ））。
口パターン５１８の開口底部５１９の寸法が１００ｎｍ
であり、絶縁膜垂直開口パターン５１８の開口底部５１
９から半導体基板５１０までの残膜厚が１００ｎｍであ
り、かつ、絶縁膜垂直開口パターン５１８の開口側面の
傾斜角が７５゜であることにより、絶縁膜断面Ｙ字型開
口パターン５２１の開口底部５２２の寸法は２０％のオ
ーバーエッチング量によっても金属膜開口パターン５１
６の開口底部５１７の寸法と寸法変換差１０％の範囲内
で一致する。さらに、絶縁膜垂直開口パターン５１６の
開口側面の傾斜角が限りなく９０゜に近づくことで、絶
縁膜断面Ｙ字型開口パターン５２１の開口底部５２２の
寸法と金属膜開口パターン５１６の開口底部５１７の寸
法を寸法変換差１０％の範囲内で一致させるオーバーエ
ッチングの範囲を広げることが可能となる（図２
（ａ））。
【００５９】また、絶縁膜垂直開口パターン５１６の開
口底部５１７の寸法が１５０ｎｍの場合、絶縁膜垂直開
口パターン５１６の開口側面の傾斜角が７５゜であれ
ば、絶縁膜断面Ｙ字型開口パターン５２１の開口底部５
２２の寸法はおよそ３０％のオーバーエッチング量によ
っても金属膜開口パターン５１６の開口底部５１７の寸
法と寸法変換差１０％の範囲内で一致する（図２
（ｂ））。
口底部５１７の寸法が１５０ｎｍの場合、絶縁膜垂直開
口パターン５１６の開口側面の傾斜角が７５゜であれ
ば、絶縁膜断面Ｙ字型開口パターン５２１の開口底部５
２２の寸法はおよそ３０％のオーバーエッチング量によ
っても金属膜開口パターン５１６の開口底部５１７の寸
法と寸法変換差１０％の範囲内で一致する（図２
（ｂ））。
【００６０】従って、本実施例の絶縁膜断面Ｙ字型開口
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、金属膜開口パターン５１６の開口底部５１７の寸法
とゲート長を最終的に決定する絶縁膜断面Ｙ時型開口パ
ターン５２１の開口底部５２２の寸法を寸法変換差１０
％の範囲内で一致させることが可能となり、高い制御性
を持って微細ゲート長の形成を実現可能とする。特に、
金属開口パターン５１６の開口寸法が０．４μｍより小
さな領域においては、開口パターン寸法が小さくなるに
従い、絶縁膜のエッチングレートが遅くなる（マイクロ
ローディング効果）ので、絶縁膜のエッチング深さの制
御が困難となる。この際にはオーバーエッチングに対す
る開口寸法の変動許容範囲を広げる本手法が寸法制御に
有効である。
パターン形成プロセスによれば、絶縁膜断面Ｙ字型開口
パターン形成時に２０％のオーバーエッチングを行って
も、金属膜開口パターン５１６の開口底部５１７の寸法
とゲート長を最終的に決定する絶縁膜断面Ｙ時型開口パ
ターン５２１の開口底部５２２の寸法を寸法変換差１０
％の範囲内で一致させることが可能となり、高い制御性
を持って微細ゲート長の形成を実現可能とする。特に、
金属開口パターン５１６の開口寸法が０．４μｍより小
さな領域においては、開口パターン寸法が小さくなるに
従い、絶縁膜のエッチングレートが遅くなる（マイクロ
ローディング効果）ので、絶縁膜のエッチング深さの制
御が困難となる。この際にはオーバーエッチングに対す
る開口寸法の変動許容範囲を広げる本手法が寸法制御に
有効である。
【００６１】また、ここで絶縁膜テーパ開口パターン５
２０を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン５２１の垂直開口部分５２３の開口底部５２２の寸
法と垂直開口部分５２３の高さのアスペクト比（垂直開
口部分５２３の開口底部５２２の寸法／垂直開口部分５
２３の高さ）を“２”以下とすることでゲート金属５２
４が断線せずに埋め込み可能となり、さらにアスペクト
比を“１”以下とすることでゲート形成の歩留りが向上
する。この時の異方性を有する第三のドライエッチング
のエッチング時間と絶縁膜断面Ｙ字型開口パターン５２
１の開口底部５２２の寸法、および絶縁膜断面Ｙ字型開
口パターン５２１の垂直開口部分５２３の開口底部寸法
５２２と垂直開口部分５２３の高さのアスペクト比の関
係を図６に示す。
２０を転写する際、形成する絶縁膜断面Ｙ字型開口パタ
ーン５２１の垂直開口部分５２３の開口底部５２２の寸
法と垂直開口部分５２３の高さのアスペクト比（垂直開
口部分５２３の開口底部５２２の寸法／垂直開口部分５
２３の高さ）を“２”以下とすることでゲート金属５２
４が断線せずに埋め込み可能となり、さらにアスペクト
比を“１”以下とすることでゲート形成の歩留りが向上
する。この時の異方性を有する第三のドライエッチング
のエッチング時間と絶縁膜断面Ｙ字型開口パターン５２
１の開口底部５２２の寸法、および絶縁膜断面Ｙ字型開
口パターン５２１の垂直開口部分５２３の開口底部寸法
５２２と垂直開口部分５２３の高さのアスペクト比の関
係を図６に示す。
【００６２】ついで、図５（ｆ）に示すように転写され
た絶縁膜断面Ｙ字型開口パターン５２１を、例えばスパ
ッタ蒸着法によりＷＳｉ／Ａｕで構成されるゲート金属
５２４で埋め込み、図５（ｇ）に示すようにｉ線露光用
レジスト５２５を、厚さ１μｍに塗布形成する。次に図
５（ｈ）に示すように、例えばｉ線露光により残し寸法
８００ｎｍのネガ型レジスト形状５２６で絶縁膜断面Ｙ
字型開口パターン５２１を遮蔽し、遮蔽したネガ型レジ
スト形状５２６をエッチングマスクとしてドライエッチ
ングプロセスによりゲート金属５２４、および、絶縁膜
テーパ開口パターン５２０を転写した後に残膜した金属
膜５１２を絶縁膜５１１が露呈されるまでエッチング除
去し、ついで、図５（ｉ）に示すように残存したネガ型
レジスト形状５２６を、例えば酸素プラズマアッシング
処理および有機洗浄により除去することで１００ｎｍの
ゲート長を有する断面Ｙ字型ショットキーゲート電極５
２７が形成可能となる。
た絶縁膜断面Ｙ字型開口パターン５２１を、例えばスパ
ッタ蒸着法によりＷＳｉ／Ａｕで構成されるゲート金属
５２４で埋め込み、図５（ｇ）に示すようにｉ線露光用
レジスト５２５を、厚さ１μｍに塗布形成する。次に図
５（ｈ）に示すように、例えばｉ線露光により残し寸法
８００ｎｍのネガ型レジスト形状５２６で絶縁膜断面Ｙ
字型開口パターン５２１を遮蔽し、遮蔽したネガ型レジ
スト形状５２６をエッチングマスクとしてドライエッチ
ングプロセスによりゲート金属５２４、および、絶縁膜
テーパ開口パターン５２０を転写した後に残膜した金属
膜５１２を絶縁膜５１１が露呈されるまでエッチング除
去し、ついで、図５（ｉ）に示すように残存したネガ型
レジスト形状５２６を、例えば酸素プラズマアッシング
処理および有機洗浄により除去することで１００ｎｍの
ゲート長を有する断面Ｙ字型ショットキーゲート電極５
２７が形成可能となる。
【００６３】本実施例においては、絶縁膜５１１に酸化
膜を用いた例を示したが、例えば窒化膜、窒化酸化膜を
用いることも可能である。
膜を用いた例を示したが、例えば窒化膜、窒化酸化膜を
用いることも可能である。
【００６４】本実施例においては、金属膜５１２にＷＳ
ｉ膜を用いたが、例えばＷＳｉＮ、Ｗ膜を用いることも
可能である。
ｉ膜を用いたが、例えばＷＳｉＮ、Ｗ膜を用いることも
可能である。
【００６５】本実施例においては、エッチングマスクに
電子線露光用レジスト５１３を用いたが、例えばｉ線露
光用レジストを用いることで、ｉ線露光および現像によ
り４００ｎｍの開口寸法を有する開口パターン５１４が
形成可能となり、上記と同様なゲート形成プロセスによ
り４００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極５２７が形成可能となる。
電子線露光用レジスト５１３を用いたが、例えばｉ線露
光用レジストを用いることで、ｉ線露光および現像によ
り４００ｎｍの開口寸法を有する開口パターン５１４が
形成可能となり、上記と同様なゲート形成プロセスによ
り４００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極５２７が形成可能となる。
【００６６】本実施例においては、エッチングマスクに
電子線露光用レジスト５１３を用いたが、例えばＫｒＦ
露光用レジストあるいはＡｒＦ露光用レジストを用いる
ことで、ＡｒＦ露光あるいはＡｒＦ露光および現像によ
り２００ｎｍの開口寸法を有する開口パターン５１４が
形成可能となり、上記と同様なゲート形成プロセスによ
り２００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極５１７が形成可能となる。
電子線露光用レジスト５１３を用いたが、例えばＫｒＦ
露光用レジストあるいはＡｒＦ露光用レジストを用いる
ことで、ＡｒＦ露光あるいはＡｒＦ露光および現像によ
り２００ｎｍの開口寸法を有する開口パターン５１４が
形成可能となり、上記と同様なゲート形成プロセスによ
り２００ｎｍのゲート長を有する断面Ｙ字型ショットキ
ーゲート電極５１７が形成可能となる。
【００６７】本実施例においては、絶縁膜垂直開口パタ
ーン５１８を形成するための異方性を有するドライエッ
チング装置として反応性イオンエッチング（ＲＩＥ）を
用いたが、例えばマグネトロン反応性イオンエッチング
（ＭＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）、誘導
結合型プラズマ（ＩＣＰ）、などのエッチング装置を用
いることも可能である。
ーン５１８を形成するための異方性を有するドライエッ
チング装置として反応性イオンエッチング（ＲＩＥ）を
用いたが、例えばマグネトロン反応性イオンエッチング
（ＭＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）、誘導
結合型プラズマ（ＩＣＰ）、などのエッチング装置を用
いることも可能である。
【００６８】本実施例においては、絶縁膜テーパ開口パ
ターン５２０を形成するための異方性を有するドライエ
ッチング装置として電子サイクロトロン共鳴（ＥＣＲ）
を用いたが、例えばマグネトロン反応性イオンエッチン
グ（ＭＩＥ）、反応性イオンエッチング（ＲＩＥ）、誘
導結合型プラズマ（ＩＣＰ）、などのエッチング装置を
用いることも可能である。
ターン５２０を形成するための異方性を有するドライエ
ッチング装置として電子サイクロトロン共鳴（ＥＣＲ）
を用いたが、例えばマグネトロン反応性イオンエッチン
グ（ＭＩＥ）、反応性イオンエッチング（ＲＩＥ）、誘
導結合型プラズマ（ＩＣＰ）、などのエッチング装置を
用いることも可能である。
【００６９】本実施例においてはゲート金属をＹ字型に
残すためのレジストマスクとしてｉ線露光用レジスト５
２５（図５（ｇ））を用いたが、例えばｇ線露光用レジ
スト、電子線露光用レジストなどを用いることも可能で
ある。
残すためのレジストマスクとしてｉ線露光用レジスト５
２５（図５（ｇ））を用いたが、例えばｇ線露光用レジ
スト、電子線露光用レジストなどを用いることも可能で
ある。
【００７０】
【第３の実施の形態】本発明の第３の実施の形態を説明
する。第１の実施の形態と同じ工程により図１（ｈ）に
示した断面Ｙ字型ショットキーゲート電極１２４を形成
し、ついで図７（ａ）に示すように断面Ｙ字型ショット
キーゲート電極１２４と半導体基板１１０に挟まれた絶
縁膜１１１をエッチング除去することで断面Ｙ字型ショ
ットキーゲート電極７１０が形成可能となる。
する。第１の実施の形態と同じ工程により図１（ｈ）に
示した断面Ｙ字型ショットキーゲート電極１２４を形成
し、ついで図７（ａ）に示すように断面Ｙ字型ショット
キーゲート電極１２４と半導体基板１１０に挟まれた絶
縁膜１１１をエッチング除去することで断面Ｙ字型ショ
ットキーゲート電極７１０が形成可能となる。
【００７１】
【実施例１】次に、第３の実施の形態の一実施例を説明
する。第１の実施の形態の実施例１と同じ工程により図
１（ｈ）に示した断面Ｙ字型ショットキーゲート電極１
２４を形成し、ついで図７（ａ）に示すように断面Ｙ字
型ショットキーゲート電極１２４と半導体基板１１０に
挟まれた絶縁膜１１１を、例えば弗化水素酸処理により
エッチング除去することで、寄生容量が低減された高周
波特性において遮断周波数および最大遮断周波数の高い
特性を有する断面Ｙ字型ショットキーゲート電極７１０
が形成可能となる。
する。第１の実施の形態の実施例１と同じ工程により図
１（ｈ）に示した断面Ｙ字型ショットキーゲート電極１
２４を形成し、ついで図７（ａ）に示すように断面Ｙ字
型ショットキーゲート電極１２４と半導体基板１１０に
挟まれた絶縁膜１１１を、例えば弗化水素酸処理により
エッチング除去することで、寄生容量が低減された高周
波特性において遮断周波数および最大遮断周波数の高い
特性を有する断面Ｙ字型ショットキーゲート電極７１０
が形成可能となる。
【００７２】
【第４の実施の形態】本発明の第４の実施の形態を説明
する。第２の実施の形態と同じ工程により図５（ｉ）に
示した断面Ｙ字型ショットキーゲート電極５２７を形成
する。ついで図８（ａ）に示すように断面Ｙ字型ショッ
トキーゲート電極５２７と半導体基板５１０に挟まれた
絶縁膜５１１をエッチング除去することで断面Ｙ字型シ
ョットキーゲート電極８１０が形成可能となる。
する。第２の実施の形態と同じ工程により図５（ｉ）に
示した断面Ｙ字型ショットキーゲート電極５２７を形成
する。ついで図８（ａ）に示すように断面Ｙ字型ショッ
トキーゲート電極５２７と半導体基板５１０に挟まれた
絶縁膜５１１をエッチング除去することで断面Ｙ字型シ
ョットキーゲート電極８１０が形成可能となる。
【００７３】
【実施例１】次に、第４の実施の形態の一実施例を説明
する。第２の実施の形態の実施例１と同じ工程により図
５（ｉ）に示した断面Ｙ字型ショットキーゲート電極５
２７を形成する。ついで図８（ａ）に示すように断面Ｙ
字型ショットキーゲート電極５２７と半導体基板５１０
に挟まれた絶縁膜５１１を、例えば弗化水素酸処理によ
りエッチング除去することで、寄生容量が低減された高
周波特性において遮断周波数および最大遮断周波数の高
い特性を有する断面Ｙ字型ショットキーゲート電極８１
０が形成可能となる。
する。第２の実施の形態の実施例１と同じ工程により図
５（ｉ）に示した断面Ｙ字型ショットキーゲート電極５
２７を形成する。ついで図８（ａ）に示すように断面Ｙ
字型ショットキーゲート電極５２７と半導体基板５１０
に挟まれた絶縁膜５１１を、例えば弗化水素酸処理によ
りエッチング除去することで、寄生容量が低減された高
周波特性において遮断周波数および最大遮断周波数の高
い特性を有する断面Ｙ字型ショットキーゲート電極８１
０が形成可能となる。
【００７４】
【発明の効果】本発明のゲート電極製造方法では、単一
層の絶縁膜上に形成された微細な開口パターンを有する
単一層のエッチングマスクを介して、エッチングマスク
と絶縁膜のエッチング速度の比が異なる二種類の反応性
イオンエッチングを用いた異方性エッチングプロセスを
を連続で行うことにより、絶縁層に断面開口形状がＹ字
型となる絶縁膜Ｙ字型酸化膜開口形状を転写し、該絶縁
膜Ｙ字型酸化膜開口形状にゲート電極金属を埋込む工程
により微細ゲート長を有する低抵抗ゲート電極が形成可
能となる。さらに、Ｙ字型酸化膜開口形状の下層部分が
垂直であることによりオーバーエッチングに対して開口
寸法の変動量の小さな酸化膜エッチングが可能である。
すなわち、このゲート形成プロセスでは工程数が低減さ
れた製造方法で、かつ、ドライエッチングにおけるオー
バーエッチング量の許容範囲が広い高制御な酸化膜エッ
チングを可能とし、ひいては再現性の優れたゲート長の
形成が実現可能となる。一方、従来のゲート電極形成に
おいては図９（ｂ）に示されるフォトレジスト２７の開
口条件、ＳｉＯＮ膜２６の反応性イオンエッチングによ
る異方性エッチング条件、さらに図９（ｃ）に示される
ようなＳｉＯ2 膜サイドウォール２８の堆積条件、反応
性イオンエッチングによる異方性エッチング条件、以上
の多くのプロセス条件を駆使、かつ制御した上でゲート
長が決定できる。
層の絶縁膜上に形成された微細な開口パターンを有する
単一層のエッチングマスクを介して、エッチングマスク
と絶縁膜のエッチング速度の比が異なる二種類の反応性
イオンエッチングを用いた異方性エッチングプロセスを
を連続で行うことにより、絶縁層に断面開口形状がＹ字
型となる絶縁膜Ｙ字型酸化膜開口形状を転写し、該絶縁
膜Ｙ字型酸化膜開口形状にゲート電極金属を埋込む工程
により微細ゲート長を有する低抵抗ゲート電極が形成可
能となる。さらに、Ｙ字型酸化膜開口形状の下層部分が
垂直であることによりオーバーエッチングに対して開口
寸法の変動量の小さな酸化膜エッチングが可能である。
すなわち、このゲート形成プロセスでは工程数が低減さ
れた製造方法で、かつ、ドライエッチングにおけるオー
バーエッチング量の許容範囲が広い高制御な酸化膜エッ
チングを可能とし、ひいては再現性の優れたゲート長の
形成が実現可能となる。一方、従来のゲート電極形成に
おいては図９（ｂ）に示されるフォトレジスト２７の開
口条件、ＳｉＯＮ膜２６の反応性イオンエッチングによ
る異方性エッチング条件、さらに図９（ｃ）に示される
ようなＳｉＯ2 膜サイドウォール２８の堆積条件、反応
性イオンエッチングによる異方性エッチング条件、以上
の多くのプロセス条件を駆使、かつ制御した上でゲート
長が決定できる。
【００７５】以上のことより本発明のゲート電極製造方
法によれば、工程数を低減させ、かつ、高制御性を有す
るプロセスにより従来技術と同等のゲート電極が形成可
能となる。さらに、このことは形成されるゲート長のウ
ェハ面内均一性およびロット間にわたる再現性に優れる
効果を有する。
法によれば、工程数を低減させ、かつ、高制御性を有す
るプロセスにより従来技術と同等のゲート電極が形成可
能となる。さらに、このことは形成されるゲート長のウ
ェハ面内均一性およびロット間にわたる再現性に優れる
効果を有する。
【図１】本発明の第１の実施の形態、および本発明の第
１の実施の形態の第１の実施例を工程順に示す概略断面
図である。
１の実施の形態の第１の実施例を工程順に示す概略断面
図である。
【図２】異方性を有する第二のドライエッチングでのオ
ーバーエッチング量による絶縁膜Ｙ字型開口パターンの
垂直開口部分の開口底部寸法の増加量を絶縁膜垂直開口
パターンの開口側面の傾斜角依存を示した図である。
ーバーエッチング量による絶縁膜Ｙ字型開口パターンの
垂直開口部分の開口底部寸法の増加量を絶縁膜垂直開口
パターンの開口側面の傾斜角依存を示した図である。
【図３】異方性を有する第二のドライエッチングのエッ
チング時間と絶縁膜Ｙ字型開口パターンの開口底部寸
法、および絶縁膜断面Ｙ字型開口パターンの垂直開口部
分の開口底部寸法と垂直開口部分の高さのアスペクト比
の関係を示す図である。
チング時間と絶縁膜Ｙ字型開口パターンの開口底部寸
法、および絶縁膜断面Ｙ字型開口パターンの垂直開口部
分の開口底部寸法と垂直開口部分の高さのアスペクト比
の関係を示す図である。
【図４】本発明の第１の実施の形態の第１の実施例を工
程順に示す概略断面図である。
程順に示す概略断面図である。
【図５】本発明の第２の実施の形態、および第２の実施
の形態の第１の実施例を工程順に示す概略断面図であ
る。
の形態の第１の実施例を工程順に示す概略断面図であ
る。
【図６】異方性を有する第三ドライエッチングのエッチ
ング時間と絶縁膜Ｙ字型開口パターンの開口底部寸法、
および絶縁膜断面Ｙ字型開口パターンの垂直開口部分の
開口底部寸法と垂直開口部分の高さのアスペクト比の関
係を示す図である。
ング時間と絶縁膜Ｙ字型開口パターンの開口底部寸法、
および絶縁膜断面Ｙ字型開口パターンの垂直開口部分の
開口底部寸法と垂直開口部分の高さのアスペクト比の関
係を示す図である。
【図７】本発明の第３の実施の形態、および第３の実施
の形態の第１の実施例を工程順に示す概略断面図であ
る。
の形態の第１の実施例を工程順に示す概略断面図であ
る。
【図８】従来の第４の実施の形態、および第４の実施の
形態の第１の実施例を工程順に示す概略断面図である。
形態の第１の実施例を工程順に示す概略断面図である。
【図９】従来の実施例を工程順に示す概略断面図であ
る。
る。
１１０ 半導体基板 １１１ 絶縁膜 １１２ 第一のフォトレジスト １１３ 開口パターン １１４ 開口パターンの開口底部 １１５ 絶縁膜垂直開口パターン １１６ 絶縁膜垂直開口パターンの開口底部 １１７ 絶縁膜テーパ開口パターン １１８ 絶縁膜断面Ｙ字型開口パターン １１９ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の開口底部 １２０ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の高さ １２１ ゲート金属 １２２ 第二のフォトレジスト １２３ ネガ型レジスト抵抗 １２４ 断面Ｙ字型ショットキーゲート電極 ４１０ ｉ線露光用レジスト ４１１ 開口パターン ４１２ ゲート金属 ４１３ 断面Ｙ字型ショットキーゲート電極 ５１０ 半導体基板 ５１１ 絶縁膜 ５１２ 金属膜 ５１３ 第一のフォトレジスト ５１４ レジスト開口パターン ５１５ レジスト開口パターンの開口底部 ５１６ 金属膜開口パターン ５１７ 金属膜開口パターンの開口底部 ５１８ 絶縁膜垂直開口パターン ５１９ 絶縁膜垂直開口パターンの開口底部 ５２０ 絶縁膜テーパ開口パターン ５２１ 絶縁膜断面Ｙ字型開口パターン ５２２ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の開口底部 ５２３ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の高さ ５２４ ゲート金属 ５２５ 第二のフォトレジスト ５２６ ネガ型レジスト形状 ５２７ 断面Ｙ字型ショットキーゲート電極 ７１０ 断面Ｙ字型ショットキーゲート電極 ８１０ 断面Ｙ字型ショットキーゲート電極 ２１ 半絶縁性ＧａＡｓ基板 ２２ ＧａＡｓバッファ層 ２３ａ、２３ｂ ｎ−ＧａＡｓ層 ２４ａ、２４ｂ ｎ−ＡｌＧａＡｓ層 ２５ ｎ+ −ＧａＡｓ層 ２６ ＳｉＯＮ膜 ２７ フォトレジスト ２８ ＳｉＯ2 膜サイドウォール ２９ ゲート金属（Ｔｉ／Ｐｔ／Ａｕ） ３０ オーミック電極（ＡｕＧｅ／Ｎｉ／Ａｕ）
の開口底部 １２０ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の高さ １２１ ゲート金属 １２２ 第二のフォトレジスト １２３ ネガ型レジスト抵抗 １２４ 断面Ｙ字型ショットキーゲート電極 ４１０ ｉ線露光用レジスト ４１１ 開口パターン ４１２ ゲート金属 ４１３ 断面Ｙ字型ショットキーゲート電極 ５１０ 半導体基板 ５１１ 絶縁膜 ５１２ 金属膜 ５１３ 第一のフォトレジスト ５１４ レジスト開口パターン ５１５ レジスト開口パターンの開口底部 ５１６ 金属膜開口パターン ５１７ 金属膜開口パターンの開口底部 ５１８ 絶縁膜垂直開口パターン ５１９ 絶縁膜垂直開口パターンの開口底部 ５２０ 絶縁膜テーパ開口パターン ５２１ 絶縁膜断面Ｙ字型開口パターン ５２２ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の開口底部 ５２３ 絶縁膜断面Ｙ字型開口パターンの垂直開口部分
の高さ ５２４ ゲート金属 ５２５ 第二のフォトレジスト ５２６ ネガ型レジスト形状 ５２７ 断面Ｙ字型ショットキーゲート電極 ７１０ 断面Ｙ字型ショットキーゲート電極 ８１０ 断面Ｙ字型ショットキーゲート電極 ２１ 半絶縁性ＧａＡｓ基板 ２２ ＧａＡｓバッファ層 ２３ａ、２３ｂ ｎ−ＧａＡｓ層 ２４ａ、２４ｂ ｎ−ＡｌＧａＡｓ層 ２５ ｎ+ −ＧａＡｓ層 ２６ ＳｉＯＮ膜 ２７ フォトレジスト ２８ ＳｉＯ2 膜サイドウォール ２９ ゲート金属（Ｔｉ／Ｐｔ／Ａｕ） ３０ オーミック電極（ＡｕＧｅ／Ｎｉ／Ａｕ）
フロントページの続き (56)参考文献 特開 平９−172028（ＪＰ，Ａ) 特開 平１−7572（ＪＰ，Ａ) 特開 平２−238636（ＪＰ，Ａ) 特開 平７−183315（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/812 H01L 21/28 H01L 21/44 H01L 29/40
Claims (6)
- 【請求項１】半導体基板上に形成した絶縁膜に開口形状
を形成し、該絶縁膜開口形状にゲート電極金属を埋め込
む電極形成方法において、形成された絶縁膜開口形状の
断面パターンを上層部分と下層部分でパターン開口側面
の傾斜角の相違する二種類の開口パターンを形成する際
に、エッチングマスクを介して異方性を有する第一のド
ライエッチングプロセスと第二のドライエッチングプロ
セスを順次に行い、断面パターンがＹ字型となるよう形
成することを特徴とするゲート電極の形成方法。 - 【請求項２】第一のドライエッチングプロセスでは、パ
ターン開口側面の傾斜角が７５〜９０゜となる絶縁膜開
口形状を転写し、第二のドライエッチングプロセスで
は、第一のドライエッチングプロセスで残膜したエッチ
ングマスクを用いて、パターン開口側面の傾斜角が４５
〜７０゜となる絶縁膜開口形状を転写することで、断面
パターンがＹ字型となるよう形成することを特徴とする
請求項１記載のゲート電極形成方法。 - 【請求項３】エッチングマスクが有機レジスト膜である
ことを特徴とする請求項１または２記載のゲート電極の
形成方法。 - 【請求項４】エッチングマスクが金属膜であることを特
徴とする請求項１または２記載のゲート電極の形成方
法。 - 【請求項５】請求項１に記載の異方性を有するドライエ
ッチングプロセスにおける第一のドライエッチングプロ
セスでは、エッチングマスクの絶縁膜に対するエッチン
グ速度の選択比が１以下となるエッチング条件を用い
て、パターン開口側面の傾斜角が７５〜９０゜となる絶
縁膜開口形状を転写し、この際該絶縁膜開口形状のエッ
チング深さが、半導体基板上に堆積された絶縁膜におけ
るエッチングマスク界面から、該絶縁膜開口形状の開口
底部寸法の２倍以下のエッチング深さであることを特徴
とする請求項１記載のゲート電極の形成方法。 - 【請求項６】請求項１に記載の異方性を有するドライエ
ッチングプロセスにおける第二のドライエッチングプロ
セスでは、エッチングマスクの絶縁膜に対するエッチン
グ速度の選択比が１以上となるエッチング条件により、
この時のエッチングマスクは第一のドライエッチングプ
ロセスで残膜したエッチングマスクを用いて、パターン
開口側面の傾斜角が４５〜７０゜となる絶縁膜開口形状
を転写し、第一のドライエッチングプロセスで形成され
た７５〜９０゜の側面と第二のドライエッチングプロセ
スで形成された４５〜７０゜の側面が交差する位置が半
導体・絶縁膜界面から測定して開口底部寸法の２倍以下
であり、かつ、０倍より大きいことを特徴とする請求項
１記載のゲート電極の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32802397A JP3209169B2 (ja) | 1997-11-28 | 1997-11-28 | ゲート電極の形成方法 |
| US09/201,151 US6235626B1 (en) | 1997-11-28 | 1998-11-30 | Method of forming a gate electrode using an insulating film with an opening pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32802397A JP3209169B2 (ja) | 1997-11-28 | 1997-11-28 | ゲート電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162995A JPH11162995A (ja) | 1999-06-18 |
| JP3209169B2 true JP3209169B2 (ja) | 2001-09-17 |
Family
ID=18205665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32802397A Expired - Fee Related JP3209169B2 (ja) | 1997-11-28 | 1997-11-28 | ゲート電極の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6235626B1 (ja) |
| JP (1) | JP3209169B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015508A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7071557B2 (en) | 1999-09-01 | 2006-07-04 | Micron Technology, Inc. | Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same |
| US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
| US6313019B1 (en) * | 2000-08-22 | 2001-11-06 | Advanced Micro Devices | Y-gate formation using damascene processing |
| KR100439025B1 (ko) * | 2001-01-18 | 2004-07-03 | 삼성전자주식회사 | 플래쉬 메모리의 부유 전극의 형성 방법 |
| JP4092914B2 (ja) * | 2001-01-26 | 2008-05-28 | セイコーエプソン株式会社 | マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法 |
| JP3856123B2 (ja) * | 2002-04-17 | 2006-12-13 | セイコーエプソン株式会社 | マスク及びその製造方法、エレクトロルミネッセンス装置及びその製造方法並びに電子機器 |
| KR100484879B1 (ko) * | 2002-09-05 | 2005-04-22 | 동부아남반도체 주식회사 | 반도체 플래시 셀의 부유 게이트 형성 방법 |
| KR100521050B1 (ko) * | 2003-12-30 | 2005-10-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
| JP4640047B2 (ja) * | 2005-08-30 | 2011-03-02 | 沖電気工業株式会社 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
| JP5202877B2 (ja) * | 2007-06-08 | 2013-06-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2009004504A (ja) * | 2007-06-20 | 2009-01-08 | Fujitsu Ltd | 化合物半導体装置とその製造方法 |
| JP5521447B2 (ja) | 2009-09-07 | 2014-06-11 | 富士通株式会社 | 半導体装置の製造方法 |
| KR20210034703A (ko) * | 2011-01-28 | 2021-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
| JP2014072391A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP5660150B2 (ja) * | 2013-03-15 | 2015-01-28 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| CN103354206B (zh) * | 2013-06-27 | 2017-03-15 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
| JP6972830B2 (ja) * | 2017-09-21 | 2021-11-24 | 住友電気工業株式会社 | 電界効果トランジスタの製造方法 |
| JP2020191427A (ja) | 2019-05-23 | 2020-11-26 | 東京エレクトロン株式会社 | ハードマスク、基板処理方法及び基板処理装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377899A (en) * | 1979-11-19 | 1983-03-29 | Sumitomo Electric Industries, Ltd. | Method of manufacturing Schottky field-effect transistors utilizing shadow masking |
| JPS647572A (en) | 1987-06-29 | 1989-01-11 | Nec Corp | Formation of gate electrode |
| JPH023938A (ja) * | 1988-06-20 | 1990-01-09 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JPH02238636A (ja) | 1989-03-10 | 1990-09-20 | Nec Corp | 半導体装置の製造方法 |
| JP2735718B2 (ja) * | 1991-10-29 | 1998-04-02 | 三菱電機株式会社 | 化合物半導体装置及びその製造方法 |
| JP3321864B2 (ja) * | 1992-11-24 | 2002-09-09 | ヤマハ株式会社 | 半導体装置とその製法 |
| JPH07183315A (ja) | 1993-12-24 | 1995-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US5444022A (en) * | 1993-12-29 | 1995-08-22 | Intel Corporation | Method of fabricating an interconnection structure for an integrated circuit |
| JPH0897235A (ja) | 1994-09-26 | 1996-04-12 | Matsushita Electric Ind Co Ltd | ゲート電極の形成方法及び半導体装置の製造方法 |
| JPH08185149A (ja) * | 1995-01-05 | 1996-07-16 | Fujitsu Ltd | 画像処理における階調色獲得方法および装置 |
| JPH0964179A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3393286B2 (ja) * | 1995-09-08 | 2003-04-07 | ソニー株式会社 | パターンの形成方法 |
-
1997
- 1997-11-28 JP JP32802397A patent/JP3209169B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-30 US US09/201,151 patent/US6235626B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11162995A (ja) | 1999-06-18 |
| US6235626B1 (en) | 2001-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209169B2 (ja) | ゲート電極の形成方法 | |
| US5288654A (en) | Method of making a mushroom-shaped gate electrode of semiconductor device | |
| US6716761B2 (en) | Method of forming fine patterns | |
| US5431770A (en) | Transistor gate formation | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| US20070090446A1 (en) | Hardmask etch for gate polyetch | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| JPH0476496B2 (ja) | ||
| US7307009B2 (en) | Phosphoric acid free process for polysilicon gate definition | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| EP0392120B1 (en) | Semiconductor device with a gate having asymmetric sidewalls, and a production method thereof | |
| JPH06209017A (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP3551560B2 (ja) | Ｍｏｓトランジスタのゲート電極加工方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JP2550495B2 (ja) | 半導体装置の製造方法 | |
| JP2962262B2 (ja) | 微細ゲート電極の形成方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| LAPS | Cancellation because of no payment of annual fees |