JP3551560B2 - Ｍｏｓトランジスタのゲート電極加工方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタのゲート電極加工方法に関し、特にプラズマ・エッチング工程を含むプロセスにおいて形成されるパターンとエッチング・マスクとの間の寸法変換差を最小限に抑える方法に関する。
【０００２】
【従来の技術】
近年のＶＬＳＩ，ＵＬＳＩ等の高集積化半導体デバイスの製造分野では、サブミクロン・レベルのデザイン・ルールが既に量産に適用される段階に入っており、研究分野では０．２５μｍ，０．１８μｍといったクォーターミクロン以下のレベルの微細加工が検討されている。この微細加工の重要技術であるプラズマ・エッチングにおいては、優れた形状制御性、実用的なエッチング速度、高い下地選択性、高いマスク選択性、低汚染性、低ダメージ性といった諸特性に対する要求水準が著しく上昇しており、装置やプロセス等、あらゆる側面からの研究が行われている。
【０００３】
ＭＯＳトランジスタのゲート電極加工は、ＤＲＡＭやＳＲＡＭ等のメモリ系デバイスやゲート・アレイ等のロジック系デバイスにおいて最小加工寸法の適用される加工であり、その精度はこれらのデバイスの集積度を決定すると言っても過言ではない。クォーターミクロン以降のゲート電極加工では、塩素（Ｃｌ）系あるいは臭素（Ｂｒ）系のエッチング・ガスを用い、蒸気圧の低いエッチング反応生成物を側壁保護に利用する手法が主流になると考えられている。なお、ゲート電極加工の下地膜は一般にＳｉＯｘからなるゲート絶縁膜であるが、これらＣｌ系およびＢｒ系のエッチング・ガスは、ゲート絶縁膜に対して原理的に高い選択性が達成できるガスでもある。
【０００４】
ところで、シリコン・デバイスのゲート電極を構成する一般的な材料膜は、ポリシリコン膜、高融点金属シリサイド膜、ポリサイド膜（ポリシリコン膜上に高融点金属シリサイド膜を積層した２層膜）、ポリメタル膜（ポリシリコン膜上に高融点金属膜を積層した２層膜）等のシリコン系材料膜である。高融点金属シリサイドやポリサイド膜に含まれる高融点金属の代表例は、タングステン（Ｗ）である。
【０００５】
これらのシリコン系材料膜をＣｌ系あるいはＢｒ系のガスを用いてエッチングすると、ＳｉｘＣｌｙ，ＳｉｘＢｒｙ，ＷＣｌｘ，ＷＢｒｘといった堆積性反応生成物を発生させることができる。ただし、これでは生成するハロゲン化タングステン化合物の蒸気圧が低すぎてエッチング速度が低下するので、近年ではＣｌ_２ ／Ｏ_２ あるいはＨＢｒ／Ｏ_２ といった混合ガス系を用い、より蒸気圧の高いオキシハロゲン化タングステン（ＷＣｌｘＯｙやＷＢｒｘＯｙ）を生成させてＷを除去する手法がとられる。なお、このときの堆積性反応生成物であるオキシハロゲン化シリコン（ＳｉＯｘＣｌｙやＳｉＯｘＢｒｙ）は、エッチング反応系内で酸化され、最終的にはＳｉＯｘの形で側壁保護に寄与する。
【０００６】
エッチング反応系内に発生した堆積性反応生成物は、被エッチング物の表面に堆積する。このとき、プラズマ中からイオンが入射する水平面においては、堆積した反応生成物が直ちにスパッタ除去されてしまうので、この反応生成物はエッチング速度を調整したり、下地材料膜やエッチング・マスクに対する選択性を向上させる役割を果たす。一方、イオンが入射しにくい垂直面あるいは垂直に近い面では反応生成物が堆積し易く、側壁保護膜を形成する。この側壁保護膜は、イオンはもとよりラジカルによる側方攻撃をブロックし、エッチング・パターンの形状制御に寄与する。近年のプラズマ・エッチングでは、この側壁保護効果を積極的に利用して、できるだけ低いイオン入射エネルギーで異方性形状を達成することが行われている。
【０００７】
【発明が解決しようとする課題】
ところで、側壁保護効果を発揮する上述の堆積性反応生成物は、エッチングにより形成されるパターンの側壁面のみならず、エッチング・マスクの側壁面にも堆積する。ここで問題となるのは、側壁保護膜の厚さである。つまり、側壁保護膜の厚さがエッチング・マスクの見掛け上のパターン幅を変化させ、このことがエッチングにより形成されるパターンの線幅の変動をもたらすからである。
【０００８】
しかも、この側壁保護膜の厚さはエッチング・マスクのテーパ角に依存する。ここで、本明細書中におけるテーパ角の定義について、図１を参照しながら説明する。本明細書中で述べるテーパ角θとは、被エッチング物の水平面に対するマスク側壁面の傾きを該マスクの内側で測定した角度を指す。θ＜９０゜であれば（ａ）図に示す順テーパであり、θ＞９０゜であれば（ｂ）図に示す逆テーパである。また、近年エキシマ・レーザ・リソグラフィに用いられる化学増幅系レジストでは、露光により発生した酸触媒の散逸に起因して被エッチング物との界面に裾を引く形状のマスクが形成されることがあるが、このような場合も裾の部分は無視し、マスクの主たる側壁面の傾きをもって定義する。（ｃ）図は裾のある順テーパ状マスク、（ｄ）図は裾のある逆テーパ状マスクをそれぞれ示している。さらに、（ｅ）図に示されるように順テーパと逆テーパが混在したマスク形状もあり得るが、このような場合にもマスクの主たる側壁面の傾きをもって定義する。
【０００９】
次に、エッチングにより形成されるパターンの線幅がマスクのテーパ角θに応じてどのように変化するかについて、図２を参照しながら説明する。ここでは、Ｓｉ基板１上にゲート酸化膜２を介して積層されたＷ−ポリサイド膜５を、レジスト・パターン６を介し、かつＣｌ_２ ／Ｏ_２ 混合ガスを用いてエッチングする場合を考える。なお、上記Ｗ−ポリサイド膜５は、下層側から順に、ｎ^＋ 型ポリシリコン膜３とタングステン・シリサイド（ＷＳｉｘ）膜４が積層されたものである。また図２中、符号に付した添字ａは異方性形状を有すること（ａｎｉｓｏｔｒｏｐｉｃ） を表し、添字ｔはテーパ形状を有すること（ｔａｐｅｒｅｄ） を表す。
【００１０】
まず、（ａ）図に示されるように、マスク幅ｄｍを有する順テーパ状のレジスト・パターン６が形成されている場合は、このレジスト・パターン６の側壁面にもある程度のイオンが入射する。したがって、側壁面における堆積性反応生成物の側壁保護効果は大きくはなく、特にレジスト・パターン６の裾の部分はイオン・スパッタ作用により途中で消失してしまう。したがって、（ｂ）図に示されるように、最終的に得られるゲート電極５ａのパターン幅ｄｐは元のマスク幅ｄｍより小さくなる。ここで、得られるパターン幅ｄｐと最初のマスク幅ｄｍとの差を寸法変換差ΔＣＤと定義すると、順テーパ状レジスト・パターンを用いたエッチングでは負の寸法変換差ΔＣＤ（＝ｄｐ−ｄｍ＜０）が発生したことになる。なお、この裾がエッチングの進行につれて消失するか否かは、スペース幅ｄｓにも依存する。一般に堆積性反応生成物が発生する系では、スペース幅ｄｓの狭い領域ほど発生する該生成物の絶対量が少なく、側壁保護効果が働きにくいため、裾が消失し易くなる。したがって、負の寸法変換差ΔＣＤが大きくなり易い。一方、（ｃ）図に示されるように、マスク幅ｄｍを有する逆テーパ状のレジスト・パターン６が形成されている場合は、このマスク幅レジスト・パターン６の側壁面にまず堆積性反応生成物７が堆積し始める。逆テーパの側壁面上ではイオンの入射が極めて少ないので、この堆積は等方的にしかも過剰に起こり易い。この結果、ゲート電極５ｔのパターン幅ｄｐが元のマスク幅ｄｍよりも大きくなる。すなわち、正の寸法変換差ΔＣＤ（＝ｄｐ−ｄｍ＞０）が発生する。
【００１１】
以上、レジスト・パターン６に裾がある場合について論じてきたが、この議論はは裾がない場合へも拡張することができる。すなわち、順テーパ状レジスト・パターンについては、上述（ｂ）図における寸法変換差ΔＣＤがゼロに近づくが、逆テーパ状レジスト・パターンについては基本的にパターン幅ｄｐが太る傾向は変わらない。
【００１２】
また、上述の議論はレジスト・パターンを用いた場合、すなわちエッチング・マスク自身がイオン・スパッタ作用による膜減りを起こす場合を想定して行ったが、膜減りをほとんど起こさない無機材料膜パターンをマスクとした場合にも、これが逆テーパ状であれば、やはりパターン幅ｄｐが太る。
【００１３】
上述の寸法変換差ΔＣＤは、幅０．３５μｍのライン・アンド・スペース・パターンの形成においてすら、±１００ｎｍのオーダーに達することが実験的に確認されている。しかしながら、米国半導体工業会（ＳＩＡ）がまとめた西暦２０１０年までの技術ロードマップ「ザ・ナショナル・テクノロジー・ロードマップ・フォー・セミコンダクターズ（Ｔｈｅ Ｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）」の１９９４年改訂版によると、線幅０．１８μｍのゲート電極に許容される寸法変換差はその１割程度、僅かに１８ｎｍである。したがって、上述のように±１００ｎｍもの寸法変換差がたやすく発生してしまうようなプロセスでは、クォーターミクロン以降の微細加工は到底不可能となる。
【００１４】
そこで、本発明は、上述のような寸法変換差ΔＣＤを最小限に抑えることにより、クォータミクロン以降の微細加工にも対応可能な高精度プラズマ・エッチング工程を含むＭＯＳトランジスタのゲート電極加工方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明のＭＯＳトランジスタのゲート電極加工方法は、上述の目的を達成するために提案されるものであり、シリコン系材料膜のエッチングに伴って堆積性反応生成物が発生するプラズマ・エッチング工程を含むＭＯＳトランジスタのゲート電極加工方法において、前記エッチングは、エッチング・マスクの側壁面への堆積性反応生成物の付着量とイオン入射による該堆積性反応生成物の除去量が等しくなるように、テーパ角が８８°とされた前記エッチング・マスクを介して行われ、前記エッチング・マスクは、他のエッチング・マスクを介した他のプラズマ・エッチングにより形成され、前記エッチング・マスクのテーパ角は、前記他のプラズマ・エッチング中に発生する堆積性生成物の堆積量又は前記他のエッチング・マスクの後退量にもとづいて制御される。このようにテーパ角を規定するのは、堆積性反応生成物の等方的な堆積過程と異方的なスパッタ除去過程とをうまくバランスさせるためであり、これにより被エッチング材料膜とエッチング・マスクとの間の寸法変換差を最小限に抑制することが可能となる。
【００１６】
また、上記エッチング・マスクとしては、前記被エッチング材料膜との界面近傍において一定のテーパ角θを有しているもの、すなわち裾のないエッチング・マスクが、寸法変換差を抑える上で好適である。部分的に逆テーパ部分を持たないエッチング・マスク、すなわち断面形状にくびれを持たないものであれば、なお良い。
【００１７】
前記エッチング・マスクとしては、有機材料膜パターン、無機材料膜パターン、あるいは導電材料膜パターンのどれを用いても良い。上記有機材料膜パターンは、露光光や電子ビームを用いたリソグラフィ技術により直接的にパターニングされるので、そのテーパ角θはレジスト材料の種類、露光量、パターンの粗密、現像条件に依存する。
【００１８】
これに対し、無機材料パターンや導電材料膜パターンは他のエッチング・マスク（典型的にはレジスト・パターン）を用いたプラズマ・エッチングにより間接的にパターニングされるので、そのテーパ角θはエッチング条件により決まる。すなわち、このプラズマ・エッチング中に発生する堆積性生成物の堆積量、あるいは他のエッチング・マスクの後退量にもとづいて決まる。
【００１９】
【発明の実施の形態】
本発明は、エッチング・マスクとして好ましくは順テーパ状の、しかもテーパ角θを所定範囲に規定したものを用いることにより、プラズマ・エッチングに伴って発生する堆積性反応生成物の堆積と除去のバランスを調整し、被エッチング材料膜のエッチング形状を制御しようとするものである。まず、レジスト・パターンを用いたポリサイド・ゲート電極加工について、寸法変換差ΔＣＤの発生状況とスペース幅ｄｓとの相関関係がレジスト・パターンのテーパ角θによりどのように変化するかを、実験的に検討した。
【００２０】
使用したサンプル・ウェハは、前出の図２の（ａ）図に示した構成を有する。ここで、直径５インチのＳｉ基板１上のゲート酸化膜２は、８５０℃でのパイロジェニック酸化により１０ｎｍの厚さに形成されたものである。また、Ｗ−ポリサイド膜５は、ＳｉＨ_４ を原料ガスとする減圧ＣＶＤ法により厚さ約１００μｍのｎ^＋ 型ポリシリコン膜３を成膜した後、ＷＦ_６ ／ＳｉＣｌ_２ Ｈ_２ 混合ガスを原料ガスとする減圧ＣＶＤ法により厚さ約１００μｍのＷＳｉｘ膜４を積層することにより形成した。
【００２１】
また、レジスト・パターン６は、化学増幅系ポジ型フォトレジストを用い、ＫｒＦエキシマ・レーザ・リソグラフィおよび現像処理を経て０．３５μｍのパターン幅ｄｍに形成した。ただし、このパターン幅ｄｍの約 ？ ％は裾が占めている。上記レジスト・パターン６のテーパ角θは８６゜〜９４゜の範囲で変化させたが、この変化は露光量および現像条件の制御により達成した。
【００２２】
また、ドライエッチングは有磁場マイクロ波プラズマ・エッチング装置を用いて、一例として下記の条件
Ｃｌ_２ 流量 ７５ ＳＣＣＭ
Ｏ_２ 流量 ５ ＳＣＣＭ
圧力 ０．５ Ｐａ
マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨｚ）
ＲＦバイアス・パワー ７０ Ｗ（２ ＭＨｚ）
ウェハ温度 ２０ ℃
で行った。
【００２３】
結果を図３に示す。この図は、横軸にスペース幅ｄｓ（μｍ）、縦軸に寸法変換差ΔＣＤ（ｎｍ）をとっており、黒塗りのプロットはテーパ角θ≧９０゜（垂直ないし逆テーパ状）、白抜きのプロットはテーパ角θ＜９０゜（順テーパ状）の場合をそれぞれ表す。
【００２４】
この図をみると、逆テーパ状の場合には、スペース幅ｄｓが小さく、堆積性反応生成物の生成が本来的に少ない場合ですら正の寸法変換差ΔＣＤが生じていることがわかる。図中、実線で囲んだ領域（ｂ）では、スペース幅ｄｓが大きいことに起因して、得られるパターン幅が太る傾向が特に顕著に現れている。
【００２５】
これに対して順テーパ状の場合には、実線で囲んだ領域（ａ）においてスペース幅ｄｓが狭いことに起因する負の寸法変換差ΔＣＤが発生しているが、堆積性反応生成物が過剰となり易い広いスペース幅ｄｓの領域では、それほど大きな寸法変換差ΔＣＤは発生していない。
【００２６】
テーパ角θ＝９０゜の場合は両者の中間的な傾向が現れており、寸法変換差ΔＣＤのばらつきが正負にわたって最も大きい。これは、異方性形状のレジスト・パターンについても生じ得るイオン・スパッタ作用による膜減り等、エッチング条件の影響が敏感に反映されたものと考えられる。
【００２７】
以上は、おおまかな寸法変換差ΔＣＤの発生傾向であるが、より詳しくみると、テーパ角θ＝８８゜の場合に最も優れた寸法変換差ΔＣＤの抑制効果が現れている。特に、堆積性反応生成物の堆積が最も多く、集積回路中では孤立パターンとみなせるスペース幅ｄｓ＝６μｍの場合においても、寸法変換差ΔＣＤが２０〜３０ｎｍの範囲に抑制されていることは、注目に値する。すなわち、この角度において、マスク側壁面への堆積性反応生成物の付着とイオン入射によるその除去とのバランスが最も良くとれていることを意味する。テーパ角θ＝９０゜では上述のように寸法変換差ΔＣＤのばらつきが大きく、テーパ角θ＝８６゜ではスペース幅ｄｓが狭い場合の負の寸法変換差ΔＣＤが大きくなることを考慮すると、最も好ましいテーパ角θの範囲を８７゜≦θ≦８９゜と決定することができる。
【００２８】
ただし、レジスト・パターン６に裾がない場合には、全体的に負の寸法変換差ΔＣＤが解消される方向となるので、テーパ角θが８６゜≦θ≦９０゜の範囲にあれば、一応の形状制御は可能である。これが、本発明におけるテーパ角θの範囲に関する規定の根拠である。
【００２９】
なお、寸法変換差ΔＣＤは、ある条件の範囲内では被エッチング材料膜の膜厚にも当然比例すると考えられる。図３に示したデータは、膜厚２００ｎｍのＷ−ポリサイド膜について得られたものである。しかし、今後の世代のゲート電極に使用されるＷ−ポリサイド膜はこれよれもずっと薄く、たとえば６４ＭＤＲＡＭでは１００μｍ（ポリシリコン膜５０μｍ＋ＷＳｉｘ膜５０μｍ）程度となる。つまり、上述のデータは今後の量産プロセスよりもかなり厳しい条件で得られたものであり、このデータにもとづいてより薄いＷ−ポリサイド膜の加工を行うことについては、何ら問題は生じない。
【００３０】
また、上述の検討ではポジ型フォトレジスト材料を用いたが、これは通常のフォトレジストの解像・現像特性から考えて当然の選択である。ただし、一般的に逆テーパ状（テーパ角θ＞９０゜）を呈し易いネガ型フォトレジストであっても、露光・現像条件の最適化によりテーパ角θ＝９０゜を達成することは可能である。
【００３１】
以下の実施例では、上述の結果にもとづき、様々なエッチング・マスクを用いた個々の事例について説明する。
【００３２】
【実施例】
実施例１
本実施例では、本発明をＭＯＳトランジスタのポリサイド・ゲート電極加工に適用した例について、図４および図５を参照しながら説明する。
【００３３】
本実施例で用いたサンプル・ウェハを図４に示す。このウェハの作成方法は、ほぼ図２で述べたものと同じであるが、Ｗ−ポリサイド膜５の膜厚は約１００ｎｍとした。また、本実施例のレジスト・パターン６には裾が存在しない。かかるレジスト・パターン６は、化学増幅系ポジ型フォトレジスト材料を用いた場合であっても露光・現像条件の最適化により形成可能であるが、ここでは、上述のように裾の発生したレジスト・パターン６について軽い酸素プラズマ処理（ディスカム処理）を施すことにより、裾を除去した。テーパ角θは８８゜である。また、スペース幅ｄｓは６．０μｍとした。
【００３４】
この状態で、先の図３に関する説明の中で述べたエッチング条件により上記Ｗ−ポリサイド膜５をドライエッチングした。この工程では、レジスト・パターン６の側壁面に若干のイオンが入射し、その一方で堆積性反応生成物として主にＳｉＣｌｘＯｙが発生したが、イオン入射と堆積過程とが釣合うことにより、マスクの後退も過剰な堆積も効果的に抑制された。この結果、図５に示されるように、異方性形状を有するゲート電極５ａを形成することができ、寸法変換差ΔＣＤを１０ｎｍ以内に抑えることができた。
【００３５】
実施例２
本実施例では、ＭＯＳトランジスタのポリサイド・ゲート電極加工においてオフセットＳｉＯｘ膜をエッチング・マスクとして利用した例について、図６ないし図８を参照しながら説明する。なお、これらの図中では、前出の図４および図５と一部共通の符号を用いる。
【００３６】
本実施例で用いたエッチング・サンプルは、図６に示されるように、Ｗ−ポリサイド膜５の上にさらに厚さ約８０ｎｍのオフセットＳｉＯｘ膜８が形成され、さらにその上にテーパ角θ＝９０゜、すなわち異方性形状を有するレジスト・パターン９が形成されたものである。なお、上記オフセットＳｉＯｘ膜８とは、いわゆる自己整合コンタクト・プロセスにおいて用いられる膜であり、その直下の配線パターンと、その上層側のパターンとの間の絶縁を確保する役目を果たす。このウェハをマグネトロンＲＩＥ装置にセットし、まず上記オフセットＳｉＯｘ膜８を、一例として下記の条件
ＣＨＦ_３ 流量 ４０ ＳＣＣＭ
ＣＯ 流量 ２００ ＳＣＣＭ
圧力 １．０ Ｐａ
ＲＦパワー １０００ Ｗ（１３．５６ ＭＨｚ）
ウェハ温度 ０ ℃
でドライエッチングした。
【００３７】
ＳｉＯｘ膜のドライエッチングには通常、原子間結合エネルギーの大きいＳｉ−Ｏ結合を切断するためにイオン入射エネルギーの高い条件が採用されるため、レジスト・パターン９はプラズマ中のイオンにスパッタされて角が落ち、次第にテーパ化および膜減りを生ずる。その一方で、エッチング・ガスの分解に起因してフルオロカーボン系のポリマーが生成し、これがレジスト・パターン９の側壁面に堆積する。この膜減りと堆積とが競合することにより、図７に示されるように、テーパ角θ＝８８゜を有するオフセットＳｉＯｘ膜パターン８ｔが形成された。
【００３８】
続いて、レジスト・パターン９をアッシングにより除去し、上記オフセットＳｉＯｘ膜パターン８ｔをマスクとするＷ−ポリサイド膜５のエッチングを有磁場マイクロ波プラズマ・エッチング装置を用いて行った。このときのエッチング条件は、図３に関する説明の中で上述したとおりである。この結果、図８に示されるように、異方性形状を有するゲート電極５ａを形成することができた。
【００３９】
実施例３
本実施例では、ＥＰＲＯＭのゲート電極加工において、レジスト・パターンを介して形成されたポリサイド・コントロール・ゲート電極を該レジスト・パターンと共にマスクとして用いることにより、フローティング・ゲート電極加工を行った。本実施例のプロセスを、図９ないし図１１を参照しながら説明する。なお、これらの図中では、前出の図４および図５と一部共通の符号を用いる。
【００４０】
本実施例で用いたエッチング・サンプルは、図９に示されるように、Ｓｉ基板１のパイロジェニック酸化により形成されたゲート酸化膜２の上に、厚さ約５０ｎｍのｎ^＋ 型ポリシリコン膜１０が形成され、その上にＯＮＯ膜１１を介してＷ−ポリサイド膜１４が形成され、さらにその上にレジスト・パターン１５が形成されたものである。ここで、上記ＯＮＯ膜１１は、細かい図示は省略するが、下層側から順に厚さ４ｎｍのＳｉＯｘ膜、厚さ６ｎｍのＳｉｘＮｙ膜、厚さ２ｎｍのＳｉＯｘ膜が積層されたものである。また、上記Ｗ−ポリサイド膜１４は、下層側から順に厚さ約５０ｎｍのｎ^＋ 型ポリシリコン膜１２と厚さ約５０ｎｍのＷＳｉｘ膜１３とが積層されたものである。上記レジスト・パターン１５のテーパ角θは８６゜とした。
【００４１】
このウェハを有磁場マイクロ波プラズマ・エッチング装置にセットし、一例として下記の条件
Ｃｌ_２ 流量 ７５ ＳＣＣＭ
Ｏ_２ 流量 ５ ＳＣＣＭ
圧力 ０．５ Ｐａ
マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨｚ）
ＲＦバイアス・パワー ８０ Ｗ（２ ＭＨｚ）
ウェハ温度 ２０ ℃
でＷ−ポリサイド膜１４をドライエッチングした。
【００４２】
ここでは、レジスト・パターン１５のテーパ角θが実施例１よりも小さく設定されいるためにマスクの後退が進み、テーパ角θ＝８８゜を有するコントロール・ゲート１４ｔが形成された。続いて、ウェハをマグネトロンＲＩＥ装置に移設し、上述のオフセットＳｉＯｘ膜のエッチングと同じ条件でＯＮＯ膜１１をエッチングした。
【００４３】
さらに、ウェハを有磁場マイクロ波プラズマ・エッチング装置に戻し、一例として下記の条件
ＨＢｒ流量 １２０ ＳＣＣＭ
Ｏ_２ 流量 ２ ＳＣＣＭ
圧力 ０．６ Ｐａ
マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨｚ）
ＲＦバイアス・パワー ６０ Ｗ（２ ＭＨｚ）
ウェハ温度 ２０ ℃
でｎ^＋ 型ポリシリコン膜１０をドライエッチングした。
【００４４】
このエッチングでは、コントロール・ゲート電極１４ｔとレジスト・パターン１５の両方がエッチング・マスクとして機能し、かつ堆積性反応生成物としてはＳｉＢｒｘＯｙが発生する。しかし、エッチング・マスクはいずれも順テーパ形状を呈するため、過剰な堆積を生じて見かけ上のマスク幅を太らせることはなかった。この結果、図１１に示されるように、異方性形状を有するフローティング・ゲート電極１０ａを形成することができ、寸法変換差ΔＣＤを１０ｎｍ以内に抑えることができた。
【００４５】
以上、３例の実施例を挙げたが、本発明はこれらの実施例に限定されるものではない。すなわち、サンプル・ウェハの構成、ウェハを構成する膜の形成方法、各部の寸法、使用するドライエッチング装置、ドライエッチング条件は適宜変更・選択が可能である。特にシリコン系材料膜用のエッチング・ガスに関しては、上述のＣｌ系やＢｒ系のガスに替えてヨウ素（Ｉ）系のガスを用いることも可能である。また、実施例２では、上記オフセットＳｉＯｘ膜８に替えてＳｉｘＮｙ膜やＳｉＯｘＮｙ膜を採用しても良い。
【００４６】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、エッチング・マスクとの寸法変換差ΔＣＤを最小限に抑えたドライエッチングが可能となり、クォータミクロン以降の微細加工にも極めて良好に対応可能なＭＯＳトランジスタのゲート電極加工方法を提供することができる。したがって本発明は、半導体装置の微細化、高集積化、高性能化に大きく貢献するものである。
【図面の簡単な説明】
【図１】エッチング・マスクのテーパ角の定義を説明するための模式図である。
【図２】ポリサイド・ゲート電極加工における寸法変換差ΔＣＤの発生を、レジスト・パターンの形状別に比較した模式的断面図であり、（ａ）は順テーパ状レジスト・パターンを用いた場合のエッチング前の状態、（ｂ）はエッチング後に負の寸法変換差が発生した状態、（ｃ）は逆テーパ状レジスト・パターンを用いた場合のエッチング前の状態、（ｄ）はエッチング後に正の寸法変換差が発生した状態をそれぞれ表す。
【図３】ポリサイド・ゲート電極加工における寸法変換差ΔＣＤのスペース幅ｄｓ依存性を表すグラフである。
【図４】本発明を適用してＭＯＳトランジスタのポリサイド・ゲート電極加工を行うプロセス例において、Ｗ−ポリサイド膜とシリコン上でレジスト・パターニングを行った状態を示す模式的断面図である。
【図５】図４のレジスト・パターンをマスクとしてＷ−ポリサイド膜を異方性エッチングした状態を示す模式的断面図である。
【図６】本発明を適用してＭＯＳトランジスタのポリサイド・ゲート電極加工を行う他のプロセス例において、オフセットＳｉＯｘ膜上でレジスト・パターニングを行った状態を示す模式的断面図である。
【図７】図６のレジスト・パターンをマスクとしてオフセットＳｉＯｘ膜を順テーパ状にエッチングし、レジスト・パターンを除去した状態を示す模式的断面図である
。
【図８】図７のオフセットＳｉＯｘ膜パターンをマスクとしてＷ−ポリサイド膜を異方性エッチングした状態を示す模式的断面図である。
【図９】本発明を適用して不揮発性メモリのゲート電極加工を行うプロセス例において、Ｗ−ポリサイド膜上でレジスト・パターニングを行った状態を示す模式的断面図である。
【図１０】図９のレジスト・パターンをマスクとしてＷ−ポリシリコン膜を異方性エッチングすることによりコントロール・ゲート電極を形成した状態を示す模式的断面図である。
【図１１】図１０のコントロール・ゲート電極をレジスト・パターンと共にマスクとして用い、ポリシリコン膜を異方性エッチングしてフローティング・ゲート電極を形成した状態を示す模式的断面図である。
【符号の説明】
５，１４ Ｗ−ポリサイド膜
５ａ （異方性形状を有する）ゲート電極
６，９，１５ レジスト・パターン
７ 堆積性反応生成物
８ｔ （テーパ状）オフセットＳｉＯｘ膜パターン
１０ ｎ^＋ 型ポリシリコン膜
１０ａ フローティング・ゲート電極
１４ｔ コントロール・ゲート電極

Claims (8)

1. シリコン系材料膜のエッチングに伴って堆積性反応生成物が発生するプラズマ・エッチング工程を含むＭＯＳトランジスタのゲート電極加工方法において、
   前記エッチングは、エッチング・マスクの側壁面への堆積性反応生成物の付着量とイオン入射による該堆積性反応生成物の除去量が等しくなるように、テーパ角が８８°とされた前記エッチング・マスクを介して行われ、
   前記エッチング・マスクは、他のエッチング・マスクを介した他のプラズマ・エッチングにより形成され、前記エッチング・マスクのテーパ角は、前記他のプラズマ・エッチング中に発生する堆積性生成物の堆積量又は前記他のエッチング・マスクの後退量にもとづいて制御されるＭＯＳトランジスタのゲート電極加工方法。
2. 前記他のエッチング・マスクのテーパ角が８６°とされる請求項１記載のＭＯＳトランジスタのゲート電極加工方法。
3. 前記エッチング・マスクとして無機材料膜パターンを用いる請求項１又は請求項２記載のＭＯＳトランジスタのゲート電極加工方法。
4. 前記無機材料膜パターンが酸化シリコン系材料、窒化シリコン系材料、酸窒化シリコン系材料の少なくともいずれかより構成され、前記堆積性生成物がカーボン系ポリマーである請求項３記載のＭＯＳトランジスタのゲート電極加工方法。
5. 前記エッチング・マスクとして少なくとも導電材料膜パターンを用いる請求項１又は請求項２記載のＭＯＳトランジスタのゲート電極加工方法。
6. 前記導電材料膜パターンがシリコン系材料膜より構成される請求項５記載のＭＯＳトランジスタのゲート電極加工方法。
7. 前記エッチング・マスクが、少なくとも前記被エッチング材料膜との界面近傍において一定のテーパ角とされる請求項１乃至６のいずれか１項に記載のＭＯＳトランジスタのゲート電極加工方法。
8. 前記プラズマ・エッチング工程では、塩素系化学種、臭素系化学種、ヨウ素系化学種の少なくともいずれかを発生させるエッチング・ガスを用いてシリコン系材料膜をエッチングする請求項１乃至７のいずれか１項に記載のＭＯＳトランジスタのゲート電極加工方法。

Images