JP2004152784A - 微細パターンの作製方法及び半導体装置の製造方法 - Google Patents
微細パターンの作製方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004152784A JP2004152784A JP2002312941A JP2002312941A JP2004152784A JP 2004152784 A JP2004152784 A JP 2004152784A JP 2002312941 A JP2002312941 A JP 2002312941A JP 2002312941 A JP2002312941 A JP 2002312941A JP 2004152784 A JP2004152784 A JP 2004152784A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- resist pattern
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Abstract
【課題】レジストパターンを縮小化させる際のパターンの変形や倒壊を防止することが可能な微細パターンの作製方法を提供する。
【解決手段】基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する。Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、レジストパターンの側面及び上面の表層部をエッチングする。
【選択図】 図１
【解決手段】基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する。Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、レジストパターンの側面及び上面の表層部をエッチングする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、微細パターンの作製方法及び半導体装置の製造方法に関し、特に感光性レジスト膜の露光及び現像により微細なパターンを作製する方法、及びその微細なパターンを使用して半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
特許文献１に、有機物からなる反射防止膜の上に形成されたレジスト膜を露光現像した後、Ｃｌ２、ＨＢｒ、Ｏ２、及びＡｒの混合ガスを用いて、反射防止膜をエッチングする技術が開示されている。また特許文献２に、ＨＢｒとＯ２の混合ガスを用いる方法が開示されている。反射防止膜のエッチング時にレジストパターンの表層部もエッチングされて、パターンが縮小化される。これにより、現像直後のレジストパターンよりも微細なパターンを形成することができる。
【０００３】
これらの方法では、レジストパターンの側壁に付着した保護膜の変形によってレジストパターンに応力が加わったり、ハロゲン系のガスによってレジスト樹脂が化学的作用を受けたりする。パターン寸法が大きい場合には、レジストパターンの受ける応力や化学的作用は顕在化しない。ところが、縮小化後のレジストパターンの最小寸法が１００ｎｍ以下になると、レジストパターンの変形や倒壊が生じる場合がある。
【０００４】
特許文献３に、Ｃｌ２とＳＯ２とＯ２との混合ガス、またはＳＯ２とＯ２との混合ガスを用いて、レジストパターンの下の有機反射防止膜をエッチングする技術が開示されている。エッチングガスにＣｌ２等のハロゲンガスを含む場合には、レジストパターンへの化学的作用によるダメージが避けられない。
【０００５】
【特許文献１】
特開平１３−１９６３５５号公報
【特許文献２】
特開平１０−９８０２９号公報
【特許文献３】
特許２９２８３９１号公報
【特許文献４】
特許２９７１４４３号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、レジストパターンを縮小化させる際のパターンの変形や倒壊を防止することが可能な微細パターンの作製方法を提供することである。
【０００７】
本発明の他の目的は、上述の微細パターンを用いて半導体装置を製造する方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によると、（ａ）基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、（ｂ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程とを有する微細パターンの作製方法が提供される。
【０００９】
本発明の他の観点によると、上記方法で作製した微細パターンをマスクとして有機反射防止膜をパターニングする工程と、表層部がエッチングされた微細パターン及びパターニングされた有機反射防止膜をマスクとして、その下の第１の膜をエッチングする工程と、レジストパターン及び有機反射防止膜を除去する工程とを有する半導体装置の製造方法が提供される。
【００１０】
エッチング工程で用いるＳＯ２ガスの代わりに、感光性レジスト材料と反応してイオンを含むポリマを形成するガスを用いてもよい。
エッチングガスにＨｅ等を添加することにより、ＳＯ２ガス等が感光性レジスト材料と反応して保護膜を過剰に形成することを抑制し、レジストパターンの変形や倒壊を防止することができる。また、レジストパターンのトリミング量のばらつきを少なくすることができる。
【００１１】
【発明の実施の形態】
図１〜図３を参照して、本発明の実施例による半導体装置の製造方法について説明する。
【００１２】
図１（Ａ）に示す状態に至るまでの工程を説明する。シリコン基板１の表層部に素子分離絶縁膜を形成し、活性領域を画定する。活性領域の表層部に、ウェル形成及び閾値制御のために必要なイオン注入を行う。図１（Ａ）は、活性領域における基板の断面図を示す。
【００１３】
シリコン基板１の表面上に、酸窒化シリコンからなる厚さ約１ｎｍのゲート絶縁膜２を形成する。ゲート絶縁膜２は、例えば、基板表面を熱酸化して酸化シリコン膜を形成した後、この酸化シリコン膜を窒化することにより形成される。
【００１４】
ゲート絶縁膜２の上に、多結晶シリコンからなる厚さ約１１０ｎｍのゲート電極層３をＣＶＤにより形成する。ゲート電極層３の上に、酸化シリコンからなる厚さ約３０ｎｍのハードマスク層４を、テトラエチルオルソシリケート（ＴＥＯＳ）を用いたＣＶＤにより形成する。
【００１５】
ハードマスク層４の上に、ＡｒＦレーザの波長域の光を吸収する有機材料からなる厚さ８２ｎｍの有機反射防止膜５を形成する。有機反射防止膜５として、例えば、日産化学工業株式会社製のＡＲＣ３９を用い、スピンコート法により有機反射防止膜５を形成することができる。
【００１６】
有機反射防止膜５の上に、ＡｒＦレーザに感光する厚さ３００ｎｍのレジスト膜を形成する。レジスト材料として、例えば、住友化学工業株式会社製のＰＡＲ７００を用いることができる。このレジスト膜をＡｒＦレーザで露光し、現像することによってレジストパターン６を形成する。レジストパターン６は、例えば、太さ８０ｎｍの複数の直線状パターンがピッチ１６０ｎｍで配置されたラインアンドスペースパターン（縞状パターン）を有する。
【００１７】
図１（Ｂ）に示すように、ＨｅとＳＯ２とＯ２との混合ガスのプラズマを用いて、レジストパターン６の表層部をエッチングし、縮小化する。これによりレジストパターン６が縮小化されたレジストパターン６ａが残る。このとき、有機反射防止膜５の露出部分もエッチングされる。
【００１８】
このエッチングは、誘導結合型プラズマ（ＩＣＰ）装置を用いて、以下の条件で行った。Ｈｅ、ＳＯ２、及びＯ２の流量を、それぞれ６０ｓｃｃｍ、１０ｓｃｃｍ、及び２０ｓｃｃｍとし、プラズマ室内の圧力を０．６７Ｐａ（０．５ｍＴｏｒｒ）とし、基板温度を２０°とした。プラズマ発生のための高周波電力を３００Ｗとし、基板を保持する電極へ供給するバイアス用高周波電力を２５Ｗとした。いすれの高周波電力も、周波数は１３．５６ＭＨｚである。
【００１９】
図２（Ｃ）に示すように、さらに、有機反射防止膜５の底面までエッチングを進める。この間に、レジストパターン６ａがさらに縮小化され、その太さが約４５ｎｍになる。このように、初期の太さ８０ｎｍのレジストパターン６ａを、太さ４５ｎｍまで細くすることができる。レジストパターン６ａの細くなった量をトリミング量と呼ぶこととする。実施例の場合のトリミング量は３５ｎｍである。
【００２０】
有機反射防止膜５の全厚さ分をエッチングした後、約２０％のオーバエッチングを行う。ここで、２０％のオーバエッチングとは、有機反射防止膜５の全厚さ分をエッチングするのに必要な時間の２０％の時間だけ余分にエッチングを行うことを意味する。オーバエッチングにより、有機反射防止膜５の膜厚のばらつきによる残渣の発生を防止することができる。
【００２１】
図２（Ｄ）に示すように、レジストパターン６ａ及び有機反射防止膜５をマスクとして、ハードマスク層４をエッチングする。ハードマスク層４は、例えばＣＦ４ガスの誘導結合プラズマを用い、下記の条件でドライエッチングすることができる。例えば、プラズマ発生用の高周波電力を３００Ｗ、基板を保持する電極へ供給する高周波電力を２５Ｗ、プラズマ室内の圧力を約０．６７Ｐａ（５ｍＴｏｒｒ）、ＣＦ４ガス流量を１００ｓｃｃｍ、基板温度を２０℃とする。ハードマスク層４がパターニングされ、ハードマスクパターン４ａが形成される。
【００２２】
次に、レジストパターン６ａ、反射防止膜５、及びハードマスクパターン４ａをマスクとし、Ｃｌ２、ＨＢｒ、ＣＦ４、及びＯ２の混合ガスの誘導結合プラズマを用いて、下記の条件でゲート電極層３をドライエッチングする。例えば、プラズマ発生用の高周波電力を５００Ｗ、基板を保持する電極へ供給する高周波電力を３４Ｗ、プラズマ室内の圧力を約１．４Ｐａ（１２ｍＴｏｒｒ）、Ｃｌ２、ＨＢｒ、ＣＦ４、及びＯ２のガス流量をそれぞれ１００ｓｃｃｍ、２５０ｓｃｃｍ、１５０ｓｃｃｍ、及び１０ｓｃｃｍとし、基板温度を６０℃とする。
【００２３】
図２（Ｅ）に、上記条件で２１秒間エッチングを行った後の基板断面を示す。ゲート電極層３が途中までエッチングされ、レジストパターン６ａが消失し、反射防止膜５の表層部がエッチングされている。
【００２４】
この状態から、下記のエッチング条件に変えて、さらにゲート電極層３をエッチングする。プラズマ発生用の高周波電力を３５０Ｗ、基板を保持する電極へ供給する高周波電力を１８Ｗ、プラズマ室内の圧力を約０．８Ｐａ（６ｍＴｏｒｒ）、ＨＢｒ及びＯ２のガス流量をそれぞれ１８０ｓｃｃｍ及び５ｓｃｃｍとし、基板温度を６０℃とする。
【００２５】
図３（Ｆ）に、上記条件で２１秒間のエッチングを行った後の基板の断面図を示す。ゲート電極層３の底面までエッチングが進み、多結晶シリコンからなるゲート電極３ａが残る。このとき、有機反射防止膜５が完全に除去されてしまっても、ハードマスクパターン４ａが残るため、所望の形状のゲート電極３ａを形成することができる。
【００２６】
さらに、以下の条件で４０秒間のオーバエッチングを行う。プラズマ発生用の高周波電力を３５０Ｗ、基板を保持する電極へ供給する高周波電力を６５Ｗ、プラズマ室内の圧力を約１１Ｐａ（８０ｍＴｏｒｒ）、ＨＢｒ、Ｈｅ、及びＯ２のガス流量をそれぞれ１５０ｓｃｃｍ、１５０ｓｃｃｍ、及び５ｓｃｃｍとし、基板温度を６０℃とする。
【００２７】
図３（Ｇ）に示すように、図３（Ｆ）に示されている反射防止膜５を、酸素プラズマを用いてアッシングすることにより除去する。さらに、例えば希弗酸処理及び硫酸過水処理を含むウェット後処理を行う。
【００２８】
図３（Ｈ）に示すように、図３（Ｇ）に示されているゲート電極３ａ上のハードマスクパターン４ａ及び露出しているゲート絶縁膜２を、フッ酸により除去する。さらに、ＬＤＤ構造のエクステンション部へのイオン注入、サイドウォールスペーサ８の形成、及びソース及びドレイン領域７へのイオン注入工程を経て、ＭＩＳＦＥＴ１０を作製する。
【００２９】
上記実施例では、図１（Ｂ）及び図２（Ｃ）に示したレジストパターン６の縮小化の工程において、ＳＯ２ガスとＯ２ガスにＨｅガスを加えたエッチングガスを使用している。Ｈｅガスを加えることにより、パターン変形やレジストパターンの倒壊を防止し、安定的にレジストパターンを縮小化することができる。
【００３０】
Ｈｅガスの代わりに、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ等の希ガスを用いてもよい。原子番号の大きな希ガスを使用すると、プラズマ中の電子温度を低下させ、酸素の過剰な乖離を抑制することができる。これにより、酸素ラジカルの発生を抑制し、レジストパターンのトリミング量の制御性を高めることができる。また、これら希ガスの代替として、ＣＯ、ＣＯ２、Ｎ２ガスを使用してもよい。
【００３１】
エッチングガスの全流量に対するＨｅガスの流量の比を４０％としたとき、同一基板内の５箇所のレジストパターンのトリミング量は、１１．０ｎｍ、９．１ｎｍ、１２．９ｎｍ、６．４ｎｍ、及び１６．４ｎｍであった。トリミング量の平均は１１．２ｎｍであり、３σは１１．４ｎｍである。これに対し、Ｈｅガスの流量の比を７５％としたとき、同一基板内の５箇所のレジストパターンのトリミング量は、１１．６ｎｍ、１０．５ｎｍ、１２．８ｎｍ、１０．４ｎｍ、及び１２．０ｎｍであった。トリミング量の平均は１１．５ｎｍであり、３σは３．１ｎｍである。
【００３２】
このように、希ガスの流量比を大きくすることにより、トリミング量のばらつきを少なくすることができる。これは、ＳＯ２ガスによる保護膜の過剰な付着を抑制することができるためと考えられる。トリミング量低減の効果を高めるためには、エッチングガスの全流量に対する希ガスの流量の比を４０％以上にすることが好ましい。ＳＯ２ガスによる保護膜の過剰な付着が防止されるため、保護膜の変形に起因するレジストパターンの変形や倒壊を防止することができる。
【００３３】
また、上記第１の実施例で用いたエッチングガスはハロゲン系のガスを含まない。このため、ハロゲン系ガスの化学的作用に起因するレジストパターンの変形や倒壊を防止することができる。
【００３４】
図４（Ａ）に、上記実施例による方法で縮小化したレジストパターン２１の断面図を、縮小化前のレジストパターン２０と比較して示す。縮小化前のレジストパターン２０の側面が後退して細くなると共に、上面からもエッチングが進み、そのレジストパターンが低くなる。低くなったレジストパターン２１は、下地層をパターニングするのに必要な高さＨｔよりも高い。
【００３５】
図４（Ｂ）に、従来の方法で縮小化した場合の縮小化前及び縮小化後のレジストパターンの断面図を示す。レジストパターン２０の上面からのエッチング量が大きい。レジストパターンが細くなると、上面からのエッチング量が大きくなり、縮小化後のレジストパターン２１ａが、必要な高さＨｔを維持できなくなる場合がある。
【００３６】
上記第１の実施例のように、エッチングガスに希ガス等を添加することにより、レジストパターンのエッチング速度を制御し、レジストパターンを細くすると共に、必要な高さを維持することが容易になる。
【００３７】
図４（Ｃ）に、上記実施例による方法で縮小化したレジストパターン２６の平面図を、縮小化前のレジストパターン２５と比較して示す。縮小化によってレジストパターンが細くなると共に、その先端が後退する。図４（Ｄ）に、従来の方法で縮小化を行った場合の、縮小化前のレジストパターン２５及び縮小化後のレジストパターン２６ａの平面図を示す。従来の場合には、レジストパターンの先端の後退量が大きい。このため、縮小化後のレジストパターン２６ａの先端を、その先に配置されているレジストパターン２８に近づけることができない。
【００３８】
上記実施例の場合には先端の後退量が小さいため、従来の方法を採用する場合に比べて、レジストパターン２６の先端を、レジストパターン２８に近づけることが可能である。
【００３９】
図５を参照して、Ｈｅ、Ｏ２、及びＳＯ２ガスの流量比が、トリミング量に与える影響について説明する。Ｈｅ、Ｏ２、及びＳＯ２の流量比、及びオーバエッチング量を変えてレジストパターンを縮小化した複数の試料を作製し、トリミング量、及びレジストパターンの先端の後退量を測定した。
【００４０】
図５の横軸はオーバエッチング量を単位「％」で表し、縦軸はトリミング量及び先端の後退量を単位「ｎｍ」で表す。図中の実線は、孤立したレジストパターンのトリミング量を示し、破線は、太さ０．１３μｍ、ピッチ０．２６μｍのラインアンドスペースパターンを有するレジストパターンのトリミング量を示し、点線は、太さ１．３μｍのレジストパターンの先端の後退量を示す。また、線群ａは、Ｈｅ及びＯ２の流量をそれぞれ６０ｓｃｃｍ及び２ｓｃｃｍとし、ＳＯ２を添加しないで縮小化を行った試料のトリミング量を示す。線群ｂは、Ｈｅ、Ｏ２、及びＳＯ２の流量をそれぞれ６０ｓｃｃｍ、２０ｓｃｃｍ、及び５ｓｃｃｍにして縮小化を行った試料のトリミング量を示す。線群ｃは、Ｈｅ、Ｏ２、及びＳＯ２の流量をそれぞれ６０ｓｃｃｍ、２０ｓｃｃｍ、及び１０ｓｃｃｍにして縮小化を行った試料のトリミング量を示す。なお、各線上に付された丸、三角、四角記号は、複数のレジストパターンの測定結果の平均値である。
【００４１】
エッチングガスにＳＯ２を加えると、オーバエッチング量を多くしてもトリミング量の変化が小さくなる。このため、ＳＯ２を加えることにより、トリミング量をほぼ一定に維持した状態で、オーバエッチングを行うことが可能になる。また、ＳＯ２を加えることにより、トリミング量のパターン密度依存性が低くなることがわかる。このため、孤立パターン及びラインアンドスペースパターンを、ほぼ均等に縮小化することが可能になる。
【００４２】
また、ＳＯ２を添加しない場合には、パターン先端の後退量がトリミング量に比べて大きいが、ＳＯ２を添加すると、パターン先端の後退量がトリミング量と同程度まで小さくなる。
【００４３】
図６に、Ｏ２ガス流量とトリミング量との関係を示す。Ｈｅ及びＳＯ２の流量は、それぞれ６０ｓｃｃｍ及び１０ｓｃｃｍとし、オーバエッチング量を２０％とした。実線は、孤立したレジストパターンのトリミング量を示し、破線は、太さ０．１３μｍ、ピッチ０．２６μｍのラインアンドスペースパターンを有するレジストパターンのトリミング量を示し、点線は、太さ１．３μｍのレジストパターンの先端の後退量を示す。なお、各線上に付された丸、三角、四角記号は、複数のレジストパターンの測定結果の平均値である。Ｏ２ガス流量を多くすると、トリミング量及びレジストパターン先端の後退量が大きくなる。
【００４４】
図７に、ＳＯ２ガス流量とトリミング量との関係を示す。Ｈｅ及びＯ２の流量は、それぞれ６０ｓｃｃｍ及び２０ｓｃｃｍとし、オーバエッチング量を２０％とした。実線、破線、及び点線は、図６に示した実線、破線、及び点線のパターンと同じパターンを意味する。なお、各線上に付された丸、三角、四角記号は、複数のレジストパターンの測定結果の平均値である。ＳＯ２ガス流量を多くすると、トリミング量及びレジストパターン先端の後退量が小さくなる。
【００４５】
エッチングガスにＳＯ２ガスを添加すると、レジストパターンの表面にイオンを含むポリマ層が形成される。このため、レジストパターンのエッチング速度が低下すると考えられる。イオンを含むポリマ層を効率的に形成するために、レジストパターンの縮小化時の基板温度を４０℃以下にすることが好ましい。なお、ＳＯ２の代わりに、レジスト材料と反応してイオウを含むポリマ層を形成するガスを使用することも可能である。このようなガスとして、例えば硫化カルボニル、硫化水素（Ｈ２Ｓ）等が挙げられる。
【００４６】
図６及び図７からわかるように、Ｏ２とＳＯ２との流量比を変えることにより、トリミング量を制御することが可能になる。
図２（Ｃ）に示した工程において、有機反射防止膜５の底面までエッチングするのに必要な時間だけエッチングを行った後、エッチングガスの全流量に対するＳＯ２ガスの流量の比を大きくすることにより、トリミング量の増加を抑制しつつ、有機反射防止膜５のオーバエッチングを行うことができる。これにより、有機反射防止膜５の側壁を、切り立った形状にすることが可能になる。
【００４７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４８】
上記実施例より、以下の付記に示された発明が導出される。
（付記１） （ａ）基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、
（ｂ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。
【００４９】
（付記２） 前記混合ガスが、さらにＯ２ガスを含む付記１に記載の微細パターンの作製方法。
（付記３） 前記工程（ｂ）において、前記第１のガスの流量を、前記混合ガス全体の流量の４０％以上にする付記１または２に記載の微細パターンの作製方法。
【００５０】
（付記４） 前記工程（ｂ）において、前記基板の温度を４０℃以下に保った状態でエッチングを行う付記１〜３のいずれかに記載の微細パターンの作製方法。
【００５１】
（付記５） 前記基板が、下地表面上に形成された有機物からなる反射防止膜を有し、
前記工程（ｂ）において、前記レジストパターンの表層部をエッチングすると共に、該レジストパターンをマスクとして、前記反射防止膜をエッチングする付記１〜４のいずれかに記載の微細パターンの作製方法。
【００５２】
（付記６） 前記混合ガスがＯ２ガスを含み、前記工程（ｂ）が、エッチングの途中に、Ｏ２ガスの流量に対するＳＯ２ガスの流量の比を増加させる工程を含む付記５に記載の微細パターンの作製方法。
【００５３】
（付記７） 前記工程（ｂ）において、前記反射防止膜の全厚さ分がエッチングされるのに必要な時間が経過した時点で、ＳＯ２ガスの流量比を増加させる付記６に記載の微細パターンの作製方法。
【００５４】
（付記８） （ｉ）半導体基板の上に、第１の膜を形成する工程と、
（ｊ）前記第１の膜の上に、有機物からなる反射防止膜を形成する工程と、
（ｋ）前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
（ｌ）前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
（ｍ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
（ｎ）表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第１の膜をエッチングする工程と、
（ｏ）前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
【００５５】
（付記９） 前記工程（ｉ）が、前記半導体基板の上に第２の膜を形成し、該第２の膜の上に前記第１の膜を形成する工程を含み、
前記工程（ｎ）の後に、前記第１の膜をハードマスクとして前記第２の膜をエッチングする工程を含む付記８に記載の半導体装置の製造方法。
【００５６】
（付記１０） 前記混合ガスが、さらにＯ２ガスを含む付記８または９に記載の半導体装置の製造方法。
（付記１１） 前記工程（ｍ）において、前記第１のガスの流量を、前記混合ガス全体の流量の４０％以上にする付記８〜１０のいずれかに記載の半導体装置の製造方法。
【００５７】
（付記１２） 前記工程（ｍ）において、前記基板の温度を４０℃以下に保った状態でエッチングを行う付記８〜１１のいずれかに記載の半導体装置の製造方法。
【００５８】
（付記１３） 前記混合ガスがＯ２ガスを含み、前記工程（ｍ）が、エッチングの途中に、Ｏ２ガスの流量に対するＳＯ２ガスの流量の比を増加させる工程を含む付記８〜１２のいずれかに記載の半導体装置の製造方法。
【００５９】
（付記１４） 前記工程（ｍ）において、前記反射防止膜の全厚さ分がエッチングされるのに必要な時間が経過した時点で、ＳＯ２ガスの流量比を増加させる付記１３に記載の半導体装置の製造方法。
【００６０】
（付記１５） 基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスと、前記感光性レジスト材料と反応してイオンを含むポリマを形成する第２のガスとの混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。
【００６１】
（付記１６） 前記混合ガスが、さらにＯ２ガスを含む付記１５に記載の微細パターンの作製方法。
（付記１７） 半導体基板の上に、第１の膜を形成する工程と、
前記第１の膜の上に、有機物からなる反射防止膜を形成する工程と、
前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスと、前記感光性レジスト材料と反応してイオンを含むポリマを形成する第２のガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第１の膜をエッチングする工程と、
前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
【００６２】
（付記１８） 前記混合ガスが、さらにＯ２ガスを含む付記１７に記載の半導体装置の製造方法。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、ＳＯ２ガスに、希ガス等を添加した混合ガスのプラズマを用いてレジストパターンを縮小化させることにより、パターンの変形や倒壊を防止し、縮小化の制御性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】本発明の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】本発明の実施例による半導体装置の製造方法を説明するための基板の断面図（その３）である。
【図４】レジストパターンの縮小化前後の形状を示す断面図及び平面図である。
【図５】オーバエッチング量とトリミング量との関係を、エッチングガスの種類ごとに示すグラフである。
【図６】Ｏ２ガスの流量とトリミング量との関係を示すグラフである。
【図７】ＳＯ２ガスの流量とトリミング量との関係を示すグラフである。
【符号の説明】
１ 半導体基板
２ ゲート絶縁膜
３ ゲート電極層
３ａ ゲート電極
４ ハードマスク層
４ａ ハードマスクパターン
５ 反射防止膜
６、２０、２５、２８ レジストパターン
６ａ、２１、２１ａ、２６、２６ａ 縮小化されたレジストパターン
７ ソース及びドレイン領域
８ サイドウォールスペーサ
１０ ＭＩＳＦＥＴ
【発明の属する技術分野】
本発明は、微細パターンの作製方法及び半導体装置の製造方法に関し、特に感光性レジスト膜の露光及び現像により微細なパターンを作製する方法、及びその微細なパターンを使用して半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
特許文献１に、有機物からなる反射防止膜の上に形成されたレジスト膜を露光現像した後、Ｃｌ２、ＨＢｒ、Ｏ２、及びＡｒの混合ガスを用いて、反射防止膜をエッチングする技術が開示されている。また特許文献２に、ＨＢｒとＯ２の混合ガスを用いる方法が開示されている。反射防止膜のエッチング時にレジストパターンの表層部もエッチングされて、パターンが縮小化される。これにより、現像直後のレジストパターンよりも微細なパターンを形成することができる。
【０００３】
これらの方法では、レジストパターンの側壁に付着した保護膜の変形によってレジストパターンに応力が加わったり、ハロゲン系のガスによってレジスト樹脂が化学的作用を受けたりする。パターン寸法が大きい場合には、レジストパターンの受ける応力や化学的作用は顕在化しない。ところが、縮小化後のレジストパターンの最小寸法が１００ｎｍ以下になると、レジストパターンの変形や倒壊が生じる場合がある。
【０００４】
特許文献３に、Ｃｌ２とＳＯ２とＯ２との混合ガス、またはＳＯ２とＯ２との混合ガスを用いて、レジストパターンの下の有機反射防止膜をエッチングする技術が開示されている。エッチングガスにＣｌ２等のハロゲンガスを含む場合には、レジストパターンへの化学的作用によるダメージが避けられない。
【０００５】
【特許文献１】
特開平１３−１９６３５５号公報
【特許文献２】
特開平１０−９８０２９号公報
【特許文献３】
特許２９２８３９１号公報
【特許文献４】
特許２９７１４４３号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、レジストパターンを縮小化させる際のパターンの変形や倒壊を防止することが可能な微細パターンの作製方法を提供することである。
【０００７】
本発明の他の目的は、上述の微細パターンを用いて半導体装置を製造する方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の一観点によると、（ａ）基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、（ｂ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程とを有する微細パターンの作製方法が提供される。
【０００９】
本発明の他の観点によると、上記方法で作製した微細パターンをマスクとして有機反射防止膜をパターニングする工程と、表層部がエッチングされた微細パターン及びパターニングされた有機反射防止膜をマスクとして、その下の第１の膜をエッチングする工程と、レジストパターン及び有機反射防止膜を除去する工程とを有する半導体装置の製造方法が提供される。
【００１０】
エッチング工程で用いるＳＯ２ガスの代わりに、感光性レジスト材料と反応してイオンを含むポリマを形成するガスを用いてもよい。
エッチングガスにＨｅ等を添加することにより、ＳＯ２ガス等が感光性レジスト材料と反応して保護膜を過剰に形成することを抑制し、レジストパターンの変形や倒壊を防止することができる。また、レジストパターンのトリミング量のばらつきを少なくすることができる。
【００１１】
【発明の実施の形態】
図１〜図３を参照して、本発明の実施例による半導体装置の製造方法について説明する。
【００１２】
図１（Ａ）に示す状態に至るまでの工程を説明する。シリコン基板１の表層部に素子分離絶縁膜を形成し、活性領域を画定する。活性領域の表層部に、ウェル形成及び閾値制御のために必要なイオン注入を行う。図１（Ａ）は、活性領域における基板の断面図を示す。
【００１３】
シリコン基板１の表面上に、酸窒化シリコンからなる厚さ約１ｎｍのゲート絶縁膜２を形成する。ゲート絶縁膜２は、例えば、基板表面を熱酸化して酸化シリコン膜を形成した後、この酸化シリコン膜を窒化することにより形成される。
【００１４】
ゲート絶縁膜２の上に、多結晶シリコンからなる厚さ約１１０ｎｍのゲート電極層３をＣＶＤにより形成する。ゲート電極層３の上に、酸化シリコンからなる厚さ約３０ｎｍのハードマスク層４を、テトラエチルオルソシリケート（ＴＥＯＳ）を用いたＣＶＤにより形成する。
【００１５】
ハードマスク層４の上に、ＡｒＦレーザの波長域の光を吸収する有機材料からなる厚さ８２ｎｍの有機反射防止膜５を形成する。有機反射防止膜５として、例えば、日産化学工業株式会社製のＡＲＣ３９を用い、スピンコート法により有機反射防止膜５を形成することができる。
【００１６】
有機反射防止膜５の上に、ＡｒＦレーザに感光する厚さ３００ｎｍのレジスト膜を形成する。レジスト材料として、例えば、住友化学工業株式会社製のＰＡＲ７００を用いることができる。このレジスト膜をＡｒＦレーザで露光し、現像することによってレジストパターン６を形成する。レジストパターン６は、例えば、太さ８０ｎｍの複数の直線状パターンがピッチ１６０ｎｍで配置されたラインアンドスペースパターン（縞状パターン）を有する。
【００１７】
図１（Ｂ）に示すように、ＨｅとＳＯ２とＯ２との混合ガスのプラズマを用いて、レジストパターン６の表層部をエッチングし、縮小化する。これによりレジストパターン６が縮小化されたレジストパターン６ａが残る。このとき、有機反射防止膜５の露出部分もエッチングされる。
【００１８】
このエッチングは、誘導結合型プラズマ（ＩＣＰ）装置を用いて、以下の条件で行った。Ｈｅ、ＳＯ２、及びＯ２の流量を、それぞれ６０ｓｃｃｍ、１０ｓｃｃｍ、及び２０ｓｃｃｍとし、プラズマ室内の圧力を０．６７Ｐａ（０．５ｍＴｏｒｒ）とし、基板温度を２０°とした。プラズマ発生のための高周波電力を３００Ｗとし、基板を保持する電極へ供給するバイアス用高周波電力を２５Ｗとした。いすれの高周波電力も、周波数は１３．５６ＭＨｚである。
【００１９】
図２（Ｃ）に示すように、さらに、有機反射防止膜５の底面までエッチングを進める。この間に、レジストパターン６ａがさらに縮小化され、その太さが約４５ｎｍになる。このように、初期の太さ８０ｎｍのレジストパターン６ａを、太さ４５ｎｍまで細くすることができる。レジストパターン６ａの細くなった量をトリミング量と呼ぶこととする。実施例の場合のトリミング量は３５ｎｍである。
【００２０】
有機反射防止膜５の全厚さ分をエッチングした後、約２０％のオーバエッチングを行う。ここで、２０％のオーバエッチングとは、有機反射防止膜５の全厚さ分をエッチングするのに必要な時間の２０％の時間だけ余分にエッチングを行うことを意味する。オーバエッチングにより、有機反射防止膜５の膜厚のばらつきによる残渣の発生を防止することができる。
【００２１】
図２（Ｄ）に示すように、レジストパターン６ａ及び有機反射防止膜５をマスクとして、ハードマスク層４をエッチングする。ハードマスク層４は、例えばＣＦ４ガスの誘導結合プラズマを用い、下記の条件でドライエッチングすることができる。例えば、プラズマ発生用の高周波電力を３００Ｗ、基板を保持する電極へ供給する高周波電力を２５Ｗ、プラズマ室内の圧力を約０．６７Ｐａ（５ｍＴｏｒｒ）、ＣＦ４ガス流量を１００ｓｃｃｍ、基板温度を２０℃とする。ハードマスク層４がパターニングされ、ハードマスクパターン４ａが形成される。
【００２２】
次に、レジストパターン６ａ、反射防止膜５、及びハードマスクパターン４ａをマスクとし、Ｃｌ２、ＨＢｒ、ＣＦ４、及びＯ２の混合ガスの誘導結合プラズマを用いて、下記の条件でゲート電極層３をドライエッチングする。例えば、プラズマ発生用の高周波電力を５００Ｗ、基板を保持する電極へ供給する高周波電力を３４Ｗ、プラズマ室内の圧力を約１．４Ｐａ（１２ｍＴｏｒｒ）、Ｃｌ２、ＨＢｒ、ＣＦ４、及びＯ２のガス流量をそれぞれ１００ｓｃｃｍ、２５０ｓｃｃｍ、１５０ｓｃｃｍ、及び１０ｓｃｃｍとし、基板温度を６０℃とする。
【００２３】
図２（Ｅ）に、上記条件で２１秒間エッチングを行った後の基板断面を示す。ゲート電極層３が途中までエッチングされ、レジストパターン６ａが消失し、反射防止膜５の表層部がエッチングされている。
【００２４】
この状態から、下記のエッチング条件に変えて、さらにゲート電極層３をエッチングする。プラズマ発生用の高周波電力を３５０Ｗ、基板を保持する電極へ供給する高周波電力を１８Ｗ、プラズマ室内の圧力を約０．８Ｐａ（６ｍＴｏｒｒ）、ＨＢｒ及びＯ２のガス流量をそれぞれ１８０ｓｃｃｍ及び５ｓｃｃｍとし、基板温度を６０℃とする。
【００２５】
図３（Ｆ）に、上記条件で２１秒間のエッチングを行った後の基板の断面図を示す。ゲート電極層３の底面までエッチングが進み、多結晶シリコンからなるゲート電極３ａが残る。このとき、有機反射防止膜５が完全に除去されてしまっても、ハードマスクパターン４ａが残るため、所望の形状のゲート電極３ａを形成することができる。
【００２６】
さらに、以下の条件で４０秒間のオーバエッチングを行う。プラズマ発生用の高周波電力を３５０Ｗ、基板を保持する電極へ供給する高周波電力を６５Ｗ、プラズマ室内の圧力を約１１Ｐａ（８０ｍＴｏｒｒ）、ＨＢｒ、Ｈｅ、及びＯ２のガス流量をそれぞれ１５０ｓｃｃｍ、１５０ｓｃｃｍ、及び５ｓｃｃｍとし、基板温度を６０℃とする。
【００２７】
図３（Ｇ）に示すように、図３（Ｆ）に示されている反射防止膜５を、酸素プラズマを用いてアッシングすることにより除去する。さらに、例えば希弗酸処理及び硫酸過水処理を含むウェット後処理を行う。
【００２８】
図３（Ｈ）に示すように、図３（Ｇ）に示されているゲート電極３ａ上のハードマスクパターン４ａ及び露出しているゲート絶縁膜２を、フッ酸により除去する。さらに、ＬＤＤ構造のエクステンション部へのイオン注入、サイドウォールスペーサ８の形成、及びソース及びドレイン領域７へのイオン注入工程を経て、ＭＩＳＦＥＴ１０を作製する。
【００２９】
上記実施例では、図１（Ｂ）及び図２（Ｃ）に示したレジストパターン６の縮小化の工程において、ＳＯ２ガスとＯ２ガスにＨｅガスを加えたエッチングガスを使用している。Ｈｅガスを加えることにより、パターン変形やレジストパターンの倒壊を防止し、安定的にレジストパターンを縮小化することができる。
【００３０】
Ｈｅガスの代わりに、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ等の希ガスを用いてもよい。原子番号の大きな希ガスを使用すると、プラズマ中の電子温度を低下させ、酸素の過剰な乖離を抑制することができる。これにより、酸素ラジカルの発生を抑制し、レジストパターンのトリミング量の制御性を高めることができる。また、これら希ガスの代替として、ＣＯ、ＣＯ２、Ｎ２ガスを使用してもよい。
【００３１】
エッチングガスの全流量に対するＨｅガスの流量の比を４０％としたとき、同一基板内の５箇所のレジストパターンのトリミング量は、１１．０ｎｍ、９．１ｎｍ、１２．９ｎｍ、６．４ｎｍ、及び１６．４ｎｍであった。トリミング量の平均は１１．２ｎｍであり、３σは１１．４ｎｍである。これに対し、Ｈｅガスの流量の比を７５％としたとき、同一基板内の５箇所のレジストパターンのトリミング量は、１１．６ｎｍ、１０．５ｎｍ、１２．８ｎｍ、１０．４ｎｍ、及び１２．０ｎｍであった。トリミング量の平均は１１．５ｎｍであり、３σは３．１ｎｍである。
【００３２】
このように、希ガスの流量比を大きくすることにより、トリミング量のばらつきを少なくすることができる。これは、ＳＯ２ガスによる保護膜の過剰な付着を抑制することができるためと考えられる。トリミング量低減の効果を高めるためには、エッチングガスの全流量に対する希ガスの流量の比を４０％以上にすることが好ましい。ＳＯ２ガスによる保護膜の過剰な付着が防止されるため、保護膜の変形に起因するレジストパターンの変形や倒壊を防止することができる。
【００３３】
また、上記第１の実施例で用いたエッチングガスはハロゲン系のガスを含まない。このため、ハロゲン系ガスの化学的作用に起因するレジストパターンの変形や倒壊を防止することができる。
【００３４】
図４（Ａ）に、上記実施例による方法で縮小化したレジストパターン２１の断面図を、縮小化前のレジストパターン２０と比較して示す。縮小化前のレジストパターン２０の側面が後退して細くなると共に、上面からもエッチングが進み、そのレジストパターンが低くなる。低くなったレジストパターン２１は、下地層をパターニングするのに必要な高さＨｔよりも高い。
【００３５】
図４（Ｂ）に、従来の方法で縮小化した場合の縮小化前及び縮小化後のレジストパターンの断面図を示す。レジストパターン２０の上面からのエッチング量が大きい。レジストパターンが細くなると、上面からのエッチング量が大きくなり、縮小化後のレジストパターン２１ａが、必要な高さＨｔを維持できなくなる場合がある。
【００３６】
上記第１の実施例のように、エッチングガスに希ガス等を添加することにより、レジストパターンのエッチング速度を制御し、レジストパターンを細くすると共に、必要な高さを維持することが容易になる。
【００３７】
図４（Ｃ）に、上記実施例による方法で縮小化したレジストパターン２６の平面図を、縮小化前のレジストパターン２５と比較して示す。縮小化によってレジストパターンが細くなると共に、その先端が後退する。図４（Ｄ）に、従来の方法で縮小化を行った場合の、縮小化前のレジストパターン２５及び縮小化後のレジストパターン２６ａの平面図を示す。従来の場合には、レジストパターンの先端の後退量が大きい。このため、縮小化後のレジストパターン２６ａの先端を、その先に配置されているレジストパターン２８に近づけることができない。
【００３８】
上記実施例の場合には先端の後退量が小さいため、従来の方法を採用する場合に比べて、レジストパターン２６の先端を、レジストパターン２８に近づけることが可能である。
【００３９】
図５を参照して、Ｈｅ、Ｏ２、及びＳＯ２ガスの流量比が、トリミング量に与える影響について説明する。Ｈｅ、Ｏ２、及びＳＯ２の流量比、及びオーバエッチング量を変えてレジストパターンを縮小化した複数の試料を作製し、トリミング量、及びレジストパターンの先端の後退量を測定した。
【００４０】
図５の横軸はオーバエッチング量を単位「％」で表し、縦軸はトリミング量及び先端の後退量を単位「ｎｍ」で表す。図中の実線は、孤立したレジストパターンのトリミング量を示し、破線は、太さ０．１３μｍ、ピッチ０．２６μｍのラインアンドスペースパターンを有するレジストパターンのトリミング量を示し、点線は、太さ１．３μｍのレジストパターンの先端の後退量を示す。また、線群ａは、Ｈｅ及びＯ２の流量をそれぞれ６０ｓｃｃｍ及び２ｓｃｃｍとし、ＳＯ２を添加しないで縮小化を行った試料のトリミング量を示す。線群ｂは、Ｈｅ、Ｏ２、及びＳＯ２の流量をそれぞれ６０ｓｃｃｍ、２０ｓｃｃｍ、及び５ｓｃｃｍにして縮小化を行った試料のトリミング量を示す。線群ｃは、Ｈｅ、Ｏ２、及びＳＯ２の流量をそれぞれ６０ｓｃｃｍ、２０ｓｃｃｍ、及び１０ｓｃｃｍにして縮小化を行った試料のトリミング量を示す。なお、各線上に付された丸、三角、四角記号は、複数のレジストパターンの測定結果の平均値である。
【００４１】
エッチングガスにＳＯ２を加えると、オーバエッチング量を多くしてもトリミング量の変化が小さくなる。このため、ＳＯ２を加えることにより、トリミング量をほぼ一定に維持した状態で、オーバエッチングを行うことが可能になる。また、ＳＯ２を加えることにより、トリミング量のパターン密度依存性が低くなることがわかる。このため、孤立パターン及びラインアンドスペースパターンを、ほぼ均等に縮小化することが可能になる。
【００４２】
また、ＳＯ２を添加しない場合には、パターン先端の後退量がトリミング量に比べて大きいが、ＳＯ２を添加すると、パターン先端の後退量がトリミング量と同程度まで小さくなる。
【００４３】
図６に、Ｏ２ガス流量とトリミング量との関係を示す。Ｈｅ及びＳＯ２の流量は、それぞれ６０ｓｃｃｍ及び１０ｓｃｃｍとし、オーバエッチング量を２０％とした。実線は、孤立したレジストパターンのトリミング量を示し、破線は、太さ０．１３μｍ、ピッチ０．２６μｍのラインアンドスペースパターンを有するレジストパターンのトリミング量を示し、点線は、太さ１．３μｍのレジストパターンの先端の後退量を示す。なお、各線上に付された丸、三角、四角記号は、複数のレジストパターンの測定結果の平均値である。Ｏ２ガス流量を多くすると、トリミング量及びレジストパターン先端の後退量が大きくなる。
【００４４】
図７に、ＳＯ２ガス流量とトリミング量との関係を示す。Ｈｅ及びＯ２の流量は、それぞれ６０ｓｃｃｍ及び２０ｓｃｃｍとし、オーバエッチング量を２０％とした。実線、破線、及び点線は、図６に示した実線、破線、及び点線のパターンと同じパターンを意味する。なお、各線上に付された丸、三角、四角記号は、複数のレジストパターンの測定結果の平均値である。ＳＯ２ガス流量を多くすると、トリミング量及びレジストパターン先端の後退量が小さくなる。
【００４５】
エッチングガスにＳＯ２ガスを添加すると、レジストパターンの表面にイオンを含むポリマ層が形成される。このため、レジストパターンのエッチング速度が低下すると考えられる。イオンを含むポリマ層を効率的に形成するために、レジストパターンの縮小化時の基板温度を４０℃以下にすることが好ましい。なお、ＳＯ２の代わりに、レジスト材料と反応してイオウを含むポリマ層を形成するガスを使用することも可能である。このようなガスとして、例えば硫化カルボニル、硫化水素（Ｈ２Ｓ）等が挙げられる。
【００４６】
図６及び図７からわかるように、Ｏ２とＳＯ２との流量比を変えることにより、トリミング量を制御することが可能になる。
図２（Ｃ）に示した工程において、有機反射防止膜５の底面までエッチングするのに必要な時間だけエッチングを行った後、エッチングガスの全流量に対するＳＯ２ガスの流量の比を大きくすることにより、トリミング量の増加を抑制しつつ、有機反射防止膜５のオーバエッチングを行うことができる。これにより、有機反射防止膜５の側壁を、切り立った形状にすることが可能になる。
【００４７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４８】
上記実施例より、以下の付記に示された発明が導出される。
（付記１） （ａ）基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、
（ｂ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。
【００４９】
（付記２） 前記混合ガスが、さらにＯ２ガスを含む付記１に記載の微細パターンの作製方法。
（付記３） 前記工程（ｂ）において、前記第１のガスの流量を、前記混合ガス全体の流量の４０％以上にする付記１または２に記載の微細パターンの作製方法。
【００５０】
（付記４） 前記工程（ｂ）において、前記基板の温度を４０℃以下に保った状態でエッチングを行う付記１〜３のいずれかに記載の微細パターンの作製方法。
【００５１】
（付記５） 前記基板が、下地表面上に形成された有機物からなる反射防止膜を有し、
前記工程（ｂ）において、前記レジストパターンの表層部をエッチングすると共に、該レジストパターンをマスクとして、前記反射防止膜をエッチングする付記１〜４のいずれかに記載の微細パターンの作製方法。
【００５２】
（付記６） 前記混合ガスがＯ２ガスを含み、前記工程（ｂ）が、エッチングの途中に、Ｏ２ガスの流量に対するＳＯ２ガスの流量の比を増加させる工程を含む付記５に記載の微細パターンの作製方法。
【００５３】
（付記７） 前記工程（ｂ）において、前記反射防止膜の全厚さ分がエッチングされるのに必要な時間が経過した時点で、ＳＯ２ガスの流量比を増加させる付記６に記載の微細パターンの作製方法。
【００５４】
（付記８） （ｉ）半導体基板の上に、第１の膜を形成する工程と、
（ｊ）前記第１の膜の上に、有機物からなる反射防止膜を形成する工程と、
（ｋ）前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
（ｌ）前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
（ｍ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
（ｎ）表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第１の膜をエッチングする工程と、
（ｏ）前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
【００５５】
（付記９） 前記工程（ｉ）が、前記半導体基板の上に第２の膜を形成し、該第２の膜の上に前記第１の膜を形成する工程を含み、
前記工程（ｎ）の後に、前記第１の膜をハードマスクとして前記第２の膜をエッチングする工程を含む付記８に記載の半導体装置の製造方法。
【００５６】
（付記１０） 前記混合ガスが、さらにＯ２ガスを含む付記８または９に記載の半導体装置の製造方法。
（付記１１） 前記工程（ｍ）において、前記第１のガスの流量を、前記混合ガス全体の流量の４０％以上にする付記８〜１０のいずれかに記載の半導体装置の製造方法。
【００５７】
（付記１２） 前記工程（ｍ）において、前記基板の温度を４０℃以下に保った状態でエッチングを行う付記８〜１１のいずれかに記載の半導体装置の製造方法。
【００５８】
（付記１３） 前記混合ガスがＯ２ガスを含み、前記工程（ｍ）が、エッチングの途中に、Ｏ２ガスの流量に対するＳＯ２ガスの流量の比を増加させる工程を含む付記８〜１２のいずれかに記載の半導体装置の製造方法。
【００５９】
（付記１４） 前記工程（ｍ）において、前記反射防止膜の全厚さ分がエッチングされるのに必要な時間が経過した時点で、ＳＯ２ガスの流量比を増加させる付記１３に記載の半導体装置の製造方法。
【００６０】
（付記１５） 基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスと、前記感光性レジスト材料と反応してイオンを含むポリマを形成する第２のガスとの混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。
【００６１】
（付記１６） 前記混合ガスが、さらにＯ２ガスを含む付記１５に記載の微細パターンの作製方法。
（付記１７） 半導体基板の上に、第１の膜を形成する工程と、
前記第１の膜の上に、有機物からなる反射防止膜を形成する工程と、
前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスと、前記感光性レジスト材料と反応してイオンを含むポリマを形成する第２のガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第１の膜をエッチングする工程と、
前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
【００６２】
（付記１８） 前記混合ガスが、さらにＯ２ガスを含む付記１７に記載の半導体装置の製造方法。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、ＳＯ２ガスに、希ガス等を添加した混合ガスのプラズマを用いてレジストパターンを縮小化させることにより、パターンの変形や倒壊を防止し、縮小化の制御性を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】本発明の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】本発明の実施例による半導体装置の製造方法を説明するための基板の断面図（その３）である。
【図４】レジストパターンの縮小化前後の形状を示す断面図及び平面図である。
【図５】オーバエッチング量とトリミング量との関係を、エッチングガスの種類ごとに示すグラフである。
【図６】Ｏ２ガスの流量とトリミング量との関係を示すグラフである。
【図７】ＳＯ２ガスの流量とトリミング量との関係を示すグラフである。
【符号の説明】
１ 半導体基板
２ ゲート絶縁膜
３ ゲート電極層
３ａ ゲート電極
４ ハードマスク層
４ａ ハードマスクパターン
５ 反射防止膜
６、２０、２５、２８ レジストパターン
６ａ、２１、２１ａ、２６、２６ａ 縮小化されたレジストパターン
７ ソース及びドレイン領域
８ サイドウォールスペーサ
１０ ＭＩＳＦＥＴ
Claims (10)
- （ａ）基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、
（ｂ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。 - 前記工程（ｂ）において、前記第１のガスの流量を、前記混合ガス全体の流量の４０％以上にする請求項１に記載の微細パターンの作製方法。
- 前記基板が、下地表面上に形成された有機物からなる反射防止膜を有し、
前記工程（ｂ）において、前記レジストパターンの表層部をエッチングすると共に、該レジストパターンをマスクとして、前記反射防止膜をエッチングする請求項１または２に記載の微細パターンの作製方法。 - 前記混合ガスがＯ２ガスを含み、前記工程（ｂ）が、エッチングの途中に、Ｏ２ガスの流量に対するＳＯ２ガスの流量の比を増加させる工程を含む請求項３に記載の微細パターンの作製方法。
- （ｉ）半導体基板の上に、第１の膜を形成する工程と、
（ｊ）前記第１の膜の上に、有機物からなる反射防止膜を形成する工程と、
（ｋ）前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
（ｌ）前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
（ｍ）Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスとＳＯ２ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
（ｎ）表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第１の膜をエッチングする工程と、
（ｏ）前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。 - 前記工程（ｉ）が、前記半導体基板の上に第２の膜を形成し、該第２の膜の上に前記第１の膜を形成する工程を含み、
前記工程（ｎ）の後に、前記第１の膜をハードマスクとして前記第２の膜をエッチングする工程を含む請求項５に記載の半導体装置の製造方法。 - 前記混合ガスがＯ２ガスを含み、前記工程（ｍ）が、エッチングの途中に、Ｏ２ガスの流量に対するＳＯ２ガスの流量の比を増加させる工程を含む請求項５または６に記載の半導体装置の製造方法。
- 前記工程（ｍ）において、前記反射防止膜の全厚さ分がエッチングされるのに必要な時間が経過した時点で、ＳＯ２ガスの流量比を増加させる請求項７に記載の半導体装置の製造方法。
- 基板上に、感光性レジスト材料を塗布し、露光及び現像を行って、レジストパターンを形成する工程と、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスと、前記感光性レジスト材料と反応してイオンを含むポリマを形成する第２のガスとの混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。 - 半導体基板の上に、第１の膜を形成する工程と、
前記第１の膜の上に、有機物からなる反射防止膜を形成する工程と、
前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ、ＣＯ、ＣＯ２、及びＮ２からなる群より選択された少なくとも１つの第１のガスと、前記感光性レジスト材料と反応してイオンを含むポリマを形成する第２のガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第１の膜をエッチングする工程と、
前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002312941A JP4034164B2 (ja) | 2002-10-28 | 2002-10-28 | 微細パターンの作製方法及び半導体装置の製造方法 |
| US10/692,722 US7670759B2 (en) | 2002-10-28 | 2003-10-27 | Micro pattern forming method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002312941A JP4034164B2 (ja) | 2002-10-28 | 2002-10-28 | 微細パターンの作製方法及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007217253A Division JP4614995B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152784A true JP2004152784A (ja) | 2004-05-27 |
| JP4034164B2 JP4034164B2 (ja) | 2008-01-16 |
Family
ID=32457694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002312941A Expired - Fee Related JP4034164B2 (ja) | 2002-10-28 | 2002-10-28 | 微細パターンの作製方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7670759B2 (ja) |
| JP (1) | JP4034164B2 (ja) |
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261307A (ja) * | 2005-03-16 | 2006-09-28 | Toshiba Corp | パターン形成方法 |
| JP2007311508A (ja) * | 2006-05-17 | 2007-11-29 | Nikon Corp | 微細パターン形成方法及びデバイス製造方法 |
| JP2008505490A (ja) * | 2004-06-30 | 2008-02-21 | ラム リサーチ コーポレーション | プラズマ処理システムにおけるエッチング耐性を最適にする方法および装置 |
| JP2008511991A (ja) * | 2004-09-01 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | マスク材料の変換 |
| JP2008529291A (ja) * | 2005-02-01 | 2008-07-31 | キモンダ アクチエンゲゼルシャフト | ピラー相変化メモリセル |
| JP2008193098A (ja) * | 2007-02-06 | 2008-08-21 | Samsung Electronics Co Ltd | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 |
| US7550394B2 (en) | 2005-01-07 | 2009-06-23 | Fujitsu Microelectronics Limited | Semiconductor device and fabrication process thereof |
| JP2009152586A (ja) * | 2007-12-24 | 2009-07-09 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
| JP2010003757A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP2010224471A (ja) * | 2009-03-25 | 2010-10-07 | Tokyo Electron Ltd | マイクロレンズアレイの製造方法およびマイクロレンズアレイ |
| US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8003542B2 (en) | 2005-06-02 | 2011-08-23 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US8003310B2 (en) | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| US8011090B2 (en) | 2005-09-01 | 2011-09-06 | Micron Technology, Inc. | Method for forming and planarizing adjacent regions of an integrated circuit |
| US8030218B2 (en) | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8043915B2 (en) | 2005-09-01 | 2011-10-25 | Micron Technology, Inc. | Pitch multiplied mask patterns for isolated features |
| US8148247B2 (en) | 2005-08-30 | 2012-04-03 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US8158476B2 (en) | 2005-03-28 | 2012-04-17 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8207583B2 (en) | 2006-03-02 | 2012-06-26 | Micron Technology, Inc. | Memory device comprising an array portion and a logic portion |
| US8207614B2 (en) | 2005-05-23 | 2012-06-26 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8266558B2 (en) | 2005-09-01 | 2012-09-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8334211B2 (en) | 2006-04-25 | 2012-12-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8338085B2 (en) | 2004-09-02 | 2012-12-25 | Micron Technology, Inc. | Method to align mask patterns |
| US8390034B2 (en) | 2007-12-18 | 2013-03-05 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8426118B2 (en) | 2005-08-31 | 2013-04-23 | Micron Technology, Inc. | Method of forming pitch multiplied contacts |
| US8450829B2 (en) | 2006-09-14 | 2013-05-28 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US8449805B2 (en) | 2006-06-01 | 2013-05-28 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8557704B2 (en) | 2006-08-30 | 2013-10-15 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US8592940B2 (en) | 2006-06-02 | 2013-11-26 | Micron Technology, Inc. | Topography based patterning |
| US8871648B2 (en) | 2007-12-06 | 2014-10-28 | Micron Technology, Inc. | Method for forming high density patterns |
| US8928111B2 (en) | 2008-07-03 | 2015-01-06 | Micron Technology, Inc. | Transistor with high breakdown voltage having separated drain extensions |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070037100A1 (en) * | 2005-08-09 | 2007-02-15 | International Business Machines Corporation | High aspect ratio mask open without hardmask |
| WO2009042453A2 (en) * | 2007-09-27 | 2009-04-02 | Lam Research Corporation | Profile control in dielectric etch |
| JP2010283095A (ja) * | 2009-06-04 | 2010-12-16 | Hitachi Ltd | 半導体装置の製造方法 |
| US8563410B2 (en) * | 2009-11-25 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | End-cut first approach for critical dimension control |
| JP5606060B2 (ja) * | 2009-12-24 | 2014-10-15 | 東京エレクトロン株式会社 | エッチング方法及びエッチング処理装置 |
| US20120125884A1 (en) * | 2010-11-24 | 2012-05-24 | Hitachi Global Storage Technologies Netherlands B. V. | Method for manufacturing a narrow magnetic read width current perpendicular to plane magnetoresistive sensor |
| US9105587B2 (en) | 2012-11-08 | 2015-08-11 | Micron Technology, Inc. | Methods of forming semiconductor structures with sulfur dioxide etch chemistries |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW363220B (en) | 1996-07-15 | 1999-07-01 | Applied Materials Inc | Etching organic antireflective coating from a substrate |
| US6187688B1 (en) | 1997-01-21 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | Pattern formation method |
| JP2928391B2 (ja) | 1997-01-21 | 1999-08-03 | 松下電器産業株式会社 | パターン形成方法 |
| US6110826A (en) * | 1998-06-08 | 2000-08-29 | Industrial Technology Research Institute | Dual damascene process using selective W CVD |
| JP3400770B2 (ja) * | 1999-11-16 | 2003-04-28 | 松下電器産業株式会社 | エッチング方法、半導体装置及びその製造方法 |
| JP2001196355A (ja) | 2000-01-12 | 2001-07-19 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JP2001308076A (ja) | 2000-04-27 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
| JP2002009056A (ja) | 2000-06-22 | 2002-01-11 | Mitsubishi Electric Corp | 微細パターン形成方法およびその方法により製造した装置 |
| JP3526438B2 (ja) | 2000-09-07 | 2004-05-17 | 株式会社日立製作所 | 試料のエッチング処理方法 |
| US6617257B2 (en) | 2001-03-30 | 2003-09-09 | Lam Research Corporation | Method of plasma etching organic antireflective coating |
| KR100415088B1 (ko) * | 2001-10-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| US7067235B2 (en) * | 2002-01-15 | 2006-06-27 | Ming Huan Tsai | Bi-layer photoresist dry development and reactive ion etch method |
-
2002
- 2002-10-28 JP JP2002312941A patent/JP4034164B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-27 US US10/692,722 patent/US7670759B2/en not_active Expired - Fee Related
Cited By (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008505490A (ja) * | 2004-06-30 | 2008-02-21 | ラム リサーチ コーポレーション | プラズマ処理システムにおけるエッチング耐性を最適にする方法および装置 |
| US8895232B2 (en) | 2004-09-01 | 2014-11-25 | Micron Technology, Inc. | Mask material conversion |
| JP2008511991A (ja) * | 2004-09-01 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | マスク材料の変換 |
| JP4822077B2 (ja) * | 2004-09-01 | 2011-11-24 | マイクロン テクノロジー， インク． | マスク材料の変換 |
| US7910288B2 (en) | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
| US8338085B2 (en) | 2004-09-02 | 2012-12-25 | Micron Technology, Inc. | Method to align mask patterns |
| US7550394B2 (en) | 2005-01-07 | 2009-06-23 | Fujitsu Microelectronics Limited | Semiconductor device and fabrication process thereof |
| JP2008529291A (ja) * | 2005-02-01 | 2008-07-31 | キモンダ アクチエンゲゼルシャフト | ピラー相変化メモリセル |
| JP2006261307A (ja) * | 2005-03-16 | 2006-09-28 | Toshiba Corp | パターン形成方法 |
| JP4619839B2 (ja) * | 2005-03-16 | 2011-01-26 | 株式会社東芝 | パターン形成方法 |
| US8859362B2 (en) | 2005-03-28 | 2014-10-14 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9412594B2 (en) | 2005-03-28 | 2016-08-09 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9147608B2 (en) | 2005-03-28 | 2015-09-29 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8158476B2 (en) | 2005-03-28 | 2012-04-17 | Micron Technology, Inc. | Integrated circuit fabrication |
| US8507341B2 (en) | 2005-03-28 | 2013-08-13 | Micron Technology, Inc. | Integrated circuit fabrication |
| US9099402B2 (en) | 2005-05-23 | 2015-08-04 | Micron Technology, Inc. | Integrated circuit structure having arrays of small, closely spaced features |
| US8207614B2 (en) | 2005-05-23 | 2012-06-26 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8003542B2 (en) | 2005-06-02 | 2011-08-23 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US8865598B2 (en) | 2005-06-02 | 2014-10-21 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8598041B2 (en) | 2005-06-02 | 2013-12-03 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US9117766B2 (en) | 2005-06-02 | 2015-08-25 | Micron Technology, Inc. | Method for positioning spacers in pitch multiplication |
| US8173550B2 (en) | 2005-06-02 | 2012-05-08 | Micron Technology, Inc. | Method for positioning spacers for pitch multiplication |
| US8877639B2 (en) | 2005-08-30 | 2014-11-04 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US8148247B2 (en) | 2005-08-30 | 2012-04-03 | Micron Technology, Inc. | Method and algorithm for random half pitched interconnect layout with constant spacing |
| US8426118B2 (en) | 2005-08-31 | 2013-04-23 | Micron Technology, Inc. | Method of forming pitch multiplied contacts |
| US8609324B2 (en) | 2005-08-31 | 2013-12-17 | Micron Technology, Inc. | Method of forming pitch multiplied contacts |
| US9082829B2 (en) | 2005-09-01 | 2015-07-14 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8479384B2 (en) | 2005-09-01 | 2013-07-09 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US8266558B2 (en) | 2005-09-01 | 2012-09-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8601410B2 (en) | 2005-09-01 | 2013-12-03 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8043915B2 (en) | 2005-09-01 | 2011-10-25 | Micron Technology, Inc. | Pitch multiplied mask patterns for isolated features |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US10396281B2 (en) | 2005-09-01 | 2019-08-27 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US9679781B2 (en) | 2005-09-01 | 2017-06-13 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US9003651B2 (en) | 2005-09-01 | 2015-04-14 | Micron Technology, Inc. | Methods for integrated circuit fabrication with protective coating for planarization |
| US8011090B2 (en) | 2005-09-01 | 2011-09-06 | Micron Technology, Inc. | Method for forming and planarizing adjacent regions of an integrated circuit |
| US8772840B2 (en) | 2006-03-02 | 2014-07-08 | Micron Technology, Inc. | Memory device comprising an array portion and a logic portion |
| US8207583B2 (en) | 2006-03-02 | 2012-06-26 | Micron Technology, Inc. | Memory device comprising an array portion and a logic portion |
| US9184159B2 (en) | 2006-04-07 | 2015-11-10 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US8030217B2 (en) | 2006-04-07 | 2011-10-04 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US8003310B2 (en) | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| US9553082B2 (en) | 2006-04-25 | 2017-01-24 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8334211B2 (en) | 2006-04-25 | 2012-12-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| US8889020B2 (en) | 2006-04-25 | 2014-11-18 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
| JP2007311508A (ja) * | 2006-05-17 | 2007-11-29 | Nikon Corp | 微細パターン形成方法及びデバイス製造方法 |
| US8663532B2 (en) | 2006-06-01 | 2014-03-04 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US8449805B2 (en) | 2006-06-01 | 2013-05-28 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| US8592940B2 (en) | 2006-06-02 | 2013-11-26 | Micron Technology, Inc. | Topography based patterning |
| US8557704B2 (en) | 2006-08-30 | 2013-10-15 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8883644B2 (en) | 2006-08-30 | 2014-11-11 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US9478497B2 (en) | 2006-08-30 | 2016-10-25 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US8450829B2 (en) | 2006-09-14 | 2013-05-28 | Micron Technology, Inc. | Efficient pitch multiplication process |
| US9035416B2 (en) | 2006-09-14 | 2015-05-19 | Micron Technology, Inc. | Efficient pitch multiplication process |
| JP2008193098A (ja) * | 2007-02-06 | 2008-08-21 | Samsung Electronics Co Ltd | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US8563229B2 (en) | 2007-07-31 | 2013-10-22 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US9412591B2 (en) | 2007-07-31 | 2016-08-09 | Micron Technology, Inc. | Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures |
| US8871648B2 (en) | 2007-12-06 | 2014-10-28 | Micron Technology, Inc. | Method for forming high density patterns |
| US9666695B2 (en) | 2007-12-18 | 2017-05-30 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US10497611B2 (en) | 2007-12-18 | 2019-12-03 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US9941155B2 (en) | 2007-12-18 | 2018-04-10 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8390034B2 (en) | 2007-12-18 | 2013-03-05 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| US8932960B2 (en) | 2007-12-18 | 2015-01-13 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
| JP2009152586A (ja) * | 2007-12-24 | 2009-07-09 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
| US8030218B2 (en) | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8507384B2 (en) | 2008-03-21 | 2013-08-13 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US9048194B2 (en) | 2008-03-21 | 2015-06-02 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| JP2010003757A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US8928111B2 (en) | 2008-07-03 | 2015-01-06 | Micron Technology, Inc. | Transistor with high breakdown voltage having separated drain extensions |
| US8492282B2 (en) | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| US8871646B2 (en) | 2008-11-24 | 2014-10-28 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
| JP2010224471A (ja) * | 2009-03-25 | 2010-10-07 | Tokyo Electron Ltd | マイクロレンズアレイの製造方法およびマイクロレンズアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4034164B2 (ja) | 2008-01-16 |
| US7670759B2 (en) | 2010-03-02 |
| US20040157169A1 (en) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034164B2 (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
| KR100995725B1 (ko) | 반도체 장치 제조 방법 | |
| US6335292B1 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US20080233730A1 (en) | Method for fabricating semiconductor device | |
| JP2007110112A (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
| WO2011102140A1 (ja) | 半導体装置の製造方法 | |
| JP2004096117A (ja) | 自己整合型接点用の突出スペーサ | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| JP4614995B2 (ja) | 半導体装置の製造方法 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| TW200828407A (en) | Method for fabricating a semiconductor device | |
| JPH11243084A (ja) | 酸化膜エッチング方法 | |
| JP2004006902A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH10242117A (ja) | 半導体装置の製造方法 | |
| US7105099B2 (en) | Method of reducing pattern pitch in integrated circuits | |
| CN113035699B (zh) | 半导体器件的制造方法 | |
| CN108962727B (zh) | 半导体结构的制作方法 | |
| US7199034B1 (en) | Flash memory device and method for fabricating the same | |
| KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| TWI249202B (en) | Dielectric etching method to prevent photoresist damage and bird's beak | |
| US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
| KR20080018422A (ko) | 반도체 장치 형성 방법 | |
| JP3551560B2 (ja) | Ｍｏｓトランジスタのゲート電極加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4034164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |