JP4614995B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4614995B2 JP4614995B2 JP2007217253A JP2007217253A JP4614995B2 JP 4614995 B2 JP4614995 B2 JP 4614995B2 JP 2007217253 A JP2007217253 A JP 2007217253A JP 2007217253 A JP2007217253 A JP 2007217253A JP 4614995 B2 JP4614995 B2 JP 4614995B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- resist pattern
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
Description
(i)半導体基板の上に、第1の膜を形成する工程と、
(j)前記第1の膜の上に、有機物からなる反射防止膜を形成する工程と、
(k)前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
(l)前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
(m)Cl2を含まず、He、Ne、Ar、Xe、Kr、CO、CO2、及びN2からなる群より選択された少なくとも1つの第1のガスと、SO2ガスと、O 2 ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜を該反射防止膜の底面までエッチングしてパターニングする工程と、
(n)表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第1の膜をエッチングする工程と
を有し、
前記工程(i)が、前記半導体基板の上に第2の膜を形成し、該第2の膜の上に前記第1の膜を形成する工程を含み、
前記工程(n)の後に、前記第1の膜をハードマスクとして前記第2の膜をエッチングする工程を含む半導体装置の製造方法が提供される。
(b)He、Ne、Ar、Xe、Kr、CO、CO2、及びN2からなる群より選択された少なくとも1つの第1のガスとSO2ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。
前記工程(b)において、前記レジストパターンの表層部をエッチングすると共に、該レジストパターンをマスクとして、前記反射防止膜をエッチングする付記1〜4のいずれかに記載の微細パターンの作製方法。
(j)前記第1の膜の上に、有機物からなる反射防止膜を形成する工程と、
(k)前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
(l)前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
(m)He、Ne、Ar、Xe、Kr、CO、CO2、及びN2からなる群より選択された少なくとも1つの第1のガスとSO2ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
(n)表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第1の膜をエッチングする工程と、
(o)前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
前記工程(n)の後に、前記第1の膜をハードマスクとして前記第2の膜をエッチングする工程を含む付記8に記載の半導体装置の製造方法。
He、Ne、Ar、Xe、Kr、CO、CO2、及びN2からなる群より選択された少なくとも1つの第1のガスと、イオウを含むポリマを形成する第2のガスとの混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングする工程と
を有する微細パターンの作製方法。
前記第1の膜の上に、有機物からなる反射防止膜を形成する工程と、
前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
He、Ne、Ar、Xe、Kr、CO、CO2、及びN2からなる群より選択された少なくとも1つの第1のガスと、イオウを含むポリマを形成する第2のガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜をパターニングする工程と、
表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第1の膜をエッチングする工程と、
前記レジストパターン及び前記反射防止膜を除去する工程と
を有する半導体装置の製造方法。
2 ゲート絶縁膜
3 ゲート電極層
3a ゲート電極
4 ハードマスク層
4a ハードマスクパターン
5 反射防止膜
6、20、25、28 レジストパターン
6a、21、21a、26、26a 縮小化されたレジストパターン
7 ソース及びドレイン領域
8 サイドウォールスペーサ
10 MISFET
Claims (7)
- (i)半導体基板の上に、第1の膜を形成する工程と、
(j)前記第1の膜の上に、有機物からなる反射防止膜を形成する工程と、
(k)前記反射防止膜の上に、感光性レジスト材料からなるレジスト膜を形成する工程と、
(l)前記レジスト膜を露光し、現像して、レジストパターンを形成する工程と、
(m)Cl2を含まず、He、Ne、Ar、Xe、Kr、CO、CO2、及びN2からなる群より選択された少なくとも1つの第1のガスと、SO2ガスと、O 2 ガスとを含む混合ガスのプラズマにより、前記レジストパターンの側面及び上面の表層部をエッチングすると共に、該レジストパターンをマスクとして前記反射防止膜を該反射防止膜の底面までエッチングしてパターニングする工程と、
(n)表層部がエッチングされた前記レジストパターン及びパターニングされた前記反射防止膜をマスクとして、前記第1の膜をエッチングする工程と
を有し、
前記工程(i)が、前記半導体基板の上に第2の膜を形成し、該第2の膜の上に前記第1の膜を形成する工程を含み、
前記工程(n)の後に、前記第1の膜をハードマスクとして前記第2の膜をエッチングする工程を含む半導体装置の製造方法。 - 前記第1の膜が酸化シリコン膜である請求項1に記載の半導体装置の製造方法。
- 前記工程(m)において、前記第1のガスの流量を、前記混合ガス全体の流量の40%以上にする請求項1または2に記載の半導体装置の製造方法。
- 前記工程(m)において、前記第1のガスの流量を、前記混合ガス全体の流量の40%以上にする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(m)において、前記基板の温度を40℃以下に保った状態でエッチングを行う請求項1乃至4のいずれか1項に記載に半導体装置の製造方法。
- 前記混合ガスがO2ガスを含み、前記工程(m)が、エッチングの途中に、O2ガスの流量に対するSO2ガスの流量の比を増加させる工程を含む請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(m)において、前記反射防止膜の全厚さ分がエッチングされるのに必要な時間が経過した時点で、SO2ガスの流量比を増加させる請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217253A JP4614995B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217253A JP4614995B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002312941A Division JP4034164B2 (ja) | 2002-10-28 | 2002-10-28 | 微細パターンの作製方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329505A JP2007329505A (ja) | 2007-12-20 |
JP4614995B2 true JP4614995B2 (ja) | 2011-01-19 |
Family
ID=38929718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007217253A Expired - Fee Related JP4614995B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4614995B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5578782B2 (ja) * | 2008-03-31 | 2014-08-27 | 東京エレクトロン株式会社 | プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 |
JP2010045244A (ja) * | 2008-08-14 | 2010-02-25 | Tokyo Electron Ltd | レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法 |
JP5063535B2 (ja) * | 2008-08-29 | 2012-10-31 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
JP5176902B2 (ja) * | 2008-11-21 | 2013-04-03 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法及び設定装置 |
JP2011192664A (ja) * | 2010-03-11 | 2011-09-29 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
JP2013089827A (ja) * | 2011-10-20 | 2013-05-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308076A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
JP2002009056A (ja) * | 2000-06-22 | 2002-01-11 | Mitsubishi Electric Corp | 微細パターン形成方法およびその方法により製造した装置 |
JP2002083804A (ja) * | 2000-09-07 | 2002-03-22 | Hitachi Ltd | 試料のエッチング処理方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6617257B2 (en) * | 2001-03-30 | 2003-09-09 | Lam Research Corporation | Method of plasma etching organic antireflective coating |
-
2007
- 2007-08-23 JP JP2007217253A patent/JP4614995B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308076A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
JP2002009056A (ja) * | 2000-06-22 | 2002-01-11 | Mitsubishi Electric Corp | 微細パターン形成方法およびその方法により製造した装置 |
JP2002083804A (ja) * | 2000-09-07 | 2002-03-22 | Hitachi Ltd | 試料のエッチング処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007329505A (ja) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034164B2 (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
US9368409B2 (en) | Semiconductor structure and fabrication method | |
JP2009152243A (ja) | 半導体装置の製造方法 | |
JP4614995B2 (ja) | 半導体装置の製造方法 | |
EP1719162B1 (en) | Method of making a semiconductor device using treated photoresist | |
WO2011102140A1 (ja) | 半導体装置の製造方法 | |
KR20080086686A (ko) | 반도체 소자의 제조방법 | |
JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
KR20100026198A (ko) | 반도체 장치 제조 방법 | |
CN113035699B (zh) | 半导体器件的制造方法 | |
CN108962727B (zh) | 半导体结构的制作方法 | |
JP2010062212A (ja) | 半導体装置の製造方法 | |
KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
US7199034B1 (en) | Flash memory device and method for fabricating the same | |
KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
KR100612947B1 (ko) | 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법 | |
KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR20070036211A (ko) | 반도체소자의 마스크 리웍 방법 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
KR19990065142A (ko) | 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법 | |
US20080124914A1 (en) | Method of fabricating flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4614995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |