CN113035699B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN113035699B CN113035699B CN202110236077.9A CN202110236077A CN113035699B CN 113035699 B CN113035699 B CN 113035699B CN 202110236077 A CN202110236077 A CN 202110236077A CN 113035699 B CN113035699 B CN 113035699B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- material layer
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 170
- 239000000463 material Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims description 44
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000000460 chlorine Substances 0.000 claims description 11
- 229910052801 chlorine Inorganic materials 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 11
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000003667 anti-reflective effect Effects 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有栅氧化层及栅极材料层；进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层；进行具有第二偏置电压和第二工艺时间的着陆刻蚀，刻蚀剩余的所述栅极材料层以形成栅极；其中，所述主刻蚀的过程中所述栅极材料层对所述栅氧化层的第一选择比小于所述着陆刻蚀的过程中所述栅极材料层对所述栅氧化层的第二选择比。本发明采用具有不同工艺参数的主刻蚀和着陆刻蚀，在改善栅极的剖面轮廓的同时提高了刻蚀工艺中栅极材料层与栅氧化层的刻蚀选择比，从而减少所述栅氧化层的损耗，优化了工艺窗口，改善了半导体器件的栅极形貌。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。
背景技术
在图像传感器(CIS)电路中，多晶硅(Poly)是制作栅极的常用材料。然而，随着技术水平的不断进步，晶体管尺寸的不断缩小，多晶硅栅极刻蚀的工艺要求也不断提高。传统的多晶硅刻蚀工艺通常包括预刻蚀、主刻蚀和过刻蚀三个步骤，其中，所述预刻蚀用于去除多晶硅层表面的自然氧化层、硬掩蔽层(即SiON层)和表面污染物；所述主刻蚀用于刻蚀大部分的所述多晶硅层，并刻蚀出多晶硅栅极的剖面轮廓；所述过刻蚀用于刻蚀剩余的所述多晶硅层以形成所述多晶硅栅极。
然而，传统的多晶硅刻蚀工艺存在许多问题，例如，在主刻蚀过程中，所述多晶硅层的剖面轮廓难以控制，且主刻蚀对介电抗反射层(即SiON)和多晶硅层(Poly)的选择比存在差异，使得所述多晶硅层的侧壁发生钻蚀现象。为了解决所述钻蚀现象，可以使主蚀刻过程中产生的聚合物在多晶硅层的侧壁上发生钝化反应，以保护侧壁，但所述侧壁上堆积的聚合物过多会形成横向刻蚀缺陷(footing)或侧掏缺陷(bowing)。此外，为了提高所述主刻蚀中多晶硅层与栅氧化层的刻蚀选择比，通常会采用较高的等离子体(plasma)源功率和较低的偏置电压进行主刻蚀，从而减少所述栅氧化层在刻蚀工艺中的损耗，进而优化工艺窗口，提高了刻蚀工艺的稳定性。然而，所述偏置电压过低往往不利于所述多晶硅层的剖面轮廓的钝化保护，从而影响半导体器件的形貌和性能。
为了解决上述问题，在改善所述刻蚀工艺形成的多晶硅栅极的剖面轮廓的同时提高所述刻蚀工艺中多晶硅层与栅氧化层的刻蚀选择比，本发明提供了一种半导体器件的制造方法。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，采用具有不同工艺参数的主刻蚀和着陆刻蚀，在改善栅极的剖面轮廓的同时提高了刻蚀工艺中栅极材料层与栅氧化层的刻蚀选择比。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有栅氧化层及栅极材料层；
进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层；以及
进行具有第二偏置电压和第二工艺时间的着陆刻蚀，刻蚀剩余的所述栅极材料层以形成栅极；
其中，所述主刻蚀的过程中所述栅极材料层对所述栅氧化层的第一选择比小于所述着陆刻蚀的过程中所述栅极材料层对所述栅氧化层的第二选择比。
可选的，所述栅极材料层为多晶硅层，所述主刻蚀和所述着陆刻蚀均为干法刻蚀。
可选的，所述第一工艺时间为40s～60s，所述第二工艺时间为15s～25s。
可选的，所述第一偏置电压的范围为150V～250V，所述第二偏置电压的范围为100V～150V。
可选的，所述第一选择比的范围为100～150，所述第二选择比的范围为150～200。
可选的，所述主刻蚀和所述着陆刻蚀的工艺气体均包括刻蚀气体和聚合物气体，其中，所述刻蚀气体包括氯气和溴化氢，所述聚合物气体包括氧气。
可选的，所述主刻蚀中氯气和溴化氢的流量的比值小于所述着陆刻蚀中氯气和溴化氢的流量的比值，所述主刻蚀中氧气的流量大于所述着陆刻蚀中氧气的流量。
可选的，所述主刻蚀中所述氯气的气体流量为70sccm～90sccm，所述溴化氢的气体流量为350sccm～370sccm，所述氧气的气体流量为5sccm～7sccm；所述着陆刻蚀中所述氯气的气体流量为100sccm～130sccm，所述溴化氢的气体流量为310sccm～340sccm，所述氧气的气体流量为3sccm～5sccm。
可选的，所述栅极材料层上形成有介电抗反射层，所述主刻蚀之前还包括预刻蚀，以形成图案化的介电抗反射层。
可选的，所述着陆刻蚀后还包括过刻蚀，以去除所述栅氧化层上残留的所述栅极材料层。
可选的，所述半导体器件的制造方法用于制造图像传感器。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有栅氧化层及栅极材料层；进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层；以及进行具有第二偏置电压和第二工艺时间的着陆刻蚀，刻蚀剩余的所述栅极材料层以形成栅极；其中，所述主刻蚀的过程中所述栅极材料层对所述栅氧化层的第一选择比小于所述着陆刻蚀的过程中所述栅极材料层对所述栅氧化层的第二选择比。本发明采用具有不同工艺参数的主刻蚀和着陆刻蚀，在改善栅极的剖面轮廓的同时提高了刻蚀工艺中栅极材料层与栅氧化层的刻蚀选择比，从而减少所述栅氧化层的损耗，优化了工艺窗口，改善了半导体器件的栅极形貌，提高了刻蚀工艺的稳定性和半导体器件的性能。
附图说明
图1-图3为一半导体器件的制造方法中各个步骤对应的结构示意图；
图4为一半导体器件中的栅极电镜图；
图5为本发明一实施例提供的半导体器件的制造方法的流程图；
图6-图9为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图；
图10为本发明一实施例提供的半导体器件的制造方法制成的半导体器件的栅极电镜图；
其中，附图标记如下：
100-衬底；110-栅氧化层；120-栅极材料层；121-栅极；130-介电抗反射层；140-图案化的光刻胶层；
200-衬底；210-栅氧化层；220-栅极材料层；221-栅极；230-介电抗反射层；240-图案化的光刻胶层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1-图3为一半导体器件的制造方法中各个步骤对应的结构示意图，图4为一半导体器件中的栅极电镜图。
首先，参阅图1，提供衬底100，所述衬底100上依次形成有栅氧化层110、栅极材料层120、介电抗反射层130和图案化的光刻胶层140。可选的，所述衬底100为硅衬底，所述栅氧化层110的材料包括氧化硅、二氧化硅或正硅酸乙酯，所述栅极材料层120为多晶硅层，所述介电抗反射层130的材料包括氮氧化硅。
随后，参阅图2，进行预刻蚀，以所述图案化的光刻胶层140为掩模层刻蚀所述介电抗反射层130，以形成图案化的介电抗反射层130。所述预刻蚀可以在形成所述图案化的介电抗反射层130的同时可以去除所述介电抗反射层130的表面污染物(图中未示出)以及所述栅极材料层120的表面存在的自然氧化层(图中未示出)，防止所述表面污染物和所述自然氧化层对后续的刻蚀步骤造成影响。
接着，参阅图3和图4，进行主刻蚀，以所述介电抗反射层130为掩模刻蚀所述栅极材料层120，以形成栅极121。为了防止所述栅氧化层110在所述主刻蚀中受到严重损伤，因此，所述主刻蚀采用较高的等离子体源功率和较低的偏置电压以提高所述栅极材料层120对所述栅氧化层110的刻蚀选择比。可选的，采用等离子体刻蚀工艺刻蚀所述栅极材料层120，所述主刻蚀的等离子体源功率的范围为500W～700W，所述偏置电压的范围为100V～150V，工艺气体包括氯气、溴化氢和氧气。然而，由于主刻蚀对所述栅极材料层120和所述介电抗反射层130的刻蚀速率不同，使得所述栅极材料层120和所述介电抗反射层130的交界处出现钻蚀缺陷，同时，所述栅极121的侧壁上可能出现横向刻蚀缺陷或侧掏缺陷，从而影响半导体器件的形貌和性能。
为了解决上述问题，本发明提供一种半导体器件的制造方法。图5为本发明一实施例提供的半导体器件的制造方法的流程图，参阅图5，所述半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有栅氧化层及栅极材料层；
步骤S02：进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层；以及
步骤S03：进行具有第二偏置电压和第二工艺时间的着陆刻蚀，剩余的所述栅极材料层以形成栅极。
图6-图9为本实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图，图10为本发明一实施例提供的半导体器件的制造方法制成的半导体器件的栅极电镜图。下面结合图6-图10详细介绍本实施例所述的半导体器件的制造方法。
首先，参阅图6和图7，执行步骤S01，提供衬底200，所述衬底200上依次形成有栅氧化层210及栅极材料层220。可选的，所述栅极材料层220上还形成有介电抗反射层230和图案化的光刻胶层240。本实施例中，所述衬底200为硅衬底，在本发明的其他实施例中，所述衬底200的材料还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，本发明对此不作限制。所述栅氧化层210的材料为氧化硅，在本发明的其他实施例中，所述栅氧化层210的材料可以根据实际需要进行调整，将氧化硅换成无掺杂硅玻璃、HDP氧化硅或其它材料(例如未掺杂多晶硅、二氧化硅、旋涂介电材料及流质氧化硅或其任意组合之一)，本发明对此不作限制。可选的，所述栅极材料层220为多晶硅层，所述介电抗反射层230为氮氧化硅层。
可选的，参阅图6和图7，在执行步骤S02之前，可以采用干法刻蚀工艺进行预刻蚀，以所述图案化的光刻胶层240为掩模层刻蚀所述介电抗反射层230，以形成图案化的介电抗反射层230。所述预刻蚀可以在形成所述图案化的介电抗反射层230的同时可以去除所述介电抗反射层230的表面污染物(图中未示出)以及所述栅极材料层220的表面存在的自然氧化层(图中未示出)，防止所述表面污染物和所述自然氧化层对后续的刻蚀步骤造成影响。
接着，参阅图8，执行步骤S02，进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层220。所述主刻蚀为干法刻蚀。具体的，采用等离子体干法刻蚀工艺刻蚀所述栅极材料层220，所述主刻蚀的等离子体源功率为500W～700W，所述第一偏置电压的范围为150V～250V，所述主刻蚀的过程中所述栅极材料层220对所述栅氧化层210的第一选择比的范围为100～150，所述第一工艺时间为40s～60s。可选的，所述栅极材料层220在所述主刻蚀的过程中被刻蚀的厚度占所述栅极材料层220的厚度的60％～80％。本实施例中，所述主刻蚀的工艺气体包括刻蚀气体和聚合物气体，其中，所述刻蚀气体为氯气和溴化氢的组合，所述聚合物气体包括氧气，在本发明的其他实施例中，所述刻蚀气体可以根据实际情况进行调整，例如替换为六氟化硫和溴化氢的组合，本发明对此不作限制。可选的，所述氯气的气体流量为70sccm～90sccm，所述溴化氢的气体流量为350sccm～370sccm，所述氧气的气体流量为5sccm～7sccm。
需要说明的是，在所述主刻蚀的过程中，所述聚合物气体电离形成的氧自由基与所述栅极材料层220中的硅自由基发生钝化反应，形成氧化硅并附着在所述栅极材料层220的侧壁上，从而保护所述侧壁在刻蚀过程中不受损伤，减少或避免了所述侧壁出现钻蚀缺陷、横向刻蚀缺陷或侧掏缺陷。
随后，参阅图9和图10，执行步骤S03，进行具有第二偏置电压和第二工艺时间的着陆刻蚀，刻蚀剩余的所述栅极材料层220以形成栅极221。所述着陆刻蚀为干法刻蚀。具体的，所述着陆刻蚀的等离子体源功率为500W～700W，所述第二偏置电压的范围为100V～150V，所述着陆刻蚀的过程中所述栅极材料层220对所述栅氧化层210的第二选择比的范围为150～200，所述第二工艺时间为15s～25s。本实施例中，所述主刻蚀的工艺气体包括刻蚀气体和聚合物气体，其中，所述刻蚀气体为氯气和溴化氢，所述聚合物气体包括氧气，在本发明的其他实施例中，所述刻蚀气体可以根据实际情况进行调整，例如替换为六氟化硫和溴化氢，本发明对此不作限制。可选的，所述氯气的气体流量为100sccm～130sccm，所述溴化氢的气体流量为310sccm～340sccm，所述氧气的气体流量为3sccm～5sccm。
需要说明的是，所述主刻蚀的过程中所述栅极材料层220对所述栅氧化层210的第一选择比小于所述着陆刻蚀的过程中所述栅极材料层220对所述栅氧化层210的第二选择比，使得所述着陆刻蚀的过程中所述栅氧化层210受到的损耗较小，从而优化了工艺窗口，提高了刻蚀工艺的稳定性。同时，所述主刻蚀中氯气和溴化氢的流量的比值小于所述着陆刻蚀中氯气和溴化氢的流量的比值，所述主刻蚀中氧气的流量大于所述着陆刻蚀中氧气的流量，因此着陆刻蚀中钝化反应产生的氧化硅比主刻蚀中产生的氧化硅少，从而减少或避免产生的氧化硅沉积在所述栅极221的侧壁，进而减少或避免所述栅极221出现横向刻蚀缺陷或侧掏缺陷。可选的，采用终点检测方法监测所述着陆刻蚀的刻蚀终点，当所述栅极材料层220被刻蚀至暴露所述栅氧化层210时，所述着陆刻蚀的反应腔内等离子体的成分发生变化，终点检测设备在检测到这种变化时发出刻蚀终止信号，从而结束所述着陆刻蚀。
然而，由于等离子体刻蚀工艺的刻蚀均匀性与等离子体在反应腔内的分布均匀性及其他因素有关，因此，所述主刻蚀和所述着陆刻蚀的过程中所述栅极材料层220的不同位置处的刻蚀速率可能存在微小差异，导致所述着陆刻蚀结束后所述栅氧化层210的部分表面残留有栅极材料层220。为了去除所述栅氧化层210上残留的所述栅极材料层220，可以在所述着陆刻蚀后进行过刻蚀。
对比图4和图10可知，本实施例采用具有不同工艺参数的主刻蚀和着陆刻蚀，在改善栅极的剖面轮廓的同时提高了刻蚀工艺中栅极材料层与栅氧化层的刻蚀选择比，从而减少所述栅氧化层在刻蚀工艺中的损耗，优化了工艺窗口，改善了半导体器件的栅极形貌，提高了刻蚀工艺的稳定性和半导体器件的性能。
本实施例中，所述半导体器件的制造方法用于制造图像传感器的栅极，在本发明的其他实施例中，所述半导体器件的制造方法可以用于制造其他半导体器件的栅极或其他半导体结构，本发明对此不作限制。需要说明的是，本领域技术人员在本实施例的基础上，改变所述主刻蚀和着陆刻蚀的工艺参数以形成轮廓平直的半导体结构，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
综上，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有栅氧化层及栅极材料层；进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层；以及进行具有第二偏置电压和第二工艺时间的着陆刻蚀，刻蚀剩余的所述栅极材料层以形成栅极；其中，所述主刻蚀的过程中所述栅极材料层对所述栅氧化层的第一选择比小于所述着陆刻蚀的过程中所述栅极材料层对所述栅氧化层的第二选择比。本发明采用具有不同工艺参数的主刻蚀和着陆刻蚀，在改善栅极的剖面轮廓的同时提高了刻蚀工艺中栅极材料层与栅氧化层的刻蚀选择比，从而减少所述栅氧化层的损耗，优化了工艺窗口，改善了半导体器件的栅极形貌，提高了刻蚀工艺的稳定性和半导体器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (7)
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有栅氧化层及栅极材料层，所述栅极材料层上形成有介电抗反射层，所述栅极材料层为多晶硅层；
进行具有第一偏置电压和第一工艺时间的主刻蚀，刻蚀部分厚度的所述栅极材料层；以及
进行具有第二偏置电压和第二工艺时间的着陆刻蚀，刻蚀剩余的所述栅极材料层以形成栅极；
其中，所述主刻蚀之前还包括预刻蚀，以形成图案化的介电抗反射层，所述主刻蚀和所述着陆刻蚀均为干法刻蚀，所述主刻蚀的过程中所述栅极材料层对所述栅氧化层的第一选择比小于所述着陆刻蚀的过程中所述栅极材料层对所述栅氧化层的第二选择比，所述主刻蚀和所述着陆刻蚀的工艺气体均包括刻蚀气体和聚合物气体，且所述刻蚀气体包括氯气和溴化氢，所述聚合物气体包括氧气，所述主刻蚀中氯气和溴化氢的流量的比值小于所述着陆刻蚀中氯气和溴化氢的流量的比值，所述主刻蚀中氧气的流量大于所述着陆刻蚀中氧气的流量。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一工艺时间为40s~60s，所述第二工艺时间为15s~25s。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一偏置电压的范围为150V~250V，所述第二偏置电压的范围为100V~150V。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一选择比的范围为100~150，所述第二选择比的范围为150~200。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述主刻蚀中所述氯气的气体流量为70sccm~90sccm，所述溴化氢的气体流量为350sccm~370sccm，所述氧气的气体流量为5sccm~7sccm；所述着陆刻蚀中所述氯气的气体流量为100sccm~130sccm，所述溴化氢的气体流量为310sccm~340sccm，所述氧气的气体流量为3sccm~5sccm。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述着陆刻蚀后还包括过刻蚀，以去除所述栅氧化层上残留的所述栅极材料层。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法用于制造图像传感器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110236077.9A CN113035699B (zh) | 2021-03-03 | 2021-03-03 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110236077.9A CN113035699B (zh) | 2021-03-03 | 2021-03-03 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035699A CN113035699A (zh) | 2021-06-25 |
| CN113035699B true CN113035699B (zh) | 2023-02-10 |
Family
ID=76466052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110236077.9A Active CN113035699B (zh) | 2021-03-03 | 2021-03-03 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035699B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115602537A (zh) * | 2021-07-08 | 2023-01-13 | 长鑫存储技术有限公司（Cn） | 半导体结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511448A (zh) * | 2018-03-23 | 2018-09-07 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100334688C (zh) * | 2003-12-27 | 2007-08-29 | 上海华虹（集团）有限公司 | 一种消除栅刻蚀横向凹槽的方法 |
| CN100449693C (zh) * | 2004-11-04 | 2009-01-07 | 上海华虹（集团）有限公司 | 一种去除栅刻蚀横向凹槽的方法 |
| KR101435520B1 (ko) * | 2008-08-11 | 2014-09-01 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
| CN102184852B (zh) * | 2011-03-15 | 2016-03-02 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN103439862B (zh) * | 2013-08-16 | 2016-04-27 | 上海华力微电子有限公司 | 栅极lele双重图形成型方法 |
| KR102333699B1 (ko) * | 2014-12-19 | 2021-12-02 | 에스케이하이닉스 주식회사 | 고유전 금속 게이트스택의 에칭 방법 |
-
2021
- 2021-03-03 CN CN202110236077.9A patent/CN113035699B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511448A (zh) * | 2018-03-23 | 2018-09-07 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035699A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034164B2 (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
| US9991116B1 (en) | Method for forming high aspect ratio patterning structure | |
| KR100381885B1 (ko) | 미세 게이트 전극을 구비한 반도체 장치의 제조 방법 | |
| US9054045B2 (en) | Method for isotropic etching | |
| CN100517576C (zh) | 半导体器件的制造方法 | |
| US20080160739A1 (en) | Method for fabricating semiconductor device | |
| CN100521106C (zh) | 半导体器件中凹陷通道的制造方法 | |
| CN113035699B (zh) | 半导体器件的制造方法 | |
| US5685950A (en) | Dry etching method | |
| JP4614995B2 (ja) | 半導体装置の製造方法 | |
| US6921723B1 (en) | Etching method having high silicon-to-photoresist selectivity | |
| KR20040070812A (ko) | 반도체 소자의 게이트 형성 방법 | |
| US20070048987A1 (en) | Manufacturing method of semiconductor device | |
| KR100792365B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| US20240112923A1 (en) | Etching method with metal hard mask | |
| KR100390040B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
| US10991595B1 (en) | Dry etching process for manufacturing trench structure of semiconductor apparatus | |
| KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
| KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| KR20000030956A (ko) | 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법 | |
| KR20050004651A (ko) | 반도체소자 제조방법 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| CN117810074A (zh) | 浅沟槽隔离结构的刻蚀方法 | |
| KR100424191B1 (ko) | 반도체 소자의게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 28, Fenghuang 5th Road, Zhongxin knowledge city, Huangpu District, Guangzhou, Guangdong 510000 Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin knowledge city, Huangpu District, Guangzhou, Guangdong 510000 Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |