KR100390040B1 - 반도체소자의 듀얼게이트 제조방법 - Google Patents
반도체소자의 듀얼게이트 제조방법 Download PDFInfo
- Publication number
- KR100390040B1 KR100390040B1 KR10-2001-0018403A KR20010018403A KR100390040B1 KR 100390040 B1 KR100390040 B1 KR 100390040B1 KR 20010018403 A KR20010018403 A KR 20010018403A KR 100390040 B1 KR100390040 B1 KR 100390040B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- gas
- etching process
- undoped polysilicon
- dual gate
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 79
- 229920005591 polysilicon Polymers 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 31
- 239000011261 inert gas Substances 0.000 claims description 13
- 229910052736 halogen Inorganic materials 0.000 claims description 10
- 150000002367 halogens Chemical class 0.000 claims description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Abstract
본 발명은 반도체소자의 듀얼게이트 제조방법에 관한 것으로, 특히 듀얼게이트 제조공정 중 듀얼게이트 식각 공정에 있어서, 폴리실리콘막을 다단계로 나누어 식각함으로써, 도프드 폴리실리콘과 언도프드 폴리실리콘의 식각속도 및 비등방성 식각 프로파일을 동일하게 유지되어할 수 있으며, 그로 인하여 후속 식각단계에서, 하부 게이트산화막에 대한 식각선택비의 차이가 없어 과도식각 시 게이트산화막이 손상되는 것을 방지할 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
본 발명은 반도체소자의 듀얼게이트 제조방법에 관한 것으로, 보다 상세하게는 듀얼게이트 제조공정 중 듀얼게이트 식각 공정에 있어서, 폴리실리콘막을 다단계로 나누어 식각함으로써, 도프드 폴리실리콘과 언도프드 폴리실리콘의 식각속도 및 비등방성 식각 프로파일을 동일하게 유지되어할 수 있으며, 그로 인하여 후속 식각단계에서, 하부 게이트 산화막에 대한 식각선택비의 차이가 없어 과도식각 시 게이트 산화막이 손상되는 것을 방지할 수 있는 반도체소자의 듀얼게이트 제조방법애 관한 것이다.
일반적으로, 초미세화 반도체소자의 게이트는 언도프드 폴리실리콘을 증착한 후에 N+이온 및 P+이온을 주입하여 도프드 폴리실리콘으로 형성하고, 이에 레지스트공정과 식각공정을 적용하여 게이트를 형성한다.
이와 같이 형성된 게이트 라인은 그 폭에 따라 반도체소자의 문턱전압(Threshold Voltage)등의 소자특성에 큰 영향을 미치므로, 그 임계 치수(Critical Dimension)의 균일성이 요구된다.
또한, 반도체소자의 집적도가 증가함에 따라 실리콘 기판 위에 형성되는 게이트산화막의 두께가 100Å급으로 줄어들기 때문에, 게이트 폴리실리콘에 대한 고선택성 식각이 필요하다.
따라서, 상기 도프드 폴리실리콘을 식각하여 듀얼게이트를 형성함에 있어서, 그 게이트의 식각면이 가능한 수직하게 되도록 함과 아울러 고선택성의 식각환경을 조성해야 할 과제가 주어진다.
이하, 첨부한 도 1a 내지 도 1c를 참조하여 종래 반도체소자의 듀얼게이트 제조방법을 설명한다.
우선, 도 1a에 도시된 바와 같이, 필드산화막(3)의 형성에 의하여 액티브 영역과 필드 영역이 정의된 반도체기판(1) 상에 게이트산화막(5)을 형성한 후, 언도프드 폴리실리콘(미도시함)을 증착한다.
그리고, 상기 언도프드 폴리실리콘층에 영역을 나누어 N+ 이온을 주입하여 N+ 이온으로 도프드된 N도프드 폴리실리콘층(9)과 언도프드 폴리실리콘층(7)으로 구분한다.
이어서, 상기 N도프드 폴리실리콘층(9)과 언도프드 폴리실리콘층(7) 상에 듀얼게이트 마스크패턴(11)을 형성한다.
그리고, 도 1b에 도시된 바와 같이, 상기 듀얼게이트 마스크패턴(11)을 이용하여 N도프드 폴리실리콘층(9)과 언도프드 폴리실리콘층(7)에 chlorine / bromine 및 비활성 가스의 혼합 플라즈마를 사용하여 게이트산화막(3)이 드러나는 시점까지 식각공정을 진행하여 듀얼게이트를 형성한다.
그런데, 상기 식각공정 시 사용되는 식각가스의 선택비의 한계로 인하여 N도프드 폴리실리콘층(9)의 측벽이 "A"와 같이 과도하게 식각되며, 상기 N도프드 폴리실리콘층(9)과 언도프드 폴리실리콘층(7)의 식각 선택비의 차에 의하여 언도프드 폴리실리콘층(7)이 게이트산화막(5) 상부에 잔류되는 문제점이 있었다.
그래서, 도 1c에 도시된 바와 같이, 상기 듀얼게이트 마스크패턴(11)을 이용하여 다시 chlorine / bromine 및 다량 비활성 가스가 혼합된 플라즈마를 사용하여고선택비 식각조건에서 언도프드 폴리실리콘층(7)을 과도식각한 후, 상기 마스크패턴(11)을 제거하여 듀얼게이트를 형성한다.
그러나, 상기 과도식각 시, 언도프드 폴리실리콘층(7)의 낮은 식각속도로 N도프드 폴리실리콘층(9) 영역의 게이트산화막(5)에 "B"와 같은 심한 손상이 발생되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 듀얼게이트 식각 공정에 있어서, 폴리실리콘막을 다단계로 나누어 식각함으로써, 도프드 폴리실리콘과 언도프드 폴리실리콘의 식각속도 및 비등방성 식각 프로파일을 동일하게 유지되어할 수 있으며, 그로 인하여 후속 식각단계에서, 하부 게이트산화막에 대한 식각선택비의 차이가 없어 과도식각 시 게이트산화막이 손상되는 것을 방지하는 것이 목적이다.
도 1a 내지 도 1c는 종래 반도체소자의 듀얼게이트 제조방법을 순차적으로 나타낸 단면도이며,
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 듀얼게이트 제조방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 110 : 필드산화막
120 : 게이트산화막 130 : 언도프드 폴리실리콘층
140 : N+ 이온주입 145 : N도프드 폴리실리콘층
150 : 포토레지스트 마스크 155 : 듀얼게이트 마스크패턴
상기 목적을 달성하기 위하여, 본 발명은 필드산화막을 형성하여 액티브 영역과 필드 영역이 정의된 반도체기판 상에 게이트산화막을 형성한 후, 언도프드 폴리실리콘을 증착하는 단계와; 상기 언도프드 폴리실리콘층의 일측 상부에 포트레지스트 마스크를 형성한 후, 언도프드 폴리실리콘층의 타측에 N+이온을 주입하여 N도프드 폴리실리콘 영역과 언도프드 폴리실리콘 영역을 정의하는 단계와; 상기 N도프드 폴리실리콘 영역과 언도프드 폴리실리콘 영역 상부에 듀얼게이트 마스크패턴을 형성하는 단계와; 상기 듀얼게이트 마스크패턴을 이용하여 N도프드 폴리실리콘과 언도프드 폴리실리콘을 다단계의 식각공정을 통하여 식각한 후, 듀얼게이트 마스크패턴을 제거하여 듀얼게이트를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법을 제공한다.
본 발명은 서로 다른 성질의 폴리실리콘인 N도프드 폴리실리콘과 언도프드 폴리실리콘을 fluorine을 포함하는 가스와 할로겐 가스의 혼합 플라즈마를 이용하여 시간식각을 실시하는 1단계와, 할로겐 가스와 비활성 가스를 혼합하여 게이트산화막이 드러나는 시점까지 식각하는 2단계와, 할로겐 가스와 비활성 가스를 혼합하여 게이트산화막에 대한 고선택비 식각조건으로 N도프드 폴리실리콘과 언도프드 폴리실리콘을 과도식각하는 3단계를 거쳐 식각하여 듀얼게이트를 형성하는 것을 특징으로 한다.
또한, 상기 1단계인 시간식각은 2∼30 mTorr 정도의 압력을 가하여 N도프드 폴리실리콘과 언도프드 폴리실리콘의 두께가 65∼80% 정도 식각되도록 하며, fluorine을 포함하는 가스는 총 유량에 대해 5∼25% 정도 되도록 CF4, CHF3, C2F6, C3F8, 및 C4F8가스 중 적어도 어느 하나 이상의 가스를 사용하여 식각하는 것을 특징으로 한다.
그리고, 상기 2단계와 3단계에서 비활성 가스는 2단계보다 3단계에 더 많은 양이 첨과되어 고선택비를 갖는 식각조건으로 He, Ar, N2, 및 O2가스 중 적어도 어느 하나 이상의 가스를 사용하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 듀얼게이트 제조방법을 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 필드산화막(110)의 형성에 의하여 액티브 영역과 필드 영역이 정의된 반도체기판(100) 상에 게이트산화막(120)을 형성한 후, 언도프드 폴리실리콘(130)을 증착한다.
그리고, 상기 언도프드 폴리실리콘층(130)의 일측(우측 절반) 상부에 포트레지스트 마스크(150)를 형성한 후, 언도프드 폴리실리콘층(130)의 타측(좌측 절반)에 N+이온(140)을 주입하여 N도프드 폴리실리콘 영역과 언도프드 폴리실리콘 영역을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 N도프드 폴리실리콘 영역(145)과 언도프드 폴리실리콘 영역(130) 상부에 듀얼게이트 형성을 위한 듀얼게이트 마스크패턴(155)을 각각 형성한다.
연이어, 도 2c에 도시된 바와 같이, 상기 듀얼게이트 마스크패턴(155)을 이용하여 상기 듀얼게이트 마스크패턴(155)을 이용하여 1단계로 fluorine을 포함하는 가스와 할로겐 가스의 혼합 플라즈마를 이용하여 시간식각을 실시한다.
이때, 상기 1단계에서는 2∼30 mTorr 정도의 압력을 가하여 N도프드 폴리실리콘(145)과 언도프드 폴리실리콘(130)의 두께가 65∼80% 정도 식각되도록 시간식각을 진행한다.
또한, 상기 fluorine을 포함하는 가스는 총 유량에 대해 5∼25% 정도 되도록 CF4, CHF3, C2F6, C3F8, 및 C4F8가스 중 적어도 어느 하나 이상의 가스를 사용하여 식각한다.
그 결과, 상기 fluorine을 포함하는 가스와 할로겐 가스의 혼합 플라즈마에서는 선택적 식각특성이 감소하여 N도프드 폴리실리콘 영역(145)과 언도프드 폴리실리콘 영역(130)의 식각속도의 차이가 현저하게 줄어들어 식각속도 및 비등방성 식각 프로파일이 동일하게 유지된다.
그리고, 도 2d에 도시된 바와 같이, 상기 듀얼게이트 마스크패턴(155)을 이용하여 2단계로 할로겐 가스와 비활성 가스를 혼합하여 게이트산화막(120)이 드러나는 시점까지 식각한다.
이때, 상기 비활성 가스는 He, Ar, N2, 및 O2가스 중 적어도 어느 하나 이상의 가스를 사용한다.
계속하여, 도 2e에 도시된 바와 같이, 상기 듀얼게이트 마스크패턴(155)을 이용하여 3단계로 할로겐 가스와 비활성 가스를 혼합하여 게이트산화막(120)에 대해 60:1 이상의 고선택비 식각조건으로 N도프드 폴리실리콘(145)과 언도프드 폴리실리콘(130)을 과도식각을 실시한다.
이때, 상기 비활성 가스는 He, Ar, N2, 및 O2가스 중 적어도 어느 하나 이상의 가스를 사용하며, 유량은 5∼15sccm 정도의 범위 안에서 2단계보다는 더 많이 첨과한다.
그리고, 상기 N도프드 폴리실리콘 영역(145)과 언도프드 폴리실리콘 영역(130) 상부의 듀얼게이트 마스크패턴(미도시함)을 제거하여 듀얼게이트를 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 듀얼게이트 제조방법을 이용하게 되면, 듀얼게이트 식각 공정에 있어서, 폴리실리콘막을 다단계로 나누어 식각함으로써, 도프드 폴리실리콘과 언도프드 폴리실리콘의 식각속도 및 비등방성 식각 프로파일을 동일하게 유지되어할 수 있으며, 그로 인하여 후속 식각단계에서, 하부 게이트산화막에 대한 식각선택비의 차이가 없어 과도식각 시 게이트산화막이 손상되는 것을 방지할 수 있다.
또한, 상기 듀얼게이트들의 임계 치수(Critical Dimension)가 균일하게 형성되어. 반도체소자의 특성을 향상시킬 수 있다,
Claims (15)
- 필드산화막을 형성하여 액티브 영역과 필드 영역이 정의된 반도체기판 상에 게이트산화막을 형성한 후, 언도프드 폴리실리콘을 증착하는 단계와;상기 언도프드 폴리실리콘층의 일측 상부에 포트레지스트 마스크를 형성한 후, 언도프드 폴리실리콘층의 타측에 N+이온을 주입하여 N도프드 폴리실리콘 영역과 언도프드 폴리실리콘 영역을 정의하는 단계와;상기 N도프드 폴리실리콘 영역과 언도프드 폴리실리콘 영역 상부에 듀얼게이트 마스크패턴을 형성하는 단계와;상기 듀얼게이트 마스크패턴을 이용하여 N도프드 폴리실리콘과 언도프드 폴리실리콘을 fluorine을 포함하는 가스와 할로겐 가스의 혼합 플라즈마를 이용하여 시간식각을 실시하는 제1식공정과, 할로겐 가스와 비활성 가스를 혼합하여 게이트산화막이 드러나는 시점까지 식각하는 제2식각공정과, 할로겐 가스와 비활성 가스를 혼합하여 게이트산화막에 대한 고선택비 식각조건으로 N도프드 폴리실리콘과 언도프드 폴리실리콘을 과도식각하는 제3식각공정을 순차적으로 진행하여 식각하는 단계와;상기 듀얼게이트 마스크패턴을 제거하여 듀얼게이트를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 삭제
- 제 1항에 있어서, 상기 제1식각공정은 N도프드 폴리실리콘과 언도프드 폴리실리콘의 두께가 65∼80% 정도 식각되도록 시간식각을 하는 것은 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 제 1항에 있어서, 상기 제1식각공정은 2∼30 mTorr 정도의 압력에서 실시하는 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 제 1항에 있어서, 상기 fluorine을 포함하는 가스는 CF4, CHF3, C2F6, C3F8, 및 C4F8가스 중 적어도 어느 하나 이상의 가스인 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 제 1항 또는 제 5항에 있어서, 상기 fluorine을 포함하는 가스는 총 유량에 대해 5∼25% 정도 되도록 사용하는 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 제 1항에 있어서, 상기 제2식각공정과 제3식각공정에서 사용되는 비활성 가스는 He, Ar, N2, 및 O2가스 중 적어도 어느 하나 이상의 가스인 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 제 1항 또는 제 7항에 있어서, 상기 비활성 가스의 양이 제2식각공정보다 제3식각공정에 더 첨과되는 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0018403A KR100390040B1 (ko) | 2001-04-06 | 2001-04-06 | 반도체소자의 듀얼게이트 제조방법 |
| US10/116,833 US20020164857A1 (en) | 2001-04-06 | 2002-04-05 | Method for forming dual gate of a semiconductor device |
| JP2002105154A JP2002368127A (ja) | 2001-04-06 | 2002-04-08 | 半導体素子のデュアルゲート製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0018403A KR100390040B1 (ko) | 2001-04-06 | 2001-04-06 | 반도체소자의 듀얼게이트 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020078624A KR20020078624A (ko) | 2002-10-19 |
| KR100390040B1 true KR100390040B1 (ko) | 2003-07-04 |
Family
ID=19707939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0018403A KR100390040B1 (ko) | 2001-04-06 | 2001-04-06 | 반도체소자의 듀얼게이트 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020164857A1 (ko) |
| JP (1) | JP2002368127A (ko) |
| KR (1) | KR100390040B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050917A (ja) | 2003-07-30 | 2005-02-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7144820B2 (en) * | 2004-01-02 | 2006-12-05 | Infineon Technologies Ag | Method of manufacturing a layer sequence and a method of manufacturing an integrated circuit |
| US20050236366A1 (en) * | 2004-04-27 | 2005-10-27 | Taiwan Semiconductor Manufacturing Co. | Use of C2F6 gas to gain vertical profile in high dosage implanted poly film |
| JP5119696B2 (ja) * | 2007-03-20 | 2013-01-16 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7794333B2 (en) | 2008-02-21 | 2010-09-14 | Sri Sports Limited | Strike face insert |
| CN102184852B (zh) * | 2011-03-15 | 2016-03-02 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN112820640A (zh) * | 2021-01-06 | 2021-05-18 | 华虹半导体(无锡)有限公司 | 多晶硅的刻蚀方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008139A (en) * | 1996-06-17 | 1999-12-28 | Applied Materials Inc. | Method of etching polycide structures |
-
2001
- 2001-04-06 KR KR10-2001-0018403A patent/KR100390040B1/ko not_active IP Right Cessation
-
2002
- 2002-04-05 US US10/116,833 patent/US20020164857A1/en not_active Abandoned
- 2002-04-08 JP JP2002105154A patent/JP2002368127A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020078624A (ko) | 2002-10-19 |
| US20020164857A1 (en) | 2002-11-07 |
| JP2002368127A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470625B2 (en) | Method of plasma etching a substrate | |
| KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
| KR100706780B1 (ko) | 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법 | |
| KR100451513B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US6703269B2 (en) | Method to form gate conductor structures of dual doped polysilicon | |
| KR100390040B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
| KR100503814B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| US6417083B1 (en) | Methods for manufacturing semiconductor devices | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| CN109037040B (zh) | 提高双大马士革刻蚀次沟槽工艺窗口的方法 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| US6406999B1 (en) | Semiconductor device having reduced line width variations between tightly spaced and isolated features | |
| KR100479969B1 (ko) | 반도체 플래시 메모리 소자 제조 방법 | |
| KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
| KR100303357B1 (ko) | 반도체 소자의 제조방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR100259072B1 (ko) | 금속게이트 형성방법 | |
| KR100447219B1 (ko) | 반도체소자의제조방법 | |
| KR100886641B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100377163B1 (ko) | 반도체소자의 폴리실리콘 플러그 형성 방법 | |
| KR100699682B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000030956A (ko) | 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법 | |
| KR100550642B1 (ko) | 반도체 소자의 도전패턴 형성 방법 | |
| KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
| KR100259071B1 (ko) | 반도체소자의 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |