CN112820640A - 多晶硅的刻蚀方法 - Google Patents
多晶硅的刻蚀方法 Download PDFInfo
- Publication number
- CN112820640A CN112820640A CN202110011318.XA CN202110011318A CN112820640A CN 112820640 A CN112820640 A CN 112820640A CN 202110011318 A CN202110011318 A CN 202110011318A CN 112820640 A CN112820640 A CN 112820640A
- Authority
- CN
- China
- Prior art keywords
- etching
- polysilicon
- polycrystalline silicon
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 132
- 238000005530 etching Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 95
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 19
- 230000007704 transition Effects 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000006872 improvement Effects 0.000 description 8
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种多晶硅的刻蚀方法，针对两部分区域之间具有台阶的多晶硅刻蚀，所述两部分区域包含高压氧化层区域以及多晶硅栅极区域；两部分区域进行多晶硅同步刻蚀时，先通过第一步多晶硅刻蚀工艺形成过渡形貌，然后再通过两次多晶硅刻蚀将高压氧化层区域及多晶硅栅极区域的多晶硅形貌刻蚀到设计状态。
Description
技术领域
本发明涉及半导体制造领域，具体是指一种多晶硅的刻蚀方法。
背景技术
多晶硅刻蚀是半导体器件制造中不可或缺的工艺步骤，通常都是通过改变刻蚀气体来调节多晶硅的形貌，常见的多晶硅刻蚀气体为氯气、溴气或者两者的混合气体。氯气能产生各向异性的硅侧壁剖面并对氧化硅有很好的选择比，溴基气体同样是各向异性的并对氧化硅和氮化硅的选择比很高。但刻蚀受到不同刻蚀率的影响，在有些情况下，改变刻蚀气体并不能完全满足器件对多晶硅的形貌要求。
对于采用特殊多晶硅栅极结构的器件来说，如图1所示，虚线左侧为高压氧化层HVOX区域，右侧为多晶硅栅极GPL结构区域。整个层次从上到下包含光刻胶层PR，抗反射涂层BARC，硬掩模层HM，多晶硅层POLY以及栅氧化层GOX，由于虚线左侧高压氧化层区域多了一层高压氧化层HVOX，使得左侧与右侧形成高度差异。由于高压氧化层HVOX的台阶高度差异导致的两种较大差异高度的多晶硅表面形貌，采用传统的多晶硅刻蚀工艺刻蚀会造成过刻蚀或HVOX台阶处的多晶硅残留，如图2及图3所示，图2中以光刻胶定义或者硬掩模HM出栅极进行刻蚀，继续刻蚀时如图3所示，当左侧高压氧化层HVOX区域刻蚀量足够时，右侧多晶硅栅极GPL结构区域又会出现过刻蚀的现象，如图3中上图虚线圆圈处所示；当保证右侧多晶硅栅极GPL结构区域形貌刻蚀完好时，左侧的高压氧化层HVOX区域刻蚀量又略显不足，导致如图3中虚线圆圈处的高压氧化层HVOX台阶处有多晶硅残留，后续造成一些工艺上的缺陷。
发明内容
本发明的目的在于提供一种多晶硅的刻蚀方法，保证在多晶硅栅极刻蚀形貌达到要求时，高压氧化层区域的刻蚀也能同步达到理想效果。
为解决上述问题，本发明提供一种多晶硅的刻蚀方法，所述的多晶硅刻蚀针对两部分区域之间具有台阶的多晶硅刻蚀，所述两部分区域包含高压氧化层区域以及多晶硅栅极区域；两部分区域进行多晶硅同步刻蚀时，先通过第一步多晶硅刻蚀工艺形成过渡形貌，然后再通过两次多晶硅刻蚀将高压氧化层区域及多晶硅栅极区域的多晶硅形貌刻蚀到设计状态。
进一步的改进是，所述的两部分区域，其中高压氧化层区域从上至下依次包含光刻胶、背面抗反射涂层、硬掩模层、多晶硅层、高压氧化层以及栅氧化层；所述的多晶硅栅极区域从上之下依次包含光刻胶、背面抗反射涂层、硬掩模层、多晶硅层以及栅氧化层。
进一步的改进是，对所述两部分区域进行同步刻蚀，首先利用光刻胶的定义将图形转移到硬掩模层上，然后去除光刻胶，在硬掩模层的定义下通过刻蚀形成过渡形貌；所述过渡形貌是将多晶硅层刻蚀掉一部分，使高压氧化层区域的栅氧化层上以及多晶硅栅极区域的栅氧化层上仍保留有多晶硅。
进一步的改进是，所述的两次多晶硅刻蚀，第一次刻蚀完成后使多晶硅栅极区域的多晶硅栅极两侧残留少量多晶硅，同时，高压氧化层区域的高压氧化层台阶下同步残留有多晶硅。
进一步的改进是，进行第二次刻蚀时，通过修饰性的精细刻蚀，将多晶硅栅极两侧残留的多晶硅以及高压氧化层区域的高压氧化层台阶下残留的多晶硅完全去除，此时多晶硅栅极具有完整形貌，高压氧化层区域的高压氧化层台阶下也无多晶硅残留。
进一步的改进是，所述的两次多晶硅辅助刻蚀，第一次多晶硅辅助刻蚀及第二次多晶硅辅助刻蚀均采用干法刻蚀工艺。
进一步的改进是，所述的第一步多晶硅刻蚀工艺形成过渡形貌，刻蚀采用干法刻蚀，刻蚀气体压强 6～10mt，刻蚀源功率：500～700W，偏置功率 80W，刻蚀气体为 HBr、Cl2、CF4以及O2。
进一步的改进是，所述的两次多晶硅辅助刻蚀，其中第一次多晶硅辅助刻蚀，刻蚀气体压强 6～10mt，源刻蚀功率：300～400W，偏置功率 35W，刻蚀气体为 HBr、He以及O2；所述的第二次多晶硅辅助刻蚀，刻蚀气体压强 40～60mt，刻蚀源功率：400～600W，偏置功率60W，刻蚀气体 HBr、He以及O2。
本发明所述的多晶硅的刻蚀方法，针对具有特殊形貌的多晶硅结构，先刻蚀形成过渡型形貌，然后再采用分布蚀刻工艺方法，精确去除多晶硅栅极及高压氧化层区域的残留多晶硅，保证刻蚀相貌达到理想状态时多晶硅能被完全去除。
附图说明
图1 是具有特殊多晶硅栅极结构的器件的剖面示意图。
图2 是现有工艺进行一次刻蚀之后器件剖面形貌示意图。
图3 是现有工艺刻蚀不足或者刻蚀过量之后的器件形貌示意图。
图4 是本发明刻蚀形成过渡型形貌的示意图。
图5 是本发明过渡型形貌之后第一次刻蚀的示意图。
图6 是本发明进行第二次修饰性的精确刻蚀示意图。
图7 是本发明工艺流程示意图。
具体实施方式
本发明提供一种多晶硅的刻蚀方法，针对如图1所示的具有特殊多晶硅形貌的器件结构，图中器件结构包含两个部分，虚线左侧为高压氧化层HVOX区域，右侧为多晶硅栅极GPL结构区域。其中高压氧化层区域从上至下依次包含光刻胶、背面抗反射涂层、硬掩模层、多晶硅层、高压氧化层以及栅氧化层；所述的多晶硅栅极区域从上之下依次包含光刻胶、背面抗反射涂层、硬掩模层、多晶硅层以及栅氧化层。
由于虚线左侧高压氧化层区域多了一层高压氧化层HVOX，使得左侧与右侧形成高度差异。在对上述形貌进行多晶硅刻蚀形成多晶硅栅极时，所述的多晶硅刻蚀针对两部分区域之间具有台阶的多晶硅刻蚀，所述两部分区域包含高压氧化层区域以及多晶硅栅极区域；两部分区域进行多晶硅同步刻蚀时，先通过一步多晶硅刻蚀工艺形成过渡型形貌，如图4所示。本步骤刻蚀采用干法刻蚀工艺，刻蚀气体压强 6～10mt，刻蚀源功率：500～700W，偏置功率 80W，刻蚀气体为 HBr、Cl2、CF4以及O2的混合气体。同步刻蚀时，首先利用光刻胶的定义将图形转移到硬掩模层上，然后去除光刻胶，在硬掩模层的定义下通过刻蚀形成过渡形貌；所述过渡形貌是将多晶硅层刻蚀掉一部分，使高压氧化层区域的栅氧化层上以及多晶硅栅极区域的栅氧化层上仍保留有一层较薄的多晶硅。
然后再通过两次多晶硅辅助刻蚀将高压氧化层区域及多晶硅栅极区域的多晶硅形貌刻蚀到设计状态。
所述的两次多晶硅辅助刻蚀，第一次辅助刻蚀完成后使多晶硅栅极区域的多晶硅栅极两侧残留少量多晶硅，同时，高压氧化层区域的高压氧化层台阶下同步残留有多晶硅。如图5所示。本次辅助刻蚀采用干法刻蚀工艺对多晶硅进行刻蚀，刻蚀气体采用HBr、He以及O2的混合气体，气体压强 6～10mt，源刻蚀功率为300～400W，偏置功率 35W。
如图6所示，进行第二次多晶硅辅助刻蚀时，通过修饰性的精细刻蚀，将多晶硅栅极两侧残留的多晶硅以及高压氧化层区域的高压氧化层台阶下残留的多晶硅完全去除，此时多晶硅栅极具有完整形貌，高压氧化层区域的高压氧化层台阶下也无多晶硅残留。这一步的精细刻蚀采用干法刻蚀工艺，干法刻蚀工艺能精确地控制刻蚀区域以及刻蚀量，将残留的多晶硅全部去除。本次刻蚀采用的刻蚀气体为HBr、He以及O2的混合气体，刻蚀气体压强 40～60mt，刻蚀源功率：400～600W，偏置功率 60W。
在经过一步多晶硅刻蚀形成过渡形貌之后，再通过两次多晶硅辅助刻蚀，对剩余的多晶硅进行精细的修饰性刻蚀工艺，使需要被去除的多晶硅能完全去除干净，同时多晶硅栅极形成完好的形貌。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种多晶硅的刻蚀方法，其特征在于：所述的多晶硅刻蚀针对两部分区域之间具有台阶的多晶硅刻蚀，所述两部分区域包含高压氧化层区域以及多晶硅栅极区域；两部分区域进行多晶硅同步刻蚀时，先通过第一步多晶硅刻蚀工艺形成过渡形貌，然后再通过两次多晶硅辅助刻蚀将高压氧化层区域及多晶硅栅极区域的多晶硅形貌刻蚀到设计状态。
2.如权利要求1所述的多晶硅的刻蚀方法，其特征在于：所述的两部分区域，其中高压氧化层区域从上至下依次包含光刻胶、底部抗反射涂层、硬掩模层、多晶硅层、高压氧化层以及栅氧化层；所述的多晶硅栅极区域从上之下依次包含光刻胶、底部抗反射涂层、硬掩模层、多晶硅层以及栅氧化层。
3.如权利要求2所述的多晶硅的刻蚀方法，其特征在于：对所述两部分区域进行同步刻蚀，首先利用光刻胶的定义将图形转移到硬掩模层上，然后去除光刻胶，在硬掩模层的定义下通过刻蚀形成过渡形貌；所述过渡形貌是将多晶硅层刻蚀掉一部分，使高压氧化层区域的栅氧化层上以及多晶硅栅极区域的栅氧化层上仍保留有多晶硅。
4.如权利要求1所述的多晶硅的刻蚀方法，其特征在于：所述的两次多晶硅辅助刻蚀，第一次辅助刻蚀完成后使多晶硅栅极区域的多晶硅栅极两侧残留少量多晶硅，同时，高压氧化层区域的高压氧化层台阶下同步残留有多晶硅。
5.如权利要求4所述的多晶硅的刻蚀方法，其特征在于：进行第二次辅助刻蚀时，通过修饰性的精细刻蚀，将多晶硅栅极两侧残留的多晶硅以及高压氧化层区域的高压氧化层台阶下残留的多晶硅完全去除，此时多晶硅栅极具有完整形貌，高压氧化层区域的高压氧化层台阶下也无多晶硅残留。
6.如权利要求4所述的多晶硅的刻蚀方法，其特征在于：所述的两次多晶硅辅助刻蚀，第一次刻蚀采用干法刻蚀工艺，第二次刻蚀采用干法刻蚀工艺。
7.如权利要求1所述的多晶硅的刻蚀方法，其特征在于：所述的第一步多晶硅刻蚀工艺形成过渡形貌，刻蚀采用干法刻蚀，刻蚀气体压强 6～10mt，刻蚀源功率：500～700W，偏置功率 80W，刻蚀气体为 HBr、Cl2、CF4以及O2。
8.如权利要求6所述的多晶硅的刻蚀方法，其特征在于：所述的两次多晶硅辅助刻蚀，其中第一次多晶硅辅助刻蚀，刻蚀气体压强 6～10mt，源刻蚀功率：300～400W，偏置功率35W，刻蚀气体为 HBr、He以及O2；所述的第二次多晶硅辅助刻蚀，刻蚀气体压强 40～60mt，刻蚀源功率：400～600W，偏置功率 60W，刻蚀气体 HBr、He以及O2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110011318.XA CN112820640A (zh) | 2021-01-06 | 2021-01-06 | 多晶硅的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110011318.XA CN112820640A (zh) | 2021-01-06 | 2021-01-06 | 多晶硅的刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112820640A true CN112820640A (zh) | 2021-05-18 |
Family
ID=75857696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110011318.XA Pending CN112820640A (zh) | 2021-01-06 | 2021-01-06 | 多晶硅的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820640A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019768A (ko) * | 1994-11-02 | 1996-06-17 | 김주용 | 트랜지스터 제조방법 |
| US6146542A (en) * | 1998-01-09 | 2000-11-14 | Hyundia Electronics Industries Co., Ltd. | Dry etching method of multilayer film |
| KR20010063527A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 반도체소자의 게이트 패턴 형성방법 |
| US20020164857A1 (en) * | 2001-04-06 | 2002-11-07 | Hynix Semiconductor Inc. | Method for forming dual gate of a semiconductor device |
| KR20050010157A (ko) * | 2003-07-18 | 2005-01-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 형성 방법 |
| JP2007059933A (ja) * | 2006-10-16 | 2007-03-08 | Yamaha Corp | ポリシリコンエッチング方法 |
| CN101924024A (zh) * | 2009-06-12 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的刻蚀方法以及半导体器件的制作方法 |
| CN102184852A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN102592985A (zh) * | 2012-02-28 | 2012-07-18 | 上海华力微电子有限公司 | 一种氧化硅栅极补偿隔离区刻蚀的方法 |
| CN111415900A (zh) * | 2020-03-18 | 2020-07-14 | 华虹半导体(无锡)有限公司 | 多晶硅刻蚀方法 |
-
2021
- 2021-01-06 CN CN202110011318.XA patent/CN112820640A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019768A (ko) * | 1994-11-02 | 1996-06-17 | 김주용 | 트랜지스터 제조방법 |
| US6146542A (en) * | 1998-01-09 | 2000-11-14 | Hyundia Electronics Industries Co., Ltd. | Dry etching method of multilayer film |
| KR20010063527A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 반도체소자의 게이트 패턴 형성방법 |
| US20020164857A1 (en) * | 2001-04-06 | 2002-11-07 | Hynix Semiconductor Inc. | Method for forming dual gate of a semiconductor device |
| KR20050010157A (ko) * | 2003-07-18 | 2005-01-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 형성 방법 |
| JP2007059933A (ja) * | 2006-10-16 | 2007-03-08 | Yamaha Corp | ポリシリコンエッチング方法 |
| CN101924024A (zh) * | 2009-06-12 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅极的刻蚀方法以及半导体器件的制作方法 |
| CN102184852A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN102592985A (zh) * | 2012-02-28 | 2012-07-18 | 上海华力微电子有限公司 | 一种氧化硅栅极补偿隔离区刻蚀的方法 |
| CN111415900A (zh) * | 2020-03-18 | 2020-07-14 | 华虹半导体(无锡)有限公司 | 多晶硅刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100744068B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| TWI425578B (zh) | 製造半導體元件之凹陷閘極之方法 | |
| US6010829A (en) | Polysilicon linewidth reduction using a BARC-poly etch process | |
| JP2004152784A (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
| CN102931073B (zh) | 一种半导体器件的制作方法 | |
| CN110649134B (zh) | 图形化衬底的制作方法、图形化衬底和发光二极管 | |
| CN110838449A (zh) | 鳍体的制造方法 | |
| TW201735115A (zh) | 半導體裝置之製造方法 | |
| CN212303666U (zh) | 半导体结构及半导体器件 | |
| CN112820640A (zh) | 多晶硅的刻蚀方法 | |
| CN104241088B (zh) | 条形结构的形成方法 | |
| CN104979175B (zh) | 栅极及晶体管的形成方法 | |
| KR100792365B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| CN113035699B (zh) | 半导体器件的制造方法 | |
| CN111415900B (zh) | 多晶硅刻蚀方法 | |
| CN115566078A (zh) | 一种半导体介质层结构及制作方法 | |
| CN102867742B (zh) | 一种消除形貌变形的等离子刻蚀方法 | |
| CN1260802C (zh) | 浅沟槽隔离的形成方法 | |
| CN107706107B (zh) | 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| KR100639213B1 (ko) | 반도체 소자의 제조방법 | |
| CN106783583B (zh) | 一种优化低功耗产品漏电流的方法 | |
| CN107993922B (zh) | 避免控制栅形成中刻蚀返工导致无定型碳膜剥落的方法 | |
| CN107833833A (zh) | 一种形成不同深度接触孔的刻蚀方法 | |
| CN104517887B (zh) | 一种制作半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |