CN110649134B - 图形化衬底的制作方法、图形化衬底和发光二极管 - Google Patents
图形化衬底的制作方法、图形化衬底和发光二极管 Download PDFInfo
- Publication number
- CN110649134B CN110649134B CN201810667825.7A CN201810667825A CN110649134B CN 110649134 B CN110649134 B CN 110649134B CN 201810667825 A CN201810667825 A CN 201810667825A CN 110649134 B CN110649134 B CN 110649134B
- Authority
- CN
- China
- Prior art keywords
- etching gas
- range
- preset
- etching
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 31
- 230000004048 modification Effects 0.000 claims abstract description 12
- 238000012986 modification Methods 0.000 claims abstract description 12
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 8
- 230000005764 inhibitory process Effects 0.000 claims abstract description 4
- 238000012876 topography Methods 0.000 claims description 31
- 229910015844 BCl3 Inorganic materials 0.000 claims description 12
- 238000007664 blowing Methods 0.000 claims description 9
- 230000002596 correlated effect Effects 0.000 claims description 6
- 230000001629 suppression Effects 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种图形化衬底的制作方法、图形化衬底和发光二极管。包括初始阶段:在衬底上形成具有初始形貌的图形化掩膜;形貌形成阶段,通入第一刻蚀气体,在预设的第一刻蚀工艺参数下,形成具有预定形貌的图形化掩膜以及初步图形化衬底;拐角形成抑制阶段:通入第二刻蚀气体,在预设的第二刻蚀工艺参数下,抑制所述具有预定形貌的图形化掩膜拐角的形成,以获得中间图形化衬底;形貌修饰阶段,通入第三刻蚀气体,在预设的第三刻蚀工艺参数下,对中间图形化衬底的侧壁形貌进行修饰,以获得最终图形化衬底。本发明的图案化衬底的制作方法,可以有效缩短工艺制程时间,提高产能。
Description
技术领域
本发明涉及半导体制造技术领域,具体涉及一种图形化衬底的制作方法、一种图形化衬底和一种发光二极管。
背景技术
PSS(Patterned Sapphire Substrates)即图形化衬底技术,是目前普遍采用的一种提高GaN基LED器件光效率的方法。该方法可以有效减少GaN外延材料的位错密度,从而减小了有源区的非辐射复合,减小了反向漏电流,提高了LED的寿命。有源区发出的光,经由GaN和蓝宝石衬底界面多次散射,改变了全反射光的出射角,增加了LED的光从正面(正装)和背面(倒装)出射的几率,从而提高了光的提取效率。同时反向漏电流减小,LED的寿命也得到了延长。市场上主流的PSS制作流程是通过光刻在蓝宝石衬底上制作圆柱形PR掩膜,然后通过干法刻蚀形成圆锥形PSS。
相关技术中,PSS图案化衬底的制作方法一般包括主刻蚀和过刻蚀,其中,主刻蚀过程一般通过控制PSS的刻蚀速率,调整选择比提升高度,过刻蚀阶段采用较高的下功率长时间修饰形貌,以达到最终刻蚀尺寸和形貌的要求。
显然,相关技术中的PSS图案化衬底的制作方法,修饰形貌时间过长,导致图案化衬底的工艺时间长,产能较低,无法满足生产的需求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种图形化衬底的制作方法、一种图形化衬底和一种发光二极管。
为了实现上述目的,本发明的第一方面,提供了一种图形化衬底的制作方法,包括:
初始阶段:在衬底上形成具有初始形貌的图形化掩膜;
形貌形成阶段:通入第一刻蚀气体,在预设的第一刻蚀工艺参数下,形成具有预定形貌的图形化掩膜以及初步图形化衬底;
拐角形成抑制阶段:通入第二刻蚀气体,在预设的第二刻蚀工艺参数下,抑制所述具有预定形貌的图形化掩膜拐角的形成,直至所述具有预定形貌的图形化掩膜完全被刻蚀,以获得中间图形化衬底,其中,通过增大所述初步图形化衬底的底宽和/或减小所述具有预定形貌的图形化掩膜的收缩速度,能抑制所述具有预定形貌的图形化掩膜拐角的形成;
形貌修饰阶段:通入第三刻蚀气体,在预设的第三刻蚀工艺参数下,对所述中间图形化衬底的侧壁形貌进行修饰,以获得最终图形化衬底。
可选地,所述第二刻蚀气体包括主刻蚀气体和辅助刻蚀气体,通过调节所述辅助刻蚀气体在所述第二刻蚀气体中所占的比例,能够调整所述初步图形化衬底的底宽,其中,
所述辅助刻蚀气体在所述第二刻蚀气体中所占的比例与所述初步图形化衬底的底宽呈正相关。
可选地,通过调节下电极功率的大小,能够调节所述具有预定形貌的图形化掩膜的收缩速度,其中,
所述下电极功率的大小与所述具有预定形貌的图形化掩膜的收缩速度呈正相关。
可选地,所述第一刻蚀气体包括BCl3,所述预设的第一刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为500W-800W、所述第一刻蚀气体流量范围为100~150sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为10min~15min。
可选地,所述主刻蚀气体包括BCl3,所述辅助刻蚀气体包括CHF3或CH4,所述预设的第二刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为400W-700W、所述主刻蚀气体流量范围为100~150sccm、所述辅助刻蚀气体CHF3或CH4流量范围为15sccm~30sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为10min~20min。
可选地,所述第三刻蚀气体包括BCl3,所述预设的第三刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为700W-800W、所述第三刻蚀气体流量范围为60~150sccmBCl3、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为5min~10min。
可选地,在所述形貌形成阶段,所述图形化掩膜的纵截面形貌从矩形变成三角形。
可选地,所述图形化掩膜采用纳米压印工艺制作形成。
本发明的第二方面,提供了一种图形化衬底,所述图形化衬底采用前文记载的所述的图形化衬底的制作方法制作形成。
本发明的第三方面,提供了一种发光二极管,所述发光二极管包括前文记载的所述的图形化衬底。
本发明的图形化衬底的制作方法、图形化衬底和发光二极管。分为初始阶段、形貌形成阶段、拐角形成抑制阶段和形貌修饰阶段,最为关键的是拐角形成抑制阶段,在该阶段中,可以有效抑制具有预定形貌的图形化掩膜拐角的形成,从而可以经过短时间内形貌修饰,即可完成图案化衬底的制作。因此,本发明中的图形化衬底的制作方法、图形化衬底和发光二极管,可以有效缩短工艺制程时间,提高产能。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1为本发明第一实施例中图形化衬底的刻蚀过程示意图;
图2为本发明第二实施例中图形化衬底形成过程中的受不同刻蚀参数影响下的侧壁形貌趋势图;
图3为本发明第三实施例中图形化衬底形成过程中的受不同刻蚀参数影响下的侧壁形貌趋势图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
如图1所示,本发明的第一方面,涉及一种图形化衬底的制作方法,包括:
初始阶段:在衬底上形成具有初始形貌的图形化掩膜。
具体地,在本步骤中,形成具有初始形貌的图形化掩膜,例如,如图1中的A图形所示,可以在衬底1上形成一层光刻胶,并对该光刻胶进行曝光和显影,最终形成具有初始形貌的图形化掩膜2,如图1中A图形所示,该图形化掩膜2的初始形貌的纵截面呈矩形,当然,根据实际需要,该图形化掩膜2的初始形貌的纵截面也可以呈其他图形结构。
形貌形成阶段:通入第一刻蚀气体,在预设的第一刻蚀工艺参数下,形成具有预定形貌的图形化掩膜以及初步图形化衬底。此时,该具有预定形貌的图形化掩膜并未出现收缩。
具体地,在本步骤中,如图1中B图形所示,通过所设定的第一刻蚀工艺参数,可以调整衬底1对图形化掩膜2的选择比,例如,可以使得选择比较低,这样,在对覆盖有图形化掩膜2的衬底1进行刻蚀时,可以使得图形化掩膜2的刻蚀速率较快,从而可以使得图形化掩膜2快速形成具有预定形貌的图形化掩膜3以及初步图形化衬底4,如图1中的B图形所示,具有预定形貌的图形化掩膜3的纵截面呈三角形结构。而没有被具有预定形貌的图形化掩膜3所覆盖的衬底1被刻蚀掉,形成如图1中的B图形所示的初步图形化衬底4。
此外,在本步骤中,可以通过采用较高的下电极功率结合较低的选择比一起完成对图形化掩膜的刻蚀,使得其形貌可以由最初的矩形快速变成三角形形貌。
需要说明的是,在本步骤中,第一刻蚀气体可以仅仅包括一种主刻蚀气体,例如BCl3,但是,如果图形化掩膜的高度过低可以加入少量增加选择比的辅助刻蚀气体,例如,CHF3、CH4等,这样,不仅可以提高选择比,还可以增加刻蚀速率,减少工艺时间。
拐角形成抑制阶段:通入第二刻蚀气体,在预设的第二刻蚀工艺参数下,抑制具有预定形貌的图形化掩膜拐角的形成,直至具有预定形貌的图形化掩膜完全被刻蚀,以获得中间图形化衬底,其中,通过增大所述初步图形化衬底的底宽和/或减小具有预定形貌的图形化掩膜的收缩速度,能抑制具有预定形貌的图形化掩膜拐角的形成。
具体地,如图1中B→C所示,在本步骤中,第二刻蚀气体可以包括主刻蚀气体和辅助刻蚀气体,可以通过合理控制主刻蚀气体和辅助刻蚀气体的比例,一方面,可以增加选择比提升高度,另一方面,可以控制三角形侧壁形貌,逐步增大初步图形化衬底4的底宽,也就是是说,在初步图形化衬底4的底宽的基础上,逐步增大其底宽,换句话说,所获得的中间图形化衬底5的底宽大于初步图形化衬底4的底宽。同时减小具有预定形貌的图形化掩膜3的收缩速度,抑制具有预定形貌的图形化掩膜3拐角的形成,直至该具有预定形貌的图形化掩膜3完全刻蚀,以获得中间图形化衬底5。
形貌修饰阶段:通入第三刻蚀气体,在预设的第三刻蚀工艺参数下,对所述中间图形化衬底的侧壁形貌进行修饰,以获得最终图形化衬底。
具体地,如图1中C→D所示,在本步骤中,第三刻蚀气体可以包括BCl3或者其他类型的刻蚀气体,并且设定第三刻蚀工艺参数,对中间图形化衬底5的侧壁形貌进行修饰,由于在拐角形成抑制阶段中具有预定形貌的图形化掩膜并没有出现拐角,因此,可以短时间内将中间图形化衬底5的侧壁形貌修饰好,获得如图1中D图形所示的最终图形化衬底6。
本实施例中的图形化衬底的制作方法,分为初始阶段、形貌形成阶段、拐角形成抑制阶段和形貌修饰阶段,最为关键的是拐角形成抑制阶段,在该阶段中,可以有效抑制具有预定形貌的图形化掩膜拐角的形成,从而可以经过短时间内形貌修饰,即可完成图案化衬底的制作。因此,本实施例中的图案化衬底的制作方法,可以有效缩短工艺制程时间,提高产能。
可选地,所述第二刻蚀气体包括主刻蚀气体和辅助刻蚀气体,通过调节所述辅助刻蚀气体在所述第二刻蚀气体中所占的比例,能够调整所述初步图形化衬底的底宽,其中,
所述辅助刻蚀气体在所述第二刻蚀气体中所占的比例与所述初步图形化衬底的底宽呈正相关。
具体地,在下电极功率不变的情况下,辅助刻蚀气体所占的比例越大,可以使得初步图形化衬底的底宽越大,越不易形成拐角,如图2中1-2-3图形变化,辅助刻蚀气体所占的比例越小,初步图形化衬底的底宽越小,越易形成突兀拐角,如图2中3-2-1图形变化。因此刻蚀过程中需根据最终刻蚀尺寸同步控制底宽增大幅度和图形化掩膜的收缩速度。
此外,也可以通过调节下电极功率的大小,以调节所述具有预定形貌的图形化掩膜的收缩速度,其中,
所述下电极功率的大小与所述具有预定形貌的图形化掩膜的收缩速度呈正相关。
具体地,在主刻蚀气体和辅助刻蚀气体的流量不变的情况下,下电极功率越大,图形化掩膜收缩越快,选择比越低,越易形成突兀拐角,如图3中3-2-1图形变化。相反下电极功率越低,图形化掩膜的收缩越慢,选择比越高,越不易形成突兀拐角,如图3中1-2-3图形变化。
可选地,所述第一刻蚀气体包括BCl3,所述预设的第一刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为500W-800W、所述第一刻蚀气体流量范围为100~150sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为10min~15min。
可选地,所述主刻蚀气体包括BCl3,所述辅助刻蚀气体包括CHF3或CH4,所述预设的第二刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为400W-700W、所述主刻蚀气体流量范围为100~150sccm、所述辅助刻蚀气体CHF3或CH4流量范围为15sccm~30sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为10min~20min。
可选地,所述第三刻蚀气体包括BCl3,所述预设的第三刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为700W-800W、所述第三刻蚀气体流量范围为60~150sccmBCl3、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为5min~10min。
可选地,所述图形化掩膜采用纳米压印工艺制作形成,即,由纳米压印工艺制成的压印胶。
本发明的第二方面,提供了一种图形化衬底,所述图形化衬底采用前文记载的所述的图形化衬底的制作方法制作形成。
本实施例中的图形化衬底,采用前文记载的图形化衬底的制作方法制作形成,分为初始阶段、形貌形成阶段、拐角形成抑制阶段和形貌修饰阶段,最为关键的是拐角形成抑制阶段,在该阶段中,可以有效抑制具有预定形貌的图形化掩膜拐角的形成,从而可以经过短时间内形貌修饰,即可完成图案化衬底的制作。因此,本实施例中的图案化衬底,可以有效缩短工艺制程时间,提高产能。
本发明的第三方面,提供了一种发光二极管,所述发光二极管包括前文记载的所述的图形化衬底。
本实施例中的发光二极管,包括前文记载的图形化衬底,该图形化衬底采用前文记载的图形化衬底的制作方法制作形成,分为初始阶段、形貌形成阶段、拐角形成抑制阶段和形貌修饰阶段,最为关键的是拐角形成抑制阶段,在该阶段中,可以有效抑制具有预定形貌的图形化掩膜拐角的形成,从而可以经过短时间内形貌修饰,即可完成图案化衬底的制作。因此,本实施例中的发光二极管,可以有效缩短工艺制程时间,提高产能。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种图形化衬底的制作方法,其特征在于,包括:
初始阶段:在衬底上形成具有初始形貌的图形化掩膜;
形貌形成阶段:通入第一刻蚀气体,在预设的第一刻蚀工艺参数下,形成具有预定形貌的图形化掩膜以及初步图形化衬底;
拐角形成抑制阶段:通入第二刻蚀气体,在预设的第二刻蚀工艺参数下,抑制所述具有预定形貌的图形化掩膜拐角的形成,直至所述具有预定形貌的图形化掩膜完全被刻蚀,以获得中间图形化衬底,其中,通过增大所述初步图形化衬底的底宽和/或减小所述具有预定形貌的图形化掩膜的收缩速度,能抑制所述具有预定形貌的图形化掩膜拐角的形成;
形貌修饰阶段:通入第三刻蚀气体,在预设的第三刻蚀工艺参数下,对所述中间图形化衬底的侧壁形貌进行修饰,以获得最终图形化衬底;
所述第二刻蚀气体包括主刻蚀气体和辅助刻蚀气体,通过调节所述辅助刻蚀气体在所述第二刻蚀气体中所占的比例,能够调整所述初步图形化衬底的底宽,其中,
所述辅助刻蚀气体在所述第二刻蚀气体中所占的比例与所述初步图形化衬底的底宽呈正相关。
2.根据权利要求1所述的图形化衬底的制作方法,其特征在于,通过调节下电极功率的大小,能够调节所述具有预定形貌的图形化掩膜的收缩速度,其中,
所述下电极功率的大小与所述具有预定形貌的图形化掩膜的收缩速度呈正相关。
3.根据权利要求1所述的图形化衬底的制作方法,其特征在于,所述第一刻蚀气体包括BCl3,所述预设的第一刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为500W-800W、所述第一刻蚀气体流量范围为100~150sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为10min~15min。
4.根据权利要求1所述的图形化衬底的制作方法,其特征在于,所述主刻蚀气体包括BCl3,所述辅助刻蚀气体包括CHF3或CH4,所述预设的第二刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为400W-700W、所述主刻蚀气体流量范围为100~150sccm、所述辅助刻蚀气体CHF3或CH4流量范围为15sccm~30sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为10min~20min。
5.根据权利要求1所述的图形化衬底的制作方法,其特征在于,所述第三刻蚀气体包括BCl3,所述预设的第三刻蚀工艺参数满足下述条件:
腔室压力的范围为2mT~5mT、上电极功率的范围为1200W~2400W、下电极功率范围为700W-800W、所述第三刻蚀气体BCl3流量范围为60~150sccm、背吹气体He的压力范围为4T~6T、温度范围为10℃~30℃和刻蚀时间为5min~10min。
6.根据权利要求1至5中任意一项所述的图形化衬底的制作方法,其特征在于,在所述形貌形成阶段,所述图形化掩膜的纵截面形貌从矩形变成三角形。
7.根据权利要求1至5中任意一项所述的图形化衬底的制作方法,其特征在于,所述图形化掩膜采用纳米压印工艺制作形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810667825.7A CN110649134B (zh) | 2018-06-26 | 2018-06-26 | 图形化衬底的制作方法、图形化衬底和发光二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810667825.7A CN110649134B (zh) | 2018-06-26 | 2018-06-26 | 图形化衬底的制作方法、图形化衬底和发光二极管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110649134A CN110649134A (zh) | 2020-01-03 |
CN110649134B true CN110649134B (zh) | 2021-04-09 |
Family
ID=68988998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810667825.7A Active CN110649134B (zh) | 2018-06-26 | 2018-06-26 | 图形化衬底的制作方法、图形化衬底和发光二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110649134B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111599674B (zh) * | 2020-05-28 | 2023-11-14 | 北京北方华创微电子装备有限公司 | 复合衬底的刻蚀方法 |
CN111725063B (zh) * | 2020-06-19 | 2024-05-17 | 北京北方华创微电子装备有限公司 | 半导体衬底的刻蚀方法 |
CN114220893B (zh) * | 2021-12-17 | 2024-04-16 | 北京北方华创微电子装备有限公司 | 蓝宝石衬底的刻蚀方法 |
CN114871572A (zh) * | 2022-05-10 | 2022-08-09 | 杭州华遨科技有限公司 | 激光扫描控制方法、装置及激光扫描系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100607323B1 (ko) * | 2004-07-12 | 2006-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
CN102931071B (zh) * | 2011-08-08 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种图形化蓝宝石衬底的方法及装置 |
CN106571295B (zh) * | 2015-10-10 | 2020-03-31 | 北京北方华创微电子装备有限公司 | 制造图形化蓝宝石衬底的方法 |
-
2018
- 2018-06-26 CN CN201810667825.7A patent/CN110649134B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110649134A (zh) | 2020-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110649134B (zh) | 图形化衬底的制作方法、图形化衬底和发光二极管 | |
KR100882240B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
CN111599674B (zh) | 复合衬底的刻蚀方法 | |
KR101344646B1 (ko) | 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법 | |
CN213124474U (zh) | 一种图形化复合衬底和led外延片 | |
WO2016061881A1 (zh) | 一种图形化衬底的方法 | |
CN106571295B (zh) | 制造图形化蓝宝石衬底的方法 | |
CN104752198A (zh) | 基片刻蚀方法 | |
CN102255010B (zh) | 一种氮化镓发光二极管的制作方法 | |
CN105355538A (zh) | 一种刻蚀方法 | |
KR100714626B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
CN108899281A (zh) | 横向扩散金属氧化物半导体的制备方法 | |
CN110867503B (zh) | 图形化衬底的制作方法、图形化衬底和发光二极管 | |
TW201310694A (zh) | 發光二極體與其形成方法 | |
CN104752190A (zh) | 基片刻蚀方法 | |
CN103219437A (zh) | 蓝宝石图形衬底的制备方法 | |
CN109524524A (zh) | 一种用于LED的GaN深沟平坦化的制作方法 | |
KR101641365B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
KR20050065745A (ko) | 반도체 소자의 패턴 형성 방법 | |
CN111048414B (zh) | 一种沟槽刻蚀及侧壁粗化方法和发光二极管 | |
CN102569038A (zh) | 图形化衬底的制作方法 | |
CN111725063B (zh) | 半导体衬底的刻蚀方法 | |
CN109037029B (zh) | 一种蓝宝石等离子刻蚀负载效应的图形修饰方法及系统 | |
CN106783583B (zh) | 一种优化低功耗产品漏电流的方法 | |
CN108878286B (zh) | 一种刻蚀工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |