CN108899281A - 横向扩散金属氧化物半导体的制备方法 - Google Patents
横向扩散金属氧化物半导体的制备方法 Download PDFInfo
- Publication number
- CN108899281A CN108899281A CN201810638970.2A CN201810638970A CN108899281A CN 108899281 A CN108899281 A CN 108899281A CN 201810638970 A CN201810638970 A CN 201810638970A CN 108899281 A CN108899281 A CN 108899281A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- patterned
- lateral diffusion
- preparation
- diffusion metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 35
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 35
- 238000009792 diffusion process Methods 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229920005591 polysilicon Polymers 0.000 abstract description 19
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种横向扩散金属氧化物半导体的制备方法，包括：提供一衬底；在衬底表面形成一氧化层；刻蚀所述氧化层以形成图案化的氧化层；在所述图案化的氧化层上形成一掩膜；在所述衬底和所述掩膜上形成一层光刻胶，并进行光刻形成图案化的光刻胶；对图案化的氧化层进行湿法刻蚀形成场板氧化层；去除光刻胶和掩膜。通过本发明提供的横向扩散金属氧化物半导体的制备方法，可以减少图案化的氧化层的顶端被刻蚀的尺寸，使形成的场板氧化层的顶端部分的尺寸达标，并且，场板氧化层的侧壁不再是比较直的侧壁，而是有弧度的侧壁，场板氧化层与衬底之间夹角处的多晶硅可以清除干净，从而增加横向扩散金属氧化物半导体的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种横向扩散金属氧化物半导体的制备方法。
背景技术
横向扩散金属氧化物半导体(LDMOS)在集成电路设计与制造中有着重要地位，具有耐压高、增益大、失真低等优点，目前LDMOS设计的重点是如何合理缓和击穿电压与导通电阻之间的矛盾，横向扩散金属氧化物半导体由于要承受高电压，并且因为开启电阻大，所以横向扩散金属氧化物半导体的场板氧化层需要达到一定的厚度，一般为1200埃至1500埃。
现有技术形成LDMOS的方法是，提供一具有P型阱区和N型源区的衬底，在衬底上形成氧化层，对氧化层进行刻蚀形成场板氧化层，接着在场板氧化层与衬底上形成栅极氧化层，接着刻蚀栅极氧化层，接着在栅极氧化层上形成多晶硅层，对多晶硅层进行刻蚀形成栅极结构，但是由于之前形成的场板氧化层两边的侧壁比较直，侧壁与衬底的夹角也不圆滑，因此侧壁与衬底之间夹角的附近的多晶硅不能被完全刻蚀去除，导致形成多晶硅残留，造成漏电，最终影响LDMOS的性能。
发明内容
本发明的目的在于提供一种横向扩散金属氧化物半导体的制备方法，以改善场板氧化层的侧壁具有弧度表面，使场板氧化层与衬底之间夹角处的多晶硅可以清除干净，增加横向扩散金属氧化物半导体的电学性能。
为了达到上述目的，本发明提供了一种横向扩散金属氧化物半导体的制备方法，包括：
提供一衬底；
在所述衬底表面形成一氧化层；
刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；
在所述图案化的氧化层上形成一掩膜；
在所述衬底和所述掩膜上形成一层光刻胶，并进行光刻形成图案化的光刻胶；
对所述图案化的氧化层进行湿法刻蚀形成具有弧形侧壁的场板氧化层；
去除所述光刻胶和所述掩膜。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，在所述衬底表面形成一氧化层的步骤之前，还包括在阱区形成P型基极区、N型源极区以及用来隔离所述P型基极区和所述N型源极区的浅沟槽隔离结构。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述氧化层的厚度为1200埃至1500埃。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，，所述掩模的厚度为100埃至300埃。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述掩模的材料包括氮化硅。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，湿法刻蚀所述图案化的氧化层的时间为200秒至300秒。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，刻蚀所述图案化的氧化层所使用的液体为氢氟酸。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，去除掩膜的方法包括，湿法刻蚀去除所述掩膜，刻蚀所述掩模所使用的液体为磷酸。
发明人发现干法刻蚀图案化的氧化层而形成的场板氧化层，侧壁比较直，并且侧壁与衬底表面形成的角度接近于90度，后续多晶硅沉积后，可能造成多晶硅刻蚀去除不干净的情况，发明人还发现通过将场板氧化层的侧壁做成斜坡的样子可以减少或完全清除多晶硅的残留，通过研究发现使用湿法刻蚀对图案化的氧化层进行刻蚀可以刻蚀出有斜坡的侧壁，但是由于湿法刻蚀的各向同性的特点，图案化的氧化层会被横向刻蚀，又由于湿法刻蚀图案化的氧化层以形成场板氧化层的时间较长，可能使得图案化的氧化层的顶端部分被刻蚀去除的尺寸较多，造成湿法刻蚀后的场板氧化层的顶端部分的尺寸比目标尺寸小，并且，由于湿法刻蚀过程中，图案化的氧化层的顶端部分的尺寸在逐渐减小，位于图案化的氧化层上的图案化的光刻胶可以会由于接触面积的减小而脱落，进一步影响了场板氧化层的形成。在本发明提供的横向扩散金属氧化物半导体的制备方法中，刻蚀氧化层形成图案化的氧化层，接着在图案化的氧化层上形成掩膜，湿法刻蚀图案化的氧化层以形成场板氧化层，可以减少图案化的氧化层的顶端被刻蚀的尺寸，使形成的场板氧化层的顶端部分的尺寸达标，并且，场板氧化层的侧壁不再是比较直的侧壁，而是有弧度的侧壁，场板氧化层与衬底之间夹角处的多晶硅可以清除干净，从而增加横向扩散金属氧化物半导体(LDMOS)的性能。
附图说明
图1是本发明实施例的横向扩散金属氧化物半导体的制备方法的流程图；
图2至图9是本发明实施例的横向扩散金属氧化物半导体的制备方法的剖面示意图；
图中：110-衬底、120-P型阱区、121-P型基极区、122-浅沟槽隔离结构、123-N型源极区、130-N型源区、141-氧化层、142-图案化的氧化层、150-掩膜、160-图案化的光刻胶、170-场板氧化层、180-图案化的栅极氧化层、190-图案化的多晶硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提出了一种横向扩散金属氧化物半导体的制备方法，参照图1，横向扩散金属氧化物半导体的制备方法包括：
S11：提供一衬底；
S12：在所述衬底表面形成一氧化层；
S13：刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；
S14：在所述图案化的氧化层上形成一掩膜；
S15：在所述衬底和所述掩膜上形成一层光刻胶，并进行光刻形成图案化的光刻胶；
S16：对所述图案化的氧化层进行湿法刻蚀形成具有弧形侧壁的场板氧化层；
S17：去除所述光刻胶和所述掩膜。
首先，请参照图2，提供一衬底110，衬底110可以是一硅片，通过对衬底110进行离子注入以形成P型基极区121、N型源极区123以及形成用来隔离所述P型基极区121和所述N型源极区123的浅沟槽隔离结构122。
接着，请继续参照图2，在整个衬底110上通过热生长形成一层氧化层141，氧化层141的材料可以是氧化硅，氧化层141的厚度为1200埃至1500埃，例如，氧化层141的厚度可以为1300埃。
接着，请参照图2和图3，对热生长形成的氧化层141进行刻蚀，刻蚀部分氧化层141，直到露出衬底110表面，以形成图案化的氧化层142，图案化的氧化层142在衬底110表面形成块状结构，图案化的氧化层142的侧壁比较直，并且与衬底110表面形成的夹角也不圆滑。
接着，请参照图4，在衬底110和图案化的氧化层142上形成一层掩膜150，掩膜150可以是一氮化硅层，掩膜150的厚度为100埃至300埃，例如，可以是200埃，形成掩膜150的方法可以是化学气相沉积方法。
接着，请继续参照图4，在掩膜150上形成一层光刻胶，并且光刻形成图案化的光刻胶160，图案化的光刻胶160位于掩膜150的顶端。
接着，请参照图4和图5，湿法刻蚀图案化的氧化层142以形成场板氧化层170，具体的可以使用氢氟酸刻蚀，湿法刻蚀的时间大概为200秒至300秒。刻蚀后形成的场板氧化层170具有弧形的侧壁，侧壁与衬底110表面之间的夹角也不是直角并且夹角圆滑，有益于这个夹角附近形成的多晶硅的去除。在上一步骤中，图案化的氧化层142顶端覆上一层掩膜150，掩膜150材料为氧化硅，氮化硅对光刻胶(图案化的光刻胶160)有很强的粘性，图案化的光刻胶160不会从掩膜150上面轻易脱落，同时，掩膜150还可以阻止氢氟酸对图案化的氧化层142的横向刻蚀，即可以减少氢氟酸对图案化的氧化层142的顶端部分的腐蚀，参照图5，可以看到掩膜150与形成的场板氧化层170顶端部分的缺口比较小，即场板氧化层170顶端部分被刻蚀的比较少，留下的尺寸相比于现有技术的尺寸更大。而湿法刻蚀图案化的氧化层142形成场板氧化层170的时间较长大概为200秒至300秒，现有技术使用这个时间对图案化的氧化层进行湿法刻蚀，会造成图案化的氧化层的顶端部分被横向刻蚀严重，损失的尺寸比较大，导致最后形成的场板氧化层顶端部分的尺寸不达标，从而影响横向扩散金属氧化物半导体的性能。
接着，请继续参照图5和图6，去掉图案化的光刻胶160，去除图案化的光刻胶160的方法可以采用湿法刻蚀也可以采用干法刻蚀。
接着，请继续参照图5和图6，湿法刻蚀去掉掩膜150，具体的，可以用磷酸溶液湿法刻蚀去掉掩膜150，场板氧化层170的侧壁是一个有弧度的侧壁，并且侧壁与衬底110表面之间形成的夹角不再是接近与直角也比较平滑的。
接着，请参照图7，通过离子注入的方式形成P型阱区120和N型漂移区130，P型阱区120的区域包含P型基极区121、N型源极区123和浅沟槽隔离结构122，N型漂移区130的区域包含场板氧化层170。实际生产中，一个硅片上可以形成多个图案化的氧化层142、多个P型阱区120和多个N型源区130，本实施例选用一个图案化的氧化层142、一个P型阱区120和一个N型源区130作为例子进行说明。
接着，请参照图8，在场板氧化层170和衬底110上形成一栅极氧化层，并对部分P型阱区120和部分N型漂移区130的栅极氧化层进行刻蚀暴露出衬底110，保留场板氧化层170的侧壁到P型阱区120的N型源区123之间的栅极氧化层以形成图案化的栅极氧化层180。
接着，请参照图9，在图案化后的栅极氧化层180和衬底110上形成多晶硅层，刻蚀去除部分P型阱区120和部分N型漂移区130的多晶硅层，直到露出衬底110，形成的图案化的多晶硅层190位于场板氧化层170的部分顶端上以及场板氧化层170的侧壁到P型阱区120的N型源极区123之间(形成的图案化的多晶硅层190位于场板氧化层170的部分顶端上和图形化的栅极氧化层180上)。在本发明实施例中，场板氧化层170顶端的其余部分、场板氧化层170远离P型阱区120的侧壁(图9中，场板氧化层170右边的侧壁)以及与此侧壁接近的衬底110上的多晶硅层都将被去除，而场板氧化层170的侧壁有弧度，并且侧壁与衬底110之间形成的角度比较圆滑，因此，相对于现有技术，本实施例在侧壁与衬底110的夹角处或夹角附近的多晶硅都更加容易刻蚀去除，不会形成多晶硅残留或者残留的多晶硅比现有技术残留的多晶硅少，从而增加了横向扩散金属氧化物半导体(LDMOS)器件的性能。
综上，在本发明实施例提供的横向扩散金属氧化物半导体的制备方法中，刻蚀氧化层形成图案化的氧化层，接着在图案化的氧化层上形成掩膜，湿法刻蚀图案化的氧化层以形成场板氧化层，可以减少图案化的氧化层的顶端被刻蚀的尺寸，使形成的场板氧化层的顶端部分的尺寸达标，并且，场板氧化层的侧壁不再是比较直的侧壁，而是有弧度的侧壁，场板氧化层与衬底之间夹角处的多晶硅可以清除干净，从而增加横向扩散金属氧化物半导体(LDMOS)的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (8)
1.一种横向扩散金属氧化物半导体的制备方法，其特征在于，包括：
提供一衬底；
在所述衬底表面形成一氧化层；
刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；
在所述图案化的氧化层上形成一掩膜；
在所述衬底和所述掩膜上形成一层光刻胶，并进行光刻形成图案化的光刻胶；
对所述图案化的氧化层进行湿法刻蚀形成具有弧形侧壁的场板氧化层；
去除所述光刻胶和所述掩膜。
2.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，在所述衬底表面形成一氧化层的步骤之前，还包括在所述阱区形成P型基极区、N型源极区以及用来隔离所述P型基极区和所述N型源极区的浅沟槽隔离结构。
3.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述氧化层的厚度为1200埃至1500埃。
4.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述掩模的厚度为100埃至300埃。
5.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述掩模的材料包括氮化硅。
6.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，湿法刻蚀所述图案化的氧化层的时间为200秒至300秒。
7.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，刻蚀所述图案化的氧化层所使用的液体为氢氟酸。
8.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，去除掩膜的方法包括，湿法刻蚀去除所述掩膜，刻蚀所述掩模所使用的液体为磷酸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810638970.2A CN108899281A (zh) | 2018-06-20 | 2018-06-20 | 横向扩散金属氧化物半导体的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810638970.2A CN108899281A (zh) | 2018-06-20 | 2018-06-20 | 横向扩散金属氧化物半导体的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108899281A true CN108899281A (zh) | 2018-11-27 |
Family
ID=64345295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810638970.2A Pending CN108899281A (zh) | 2018-06-20 | 2018-06-20 | 横向扩散金属氧化物半导体的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899281A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
| CN115274422A (zh) * | 2022-09-26 | 2022-11-01 | 广州粤芯半导体技术有限公司 | 半导体器件的制造方法及半导体器件 |
| CN116779431A (zh) * | 2023-08-07 | 2023-09-19 | 杭州谱析光晶半导体科技有限公司 | 一种将多晶硅顶角圆润化的处理方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511902B1 (en) * | 2002-03-26 | 2003-01-28 | Macronix International Co., Ltd. | Fabrication method for forming rounded corner of contact window and via by two-step light etching technique |
| KR20060075103A (ko) * | 2004-12-28 | 2006-07-04 | 동부일렉트로닉스 주식회사 | 금속 층간 절연막 형성 방법 |
| CN101958234A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 光刻刻蚀制作工艺 |
| CN102646712A (zh) * | 2012-05-04 | 2012-08-22 | 上海先进半导体制造股份有限公司 | 一种ldmos器件及其制造方法 |
| CN106206310A (zh) * | 2015-05-07 | 2016-12-07 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体器件的制作方法 |
| US20170263763A1 (en) * | 2014-12-23 | 2017-09-14 | Magnachip Semiconductor, Ltd. | Semiconductor device |
-
2018
- 2018-06-20 CN CN201810638970.2A patent/CN108899281A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511902B1 (en) * | 2002-03-26 | 2003-01-28 | Macronix International Co., Ltd. | Fabrication method for forming rounded corner of contact window and via by two-step light etching technique |
| KR20060075103A (ko) * | 2004-12-28 | 2006-07-04 | 동부일렉트로닉스 주식회사 | 금속 층간 절연막 형성 방법 |
| CN101958234A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 光刻刻蚀制作工艺 |
| CN102646712A (zh) * | 2012-05-04 | 2012-08-22 | 上海先进半导体制造股份有限公司 | 一种ldmos器件及其制造方法 |
| US20170263763A1 (en) * | 2014-12-23 | 2017-09-14 | Magnachip Semiconductor, Ltd. | Semiconductor device |
| CN106206310A (zh) * | 2015-05-07 | 2016-12-07 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体器件的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
| CN115274422A (zh) * | 2022-09-26 | 2022-11-01 | 广州粤芯半导体技术有限公司 | 半导体器件的制造方法及半导体器件 |
| CN116779431A (zh) * | 2023-08-07 | 2023-09-19 | 杭州谱析光晶半导体科技有限公司 | 一种将多晶硅顶角圆润化的处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902572B2 (en) | Field effect transistor and method for manufacturing the same | |
| JP2016537816A (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
| CN108899281A (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| US7445975B2 (en) | Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure | |
| KR100831260B1 (ko) | 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 | |
| CN101202232B (zh) | 半导体器件的形成方法及半导体器件 | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| US20100255649A1 (en) | Methods of fabricating recessed channel metal oxide semiconductor (mos) transistors | |
| KR100814417B1 (ko) | 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법 | |
| KR100874431B1 (ko) | 반도체 소자의 리세스 게이트 형성 방법 | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| US20050179115A1 (en) | Semiconductor device and a method of manufacture therefor | |
| KR100866260B1 (ko) | 비대칭 엘디디 모스펫의 제조방법 | |
| KR101119739B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| US20150349072A1 (en) | Semiconductor device and fabrication method therefor | |
| KR100472858B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100672783B1 (ko) | 반도체 소자의 제조 방법 | |
| CN113496944A (zh) | 半导体结构的形成方法 | |
| KR100620169B1 (ko) | 단채널 효과를 방지하는 반도체 소자 제조 방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR100731143B1 (ko) | 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법 | |
| CN118039566A (zh) | 半导体结构及制备方法 | |
| KR101068136B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR101024754B1 (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181127 |
|
| RJ01 | Rejection of invention patent application after publication |