KR100831260B1 - 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 - Google Patents

트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 Download PDF

Info

Publication number
KR100831260B1
KR100831260B1 KR1020060137298A KR20060137298A KR100831260B1 KR 100831260 B1 KR100831260 B1 KR 100831260B1 KR 1020060137298 A KR1020060137298 A KR 1020060137298A KR 20060137298 A KR20060137298 A KR 20060137298A KR 100831260 B1 KR100831260 B1 KR 100831260B1
Authority
KR
South Korea
Prior art keywords
trench
layer
forming
corner rounding
substrate
Prior art date
Application number
KR1020060137298A
Other languages
English (en)
Inventor
류상욱
한만길
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137298A priority Critical patent/KR100831260B1/ko
Priority to US11/948,791 priority patent/US7759216B2/en
Application granted granted Critical
Publication of KR100831260B1 publication Critical patent/KR100831260B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Abstract

본 발명은 활성 영역의 패턴 밀도에 상관없이 균일한 형상의 모서리 라운딩부를 안정적으로 형성하는 방법에 관한 것으로, 본 발명에 따른 트렌치 소자 격리막에 모서리 라운딩부를 형성하는 방법은 (A1) 반도체 기판에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계와, (B1) 패드 질화막 위에 감광막을 도포하고, 감광막을 선택 식각하여 트렌치 감광막 패턴을 형성하는 단계와, (C1) 트렌치 감광막 패턴을 식각 저지막으로 하여 패드 산화막과 패드 질화막을 식각하여 트렌치 감광막 패턴에 대응되는 영역의 반도체 기판을 노출시키는 단계와, (D1) 상기 노출된 반도체 기판에 질소 이온을 주입하여 질소 이온주입층을 형성하는 단계와, (E1) 질소 이온주입층이 기판 측면과 아래쪽으로 확산되도록 하여 질화막층을 형성하는 단계와, (F1) 질화막층을 제거하고, 질화막층이 제거되고 남은 반도체 기판을 식각하여 상부 모서리에 모서리 라운딩부가 형성된 트렌치를 형성하는 단계를 포함한다.
트렌치, 소자 격리(isolation), STI, 모서리 라운딩(corner rounding)

Description

트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법{Method for Forming Corner Rounding in Trench Isolation}
도 1은 종래 트렌치 소자 격리막에서 모서리 라운딩을 형성하는 공정을 설명하기 위한 단면도.
도 2a 내지 도 2g는 본 발명에 따른 모서리 라운딩부를 형성하는 공정을 보여주는 단면도.
<도면의 주요 부호에 대한 설명>
20: 반도체 기판 22: 패드 산화막
23: 트렌치 패턴 24: 패드 질화막
25: 트렌치 26: 트렌치 감광막
28: 버퍼 산화막 30: 질소 이온주입층
30a: 질화막층 35a: 모서리 라운딩부
본 발명은 반도체 집적회로 소자에서 트렌치 소자 격리막을 형성하는 방법에 관한 것으로서, 좀 더 구체적으로는 활성 영역의 패턴 밀도에 상관없이 균일한 형상의 모서리 라운딩부를 안정적으로 형성하는 방법에 관한 것이다.
반도체 집적회로 소자의 고집적화와 고성능화 요구에 따라 금속 산화물 반도체 전계효과 트랜지스터(MOSFEF: Metal Oxide Semiconductor Feeld Effect Transistor)의 게이트 선폭 축소 기술과 더불어 소자 내의 회로들을 격리하는 기술이 중요하게 되었다. 소자 격리를 위해 실리콘의 국부산화(LOCOS: Local Oxidation of Silicon) 기술을 개량한 기술들이 사용되었다. 예를 들면, 패드 산화막의 두께를 매우 얇게(약 50Å 이내) 한 TOLOCOS (Thin Oxide LOCOS), PBL (Poly Buffered LOCOS), 질화막을 스페이서(spacer)로 사용하는 NSLOCOS (Nitride Spacer LOCOS), 폴리 실리콘을 스페이서로 사용하는 PSLOCOS (Poly Spacer LOCOS), 필드 영역의 Si 층을 수백 Å 정도 식각한 후 산화막을 성장시키는 SRLOCOS (Si Recessed LOCOS) 등이 개량 LOCOS 기술로 소자 격리를 위해 많이 사용되었다. 그러나 이러한 개량 LOCOS 기술들은 0.25㎛ 급 이사의 집적회로 소자에서는 버즈 비크(bird's beak) 크기 축소의 한계, 필드 산화막의 체적비(volume ratio)에 따른 토폴로지 효과(topology effect)로 인한 공정상의 어려움, 필드 영역의 박형화(thining)로 인한 소자 격리의 전기적 특성 제어의 어려움, 집적 공정의 증가로 인한 제조 원가 상승 등의 한계가 있기 때문에, 얕은 트렌치 격리(STI: Shallow Trench Isolation) 방식이 널리 사용되고 있다.
STI 소자 격리막은 소자 격리 특성이 우수하고 점유 면적도 작기 때문에, 반도체 집적회로 소자의 고집적화에 적합하다. STI 소자 격리막의 형성은 통상 다음과 같은 공정으로 이루어진다. 먼저, 실리콘 기판에 패드 산화막과 패드 질화막 을 형성한다. 이이서, 실리콘 기판의 노출 영역을 식각하여 트렌치를 형성하고, 패드 산화막과 패드 질화막의 일부분을 선택 식각하여 트렌치의 상부 모서리를 노출시킨다. 다음으로, 건식 식각 공정을 진행하여 트렌치의 모서리를 라운딩(rounding)한 후, 열산화 공정을 진행하여 트렌치의 표면에 산화막을 형성한다. 그 후, 트렌치 내부를 채우도록 산화막을 두껍게 증착하고, 화학기계적 연마(CMP: Chemical Mechanical Polishing) 공정을 진행하여 트렌치 소자 분리막을 완성한다.
그런데 STI 소자 격리에서는 필드 영역과 소자 격리 영역의 경계 부분에 생기는 활성 영역의 끝이 90도 이상으로 형성되는 모서리 영역이 생기기 때문에, 이 영역의 게이트 산화막에 인가되는 전기장의 세기가 국부적으로 매우 커지는 전기적 특성의 악화 문제가 발생한다. 이러한 비상적인 전기장으로 인해 누설 전류가 생기고 절연 파괴 현상이 나타날 수 있다. 또한, 트랜지스터의 문턱전압 이하 특성에서 특히 벌크 전압의 증가에 따라 이 영역의 채널이 더 빨리 역전(inversion)되어 험프(hump) 현상이 발생하는 등 반도체 집적회로 소자의 전기적 특성을 악화시키고 신뢰성을 떨어뜨리므로, 트렌치의 모서리 영역을 둥글게 만드는 모서리 라운딩(corner rounding)을 어떻게 하느냐가 STI 소자 격리 기술의 가장 큰 과제 중 하나이다.
모서리 라운딩을 위해 도 1에 나타낸 것처럼 반도체 기판(10)에 산화막(12)과 질화막(14)을 도포하고 트렌치 마스크(16)를 패턴 형성하고, 산화막(12)과 질화막(14)을 건식 식각한 다음, 실리콘 기판(10)을 건식 식각할 때 측벽 폴리머(sidewall polymer)를 다량생성하는 가스(HBr 등)을 이용하여 기판(10)의 식각 초기부터 측벽에 폴리머를 형성하면서 기판 식각을 하면, 어느 정도 식각이 진행된 후 측벽 폴리머의 자연적인 손실 등으로 인하여 질화막 측벽의 폴리머가 손실되면서 그 아래 부분의 실리콘 영역이 새로이 드러나게 되고, 이 부분의 식각이 상대적으로 늦게 시작되면서 트렌치(15)의 상부 모서리에 라운딩부(17)가 생기도록 하는 방법을 사용할 수 있다.
그런데, 이러한 종래 방법에서는 측벽 폴리머 역시 플라즈마 건식 식각을 할 때 생기는 식각 부산물이고, 라운딩부(17)의 형상도 식각되는 패턴의 밀도에 따라 차이가 날 수 밖에 없다. 특히, 0.13㎛급 이하의 고집적, 고성능 반도체 집적회로 소자일 경우에는 패턴 밀도에 따른 라운딩부 형상 차이가 매우 심하고, 조밀한 부분과 넓은 부분의 험프 현상, 포화 전류(IDsat) 등 소자 격리막의 전기적 특성에 많은 차이가 나타난다.
또한, 도 1에 나타낸 종래 기술은 MLE(Micro-Loading Effect)에 의한 제어가 매우 힘들고, 건식 식각 과정에서 폴리머가 과다하게 형성되어 공정 관리가 어렵다.
한편, 트렌치(15)를 형성한 다음 열산화막을 형성하고 이를 제거하는 과정을 통해 모서리 라운딩부를 만드는 라운딩 산화(rounding oxidation) 방법이 있으나, 이것도 트렌치의 양끝단에서 소스/드레인을 형성해야 할 활성 영역으로 침범하는 정도가 동일하여 활성 영역이 좁은 지역은 상대적으로 라운딩이 많이 되고, 넓은 활성 영역에서는 라운딩이 작아지는 현상이 발생한다. 이러한 현상은 집적도가 높은 0.13㎛ 급 이하의 반도체 집적회로 소자의 제조에서는 더 심각한 문제로 나타 난다.
본 발명의 목적은 트렌치 소자 격리막의 상부 모서리를 라운딩하는 새로운 방법을 제공하는 것이다.
본 발명의 다른 목적은 패턴의 밀도에 영향을 받지 않는 트렌치 모서리 라운딩부를 안정적으로 형성함으로써, 반도체 집적회로 소자의 고집적화 및 고성능화를 달성하는 것이다.
본 발명의 일구현예에 따르면, 트렌치 소자 격리막에 모서리 라운딩부를 형성하는 방법은 (A1) 반도체 기판에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계와, (B1) 패드 질화막 위에 감광막을 도포하고, 감광막을 선택 식각하여 트렌치 감광막 패턴을 형성하는 단계와, (C1) 트렌치 감광막 패턴을 식각 저지막으로 하여 패드 산화막과 패드 질화막을 식각하여 트렌치 감광막 패턴에 대응되는 영역의 반도체 기판을 노출시키는 단계와, (D1) 상기 노출된 반도체 기판에 질소 이온을 주입하여 질소 이온주입층을 형성하는 단계와, (E1) 질소 이온주입층이 기판 측면과 아래쪽으로 확산되도록 하여 질화막층을 형성하는 단계와, (F1) 질화막층을 제거하고, 질화막층이 제거되고 남은 반도체 기판을 식각하여 상부 모서리에 모서리 라운딩부가 형성된 트렌치를 형성하는 단계를 포함한다.
본 발명의 다른 구현예에 따르면, 트렌치 소자 격리막에 모서리 라운딩부를 형성하는 방법은 (A2) 반도체 기판에 패드 산화막과 패드 질화막을 순차적으로 형 성하는 단계와, (B2) 패드 질화막 위에 감광막을 도포하고, 감광막을 선택 식각하여 트렌치 감광막 패턴을 형성하는 단계와, (C2) 트렌치 감광막 패턴을 식각 저지막으로 하여 패드 산화막과 패드 질화막을 식각하여 트렌치 감광막 패턴에 대응되는 영역의 반도체 기판을 노출시키는 단계와, (D2) 상기 노출된 반도체 기판에 버퍼 산화막을 형성하는 단계와, (E2) 버퍼 산화막이 형성된 반도체 기판에 질소 이온을 주입하여 질소 이온주입층을 형성하는 단계와, (F2) 질소 이온주입층이 기판 측면과 아래쪽으로 확산되도록 하여 질화막층을 형성하는 단계와, (G) 버퍼 산화막과 질화막층을 제거하고, 질화막층이 제거되고 남은 반도체 기판을 식각하여 상부 모서리에 모서리 라운딩부가 형성된 트렌치를 형성하는 단계를 포함한다.
본 발명에서는 질화막층을 형성하는 대신 질산화막층을 형성할 수도 있으며, 트렌치를 형성하는 식각 공정에서는 Cl2, HBr을 포함하는 할로겐 족 원소를 주 식각 가스로 하고, O2, N2, Ar을 포함하는 불활성 기체를 첨가할 수 있다. 또한, 트렌치를 형성하는 식각 공정에서는 플루오린을 포함하는 고식각률 가스를 소량 첨가하여 트렌치 모서리 라운딩부의 완만한 형상을 구현할 수 있고, HBr, CxHyFz (x, y, z는 0 또는 자연수이며, y 또는 z는 x보다 큼) 가스를 사용하여 과다한 측벽 식각을 제어할 수도 있다.
구현예
이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.
도 2a 내지 도 2g는 본 발명에 따른 모서리 라운딩부를 형성하는 공정을 보여주는 단면도이다.
도 2a를 참조하면, 반도체 기판(20)에 패드 산화막(22)과 패드 질화막(24)를 순차적으로 도포한 다음 패드 질화막(24) 위에 감광막을 도포하고 이 감광막을 사진식각 공정으로 선택 식각하여 트렌치 감광막 패턴(26)을 형성한다.
반도체 기판(20)은 예컨대, 실리콘 기판이고, 패드 산화막(22)은 예컨대, 열산화 공정으로 약 20~500Å의 두께로 형성하며, 패드 질화막(24)은 300~2,000Å의 두께로 형성한다.
다음으로, 도 2b에 나타낸 것처럼, 트렌치 감광막 패턴(26)을 식각 저지막으로 하여(즉, 마스크로 하여), 패드 산화막(22)과 패드 질화막(24)을 식각하여 트렌치 패턴(23)을 형성한다.
트렌치 패턴(23)을 형성할 때에는 예컨대, CF 계열의 가스와 N2, O2, Ar 등의 첨가 가스를 이용한 건식 식각 방식을 이용한다.
도 2c를 참조하면, 트렌치 감광막 패턴(26)을 제거하고 난 다음 기판 전면에 버퍼 산화막(28)을 도포한다. 버퍼 산화막(28)의 두께는 예컨대, 10~200Å이다.
그 다음 도 2d에 나타낸 것처럼, 버퍼 산화막(28)이 도포된 기판 전면에 질소 이온을 주입하여 트렌치 패턴(23)에 의해 노출된 실리콘 기판 표면과 이 표면과 인접해 있는 패드 산화막(22) 바로 아래 부분의 기판 영역에 질소 이온 주입층(30)을 형성한다. 질소 이온 주입층(30)을 형성하기 위한 이온 주입 공정은 예컨대, 1E5~1E18의 도우즈(dose) 및 1KeV~100KeV의 에너지 및 주입 경사 0~30도의 조건에서 수행할 수 있다.
질소 이온 주입층(30)을 형성하기 전에 버퍼 산화막(28)을 도포하는 이유는 질소 이온 주입층(30)이 형성될 기판 영역에서 주입된 질소 이온이 골고루 분포할 수 있도록 하기 위한 것이다.
한편 질소 이온을 주입하는 대신 질소와 산소를 주입하여 질산화 이온 주입층을 형성하는 것도 가능하며, 아래에서 설명하는 질소 이온 주입층(30)은 질산화 이온 주입층으로 대체할 수 있다.
또한, 본 발명의 다른 구현예에서는 패드 산화막(22)을 도포하는 단계를 생략하고 바로 질소 이온 주입층 또는 질산화 이온 주입층을 형성한다. 이처럼, 패드 산화막(22)을 도포하지 않고 이온 주입 공정을 진행하면, 질소 이온 중 소수의 높은 에너지를 가진 질소 이온의 비정거리(Rp)를 줄일 수 있는 효과가 있다.
다음, 도 2e에 나타낸 것처럼, 장시간의 열확산 공정 또는 고속 어닐링(annealing) 공정으로 질소 이온 주입층(30)을 질화막층(30a)으로 만든다. 여기서 장시간의 열확산 공정은 예컨대, 500~900℃의 온도로 1~10 시간 동안 진행될 수 있으며, 고속 어닐링 공정은 700~1,100℃의 온도에서 20~600 초 정도의 짧은 시간 동안 진행될 수 있다.
도 2e에서 보는 것처럼, 질화막층(30a)은 이온 주입된 질소 이온이 트렌치 패턴(23)에 의해 노출된 반도체 기판 표면에서 측면과 아래쪽으로 확산되어 생긴 질화막층으로서, 노출된 반도체 기판 표면 뿐만 아니라 이 표면과 인접해 있는 패드 산화막(22) 바로 아래의 기판까지 뻗어 있다.
도 2f를 참조하면, 버퍼 산화막(28)을 제거한 다음, 질화막층(30a)을 제거한다. 버퍼 산화막(28)의 제거는 예컨대, 불산 등을 이용한 산화막 습식 식각 방식으로 이루어진다. 질화막층(30a)은 예컨대, 질화막 식각을 유도할 수 있는 인산 등의 용액으로 질화막 기준 5~200Å 습식 식각함으로써 제거될 수 있다.
이렇게 하여 질화막층(30a)을 실리콘 기판(10)에서 제거하면, 실리콘 기판(10)의 표면에는 모서리가 둥근 형상의 라운딩 트렌치 패턴(35)이 남는다. 앞에서 설명한 것처럼, 질화막층(30a)은 노출된 반도체 기판 표면 뿐만 아니라 이 표면과 인접해 있는 패드 산화막(22) 바로 아래의 기판까지 뻗어 있고, 라운딩 트렌치 패턴(35)은 이러한 질화막층(30a)을 제거하고 남은 형상이므로, 라운딩 트렌치 패턴(35)의 둥근 형상의 모서리는 패드 산화막 아래의 기판 영역에 형성된다.
다음으로 도 2g에 나타낸 것처럼, 패드 질화막(24)를 마스크로 하여 노출된 반도체 기판을 식각하여 트렌치(25)를 형성한다. 트렌치(25)를 형성할 때에는 예컨대, Cl2, HBr 등의 할로겐 족 원소를 주 식각 가스로 하고, O2, N2, Ar 등의 불활성 기체 원자 또는 분자를 첨가한 식각 공정을 진행할 수 있다.
한편, 트렌치(25)를 형성하기 위한 반도체 기판을 식각할 때, 모서리 라운딩부(35a)의 완만한 형상을 위하여 SF6, CF4 등의 플루오린(fluorine)이 포함된 고식각률 가스를 소량(예컨대, 1~40 SCCM) 첨가하는 것도 가능하다. 또한, 과다한 측벽 식각을 제어하기 위하여 HBr, CxHyFz (x, y, z는 0 또는 자연수이며, y 또는 z는 x보다 큼) 가스를 이용하여 측벽 폴리머를 형성하는 것도 가능하다.
또한, 트렌치(25)를 형성하기 위한 건식 식각 이후에 열산화 공정을 이용하여 완만한 모양의 모서리 라운딩부(35a)를 완성하는 것도 가능하다.
도 2g에서는 보는 것처럼, 본 발명의 방법에 따라 형성된 트렌치(25)의 상부 모서리에는 완만한 곡선의 모서리 라운딩부(35a)가 형성되어 있으며, 이 모서리 라운딩부(35a)는 질소 이온 주입층(30)의 확산으로 형성된 질화막층(30a)에 의해 생긴 것이므로, 패턴 밀도의 높고 낮음에 영향을 받지 않고 균일한 형상을 갖는다.
도면에 나타내지는 않았지만, 반도체 기판(20)에 트렌치(25)를 형성한 다음에는 이 트렌치를 채우도록 산화막을 도포하고, 화학기계적 연마 공정을 통해 트렌치를 채우고 있는 산화막을 표면 평탄화하여 트렌치 소자 격리막을 형성한다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술 분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에서는 질화막층 또는 질산화막층을 트렌치가 형성될 기판 표면 영역에 형성한 다음, 질화막층 또는 질산화막층을 제거하여 모서리 라운딩부를 형성 하기 때문에 패턴 밀도와 상관없이 균일한 모양의 모서리 라운딩부를 만들 수 있다.
또한, 매우 안정적으로 트렌치 모서리 라운딩부를 형성할 수 있고, 전기적 특성 악화가 없으며 함으로써, 반도체 집적회로 소자의 고집적화 및 고성능화를 달성할 수 있고, 반도체 집적회로 소자의 신뢰성을 높이는 것이 가능하다.

Claims (14)

  1. 삭제
  2. 트렌치 소자 격리막에 모서리 라운딩부를 형성하는 방법으로서,
    반도체 기판에 패드 산화막과 패드 질화막을 순차적으로 형성하는 단계와,
    상기 패드 질화막 위에 감광막을 도포하고, 감광막을 선택 식각하여 트렌치 감광막 패턴을 형성하는 단계와,
    상기 트렌치 감광막 패턴을 식각 저지막으로 하여 패드 산화막과 패드 질화막을 식각하여 트렌치 감광막 패턴에 대응되는 영역의 반도체 기판을 노출시키는 단계와,
    상기 노출된 반도체 기판에 버퍼 산화막을 형성하는 단계와,
    상기 버퍼 산화막이 형성된 반도체 기판에 질소 이온을 주입하여 질소 이온주입층을 형성하는 단계와,
    상기 질소 이온주입층이 기판 측면과 아래쪽으로 확산되도록 하여 질화막층을 형성하는 단계와,
    상기 버퍼 산화막과 질화막층을 제거하고, 질화막층이 제거되고 남은 반도체 기판을 식각하여 상부 모서리에 모서리 라운딩부가 형성된 트렌치를 형성하는 단계를 포함하는 트렌치 모서리 라운딩부의 형성 방법.
  3. 제2항에서,
    상기 트렌치를 형성하는 단계는 Cl2, HBr을 포함하는 할로겐 족 원소를 주 식각 가스로 하고, O2, N2, Ar을 포함하는 불활성 기체를 첨가한 식각 공정인 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  4. 제3항에서,
    상기 트렌치를 형성하는 식각 공정에서 플루오린이 포함된 가스를 첨가하여 식각하는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  5. 제4항에서,
    상기 플루오린이 포함된 가스는 1~40 SCCM으로 첨가되는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  6. 제3항에서,
    상기 트렌치를 형성하는 식각 공정에서 HBr, CxHyFz (x, y, z는 0 또는 자연수이며, y 또는 z는 x보다 큼) 가스를 사용하는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  7. 제2항에서,
    상기 트렌치 감광막 패턴에 대응되는 영역의 반도체 기판을 노출시키는 단계는 CF 계열의 가스와 N2, O2, Ar을 포함하는 첨가 가스를 이용하는 건식 식각 공정인 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  8. 제2항에서,
    상기 질소 이온 주입층을 형성하는 단계는 1E5~1E18의 도우즈(dose) 및 1KeV~100KeV의 에너지 및 주입 경사 0~30도의 공정 조건에서 진행되는 이온 주입 공정인 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  9. 제2항에서,
    상기 질소 이온주입층이 기판 측면과 아래쪽으로 확산되도록 하여 질화막층을 형성하는 단계는 열확산 공정인 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  10. 제9항에서,
    상기 열확산 공정은 500~900℃의 온도로 1~10 시간 동안 진행되는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  11. 제2항에서,
    상기 질소 이온주입층이 기판 측면과 아래쪽으로 확산되도록 하여 질화막층을 형성하는 단계는 어닐링 공정인 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  12. 제2항에서,
    상기 질화막층은 인산 용액을 이용한 습식 식각 공정으로 제거되는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  13. 제2항에서,
    상기 버퍼 산화막은 불산을 이용한 습식 식각 공정으로 제거되는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
  14. 제2항에서,
    상기 모서리 라운딩부는 패드 산화막 바로 아래에 있는 반도체 기판 영역에까지 뻗어 있는 것을 특징으로 하는 트렌치 모서리 라운딩부의 형성 방법.
KR1020060137298A 2006-12-29 2006-12-29 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 KR100831260B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060137298A KR100831260B1 (ko) 2006-12-29 2006-12-29 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법
US11/948,791 US7759216B2 (en) 2006-12-29 2007-11-30 Method for forming trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137298A KR100831260B1 (ko) 2006-12-29 2006-12-29 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법

Publications (1)

Publication Number Publication Date
KR100831260B1 true KR100831260B1 (ko) 2008-05-22

Family

ID=39584590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137298A KR100831260B1 (ko) 2006-12-29 2006-12-29 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법

Country Status (2)

Country Link
US (1) US7759216B2 (ko)
KR (1) KR100831260B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009011A1 (ko) 2013-07-17 2015-01-22 Yang Won Jun 조리용기용 착탈식 양수 손잡이
KR101598300B1 (ko) 2014-11-05 2016-02-26 양원준 조리용기용 착탈식 손잡이

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133817B2 (en) * 2007-11-29 2012-03-13 Applied Materials, Inc. Shallow trench isolation etch process
KR101057652B1 (ko) * 2008-11-07 2011-08-18 주식회사 동부하이텍 반도체 소자의 제조 방법
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate
CN104299984A (zh) * 2013-07-19 2015-01-21 北大方正集团有限公司 一种半导体器件及其制造方法
US11469302B2 (en) * 2020-06-11 2022-10-11 Atomera Incorporated Semiconductor device including a superlattice and providing reduced gate leakage
US11569368B2 (en) 2020-06-11 2023-01-31 Atomera Incorporated Method for making semiconductor device including a superlattice and providing reduced gate leakage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244324A (ja) 2000-03-02 2001-09-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004031609A (ja) 2002-06-25 2004-01-29 Seiko Epson Corp 半導体装置及びその製造方法
KR20040036751A (ko) * 2002-10-24 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 격리 방법
KR20040055149A (ko) * 2002-12-20 2004-06-26 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR20050059744A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR20050069200A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체소자의 트렌치 소자분리막 및 그 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38608E1 (en) * 1995-06-30 2004-10-05 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
US6030898A (en) * 1997-12-19 2000-02-29 Advanced Micro Devices, Inc. Advanced etching method for VLSI fabrication
US6372601B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
TW406350B (en) * 1998-12-07 2000-09-21 United Microelectronics Corp Method for manufacturing the shallow trench isolation area
JP3877672B2 (ja) * 2002-11-20 2007-02-07 沖電気工業株式会社 半導体装置の製造方法
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR20040056201A (ko) * 2002-12-23 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100525925B1 (ko) * 2003-07-12 2005-11-02 매그나칩 반도체 유한회사 반도체 소자의 트렌치 형성방법
US7537989B2 (en) * 2005-11-18 2009-05-26 Sumco Corporation Method for manufacturing SOI substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244324A (ja) 2000-03-02 2001-09-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004031609A (ja) 2002-06-25 2004-01-29 Seiko Epson Corp 半導体装置及びその製造方法
KR20040036751A (ko) * 2002-10-24 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 격리 방법
KR20040055149A (ko) * 2002-12-20 2004-06-26 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR20050059744A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR20050069200A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체소자의 트렌치 소자분리막 및 그 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009011A1 (ko) 2013-07-17 2015-01-22 Yang Won Jun 조리용기용 착탈식 양수 손잡이
KR101598300B1 (ko) 2014-11-05 2016-02-26 양원준 조리용기용 착탈식 손잡이

Also Published As

Publication number Publication date
US7759216B2 (en) 2010-07-20
US20080160720A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100831260B1 (ko) 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법
KR100224700B1 (ko) 반도체장치의 소자분리방법
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
KR19990084786A (ko) 트렌치 소자분리 방법
KR20020081032A (ko) 반도체 장치의 제조 방법
KR100772554B1 (ko) 비휘발성 메모리 소자의 소자 분리막 형성방법
KR20010106718A (ko) 반도체 소자의 소자분리막 형성 방법
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
KR100293453B1 (ko) 듀얼 게이트 산화막의 형성방법
KR100503746B1 (ko) 반도체 소자의 제조방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
WO2022061654A1 (en) Dual shield oxide damage control
KR100308198B1 (ko) 에스오아이 반도체 소자 분리 방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100612560B1 (ko) 반도체 소자의 제조방법
KR100663609B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100353828B1 (ko) 반도체소자의 소자 격리막 형성 방법
KR100400277B1 (ko) 반도체소자의 소자분리막 형성방법
KR100743629B1 (ko) 반도체 소자의 제조방법
KR100734088B1 (ko) 트랜지스터의 제조방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100373710B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법
KR20090069630A (ko) 반도체 소자의 트랜치 형성 방법
KR20030001875A (ko) 반도체 소자의 소자분리막 형성방법
KR20040036798A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee