CN104299984A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104299984A CN104299984A CN201310306522.XA CN201310306522A CN104299984A CN 104299984 A CN104299984 A CN 104299984A CN 201310306522 A CN201310306522 A CN 201310306522A CN 104299984 A CN104299984 A CN 104299984A
- Authority
- CN
- China
- Prior art keywords
- substrate
- isolated area
- pad oxide
- ion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 150000004767 nitrides Chemical group 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 230000035755 proliferation Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 229940090044 injection Drugs 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 43
- 210000003323 beak Anatomy 0.000 abstract description 22
- 238000007254 oxidation reaction Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 6
- 238000009279 wet oxidation reaction Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- -1 Nitrogen ion Chemical class 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
本发明提供一种半导体器件及其制造方法。本发明的方法包括：1）在衬底上形成垫氧化层；2）在所述垫氧化层上形成具有隔离区图形的阻挡层，且所述隔离区图形能暴露出垫氧化层的表面；3）注入离子，使离子通过隔离区图形暴露出的垫氧化层表面进入衬底；4）热处理，使衬底中的离子横向扩散，形成离子注入层；5）以具有隔离区图形的阻挡层为掩模，刻蚀垫氧化层和离子注入层，使衬底上形成浅槽隔离区；6）在所述衬底的浅槽隔离区内形成场氧化层。本发明方法工艺简单，其在不降低垫氧化层及场氧化层厚度的情况下能够显著减小半导体器件中的鸟嘴长度，从而保证了半导体器件有源区的面积，可广泛应用于MOS制造领域。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
目前，0.35微米以上的金属氧化物半导体（MOS）制造工艺中普遍采用硅局部氧化法（LOCOS，Local oxidation of silicon）作为隔离方法，其以氮化物作为掩模来实现硅的局部氧化，在除了形成有源晶体管的区域（有源区）以外的其它区域生长一层厚的氧化层（即场氧化层），用以防止器件之间发生漏电、干扰、短路等现象。
传统的LOCOS工艺一般包括以下几个步骤：1）在硅衬底上形成垫氧化层（一般为二氧化硅）；2）在垫氧化层淀积氮化硅层；3）在氮化硅层上涂布光刻胶，并用定义有隔离区图形的掩模板进行曝光，之后显影，形成具有隔离区图形的光刻胶层；4）以具有隔离区图形的光刻胶层作为掩模进行刻蚀，去除隔离区图形部分的氮化硅层；5）利用隔离区图形部分以外的氮化硅作为局部氧化的掩模生长场氧化层。传统工艺制备的半导体器件的剖面结构示意图如图1所示，其包括：硅衬底1；位于所述硅衬底1表面的二氧化硅2；位于所述二氧化硅2上的氮化硅3；位于所述硅衬底1内、用于隔离有源区的场氧化层4。
然而，氧在二氧化硅中的扩散是一个等向性的过程，在进行局部氧化时，氧会通过氮化硅下方的二氧化硅层进行横向扩散，在靠近刻蚀窗口的氮化硅层下方会生长出二氧化硅，由于氧化层消耗的硅更厚，因此在氮化物掩模下的氧化物生长将抬高氮化物的边缘，这种现象称为“鸟嘴效应”。按照上述传统工艺，生长的场氧化层4会横向扩散渗透到氮化硅3的下方，从而在氮化硅3的边缘附近形成鸟嘴区5，其挤占了器件有源区的面积，从而降低了器件的集成度。特别是，鸟嘴区的长度与场氧化层的厚度密切相关，在半导体芯片中含有较多场氧化层区块的情况下，因所形成的鸟嘴区最终挤占掉的器件有源区的面积是相当可观的。
为了解决上述问题，现有技术中常采用减小氮化硅下方垫氧化层的厚度来控制“鸟嘴”的长度，一般来说，垫氧化层的厚度越薄，“鸟嘴”越短。然而，垫氧化层的厚度受到氮化硅的制约，垫氧化层太薄容易增大氮化硅施加在硅衬底表面上的应力，从而无法起到保护硅衬底的作用。
发明内容
本发明提供一种半导体器件及其制造方法，本发明方法无需减小垫氧化层的厚度，并且在不改变场氧化层厚度的情况下，显著减小了传统LOCOS工艺中所形成的鸟嘴长度，从而有效地保证了半导体器件中有源区的面积，提高了半导体器件的集成度。
本发明提供的半导体器件，包括：
衬底，其上设有浅槽隔离区，在所述浅槽隔离区的外围设有离子注入层；
位于所述衬底上的垫氧化层，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；
位于所述垫氧化层上的阻挡层，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；以及
位于所述浅槽隔离区的场氧化层。
根据本发明的半导体器件，所述离子注入层沿所述浅槽隔离区外围向外横向延伸0.07-0.13um，所述离子具体为氮离子。
进一步地，本发明所述衬底也可称为基底或基片等，在具体方案中，所述衬底为硅衬底；所述垫氧化层的厚度为材料为氧化硅；所述阻挡层为氮化物层，其厚度为材料为氮化硅；所述场氧化层的厚度为材料为氧化硅。
本发明还提供一种半导体器件制造方法，包括如下步骤：
1）在衬底上形成垫氧化层；
2）在所述垫氧化层上形成具有隔离区图形的阻挡层，且所述隔离区图形能暴露出垫氧化层的表面；
3）注入离子，使离子通过隔离区图形暴露出的垫氧化层表面进入衬底；
4）热处理，使衬底中的离子横向扩散，形成离子注入层；
5）以具有隔离区图形的阻挡层为掩模，刻蚀垫氧化层和离子注入层，使衬底上形成浅槽隔离区；
6）在所述衬底的浅槽隔离区内形成场氧化层。
根据本发明提供的方法，所述衬底可以为硅衬底，也可以根据实际应用的需要选择锗、磷化铟或砷化镓等其他半导体材料作为衬底材料。本发明可以采用常规方法在所述衬底上形成垫氧化层，例如热氧化法、淀积法等。所述垫氧化层的厚度通常为材料可以是常规材料，例如氧化硅，所以，垫氧化层一般也为氧化硅层，其主要用于避免后续形成的氮化物层对衬底表面造成的应力损伤。
根据本发明提供的方法，所述步骤2）具体包括：
在所述垫氧化层上形成氮化物层；
在所述氮化物层上涂布光刻胶，通过具有隔离区图形的掩模板进行曝光、显影，形成具有隔离区图形的光刻胶层；
以具有隔离区图形的光刻胶层为掩模刻蚀氮化物层，形成具有隔离区图形的阻挡层，且所述隔离区图形能暴露出垫氧化层的表面。
进一步地，可以采用常规方法在所述垫氧化层上形成氮化物层，如淀积法，所述氮化物层的厚度通常为材料可以是常规材料，例如氮化硅，其主要用于保护位于其下方的硅衬底不被氧化，从而使硅衬底仅在隔离区图形区域部分进行局部氧化，形成场氧化层。
进一步地，本发明的光刻胶层的厚度可以为在具体方案中，光刻胶层的厚度为例如一定厚度的光刻胶层可以阻止后续注入离子过程中离子穿透光刻胶层而进入到其下方的氮化物层和衬底中；此时，所形成的阻挡层为涂布有光刻胶的氮化物层，所述光刻胶在离子注入后随即去除，即：向所形成的具有隔离区图形的阻挡层注入离子，使离子通过隔离区图形暴露出的垫氧化层表面进入衬底，然后去除光刻胶层。
根据本发明提供的方法，可以采用常规方法注入离子，所述离子为氮离子，形成所述氮离子的源气为含氮气体，例如三氟化氮（NF3）、氨气（NH3）、二氧化氮（NO2）等。离子的注入能量为30-50kev，此范围的能量可以使离子注入的最大深度（即进入衬底的最大深度）在0.05-0.1um的范围内，此深度范围可以保证在后续热处理时离子在衬底中的纵向扩散不至于过深或过浅，从而有利于后续的刻蚀以及场氧化层的形成；注入离子的剂量为1014-1015/cm2，此剂量可以保证后续热处理时离子进行横向扩散并且扩散至特定范围的区域内（即鸟嘴形成区域）。
根据本发明提供的方法，所述热处理具体为热推进（或称为热退火），其在氮气氛围下进行，其中热处理的温度为1000-1100℃，时间为60-90分钟。所述温度和时间范围可以保证离子在衬底中横向扩散的范围为0.07-0.13um，此范围的区域为鸟嘴形成区域，在此区域中掺杂离子能抑制或者减缓掺杂区域硅衬底的氧化，从而抑制或减少了鸟嘴的生长。此外，所述温度和时间范围还可以保证离子在衬底中纵向向下扩散至不深于0.2um的位置，以便于后续刻蚀形成浅槽隔离区。由于离子在垫氧化层中的扩散速度要远小于在衬底中的扩散速度，因此在所述热处理条件下，所述离子基本不会在垫氧化层中产生横向扩散。
根据本发明提供的方法，以具有隔离区图形的阻挡层为掩模，刻蚀垫氧化层和离子注入层，使衬底上形成浅槽隔离区，其中所形成的浅槽隔离区的深度≤0.2um，在具体实施方案中，浅槽隔离区的深度为0.15-0.2um；此时，仅在所述浅槽隔离区的外围0.07-0.13um处存在一层离子注入层，其用于抑制鸟嘴生长。本发明可以采用常规方法进行刻蚀，如干法刻蚀。
根据本发明提供的方法，采用常规方法在所述衬底的浅槽隔离区形成场氧化层，场氧化层的厚度通常为材料可以是常规材料，例如氧化硅。在具体方案中，采用湿法氧化形成厚度为的场氧化层（氧化硅层），并且可以通过控制氧化的温度和时间来生成不同厚度的场氧化层，例如在H2流量为6L/min、O2流量为4L/min、温度为950℃下湿法氧化225min可以形成0.6um（即）的场氧化层。
本发明所提供的上述方法可以广泛应用于制造金属氧化物半导体器件（MOS），例如制造垂直双扩散功率半导体器件（VDMOS）、水平双扩散功率半导体器件（LDMOS）、互补金属氧化物半导体（CMOS）、BCD半导体等。
本发明方案的实施，至少具有以下优势：
1、本发明所述的半导体器件制备方法简单易行，仅通过在衬底浅槽隔离区的外围设置离子注入层，即可抑制鸟嘴生长，并且显著减小传统工艺中的鸟嘴长度；
2、本发明所述的方法无需减小垫氧化层和场氧化层的厚度，因此不会对半导体器件造成不良的影响，由于显著减小了鸟嘴长度，从而有效地保证了半导体器件中有源区的面积，提高了半导体器件的集成度，可以广泛应用于MOS制造工艺中。
附图说明
图1为传统LOCOS工艺制备的半导体器件的剖面结构示意图；
图2-10为按照本发明实施例方法制备的半导体器件的剖面结构示意图；
附图标记：
1：衬底；2：垫氧化层；3：氮化物层；4：光刻胶层；5：离子注入层；6：场氧化层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
步骤1、如图2所示，采用热氧化工艺对硅衬底1进行氧化，使硅衬底的上部氧化生长一层厚度为的垫氧化层2（即氧化硅层）；
步骤2、如图3所示，采用化学气相淀积工艺在所述垫氧化层2上淀积一层厚度为的氮化物层3（即氮化硅层）；
步骤3、如图4所示，在所述氮化物层3上涂布光刻胶，通过定义有隔离区图形的掩模板进行曝光、显影，形成厚度为的具有隔离区图形的光刻胶层4；
步骤4、如图5所示，以具有隔离区图形的光刻胶层4为掩模进行干法刻蚀，去除隔离区图形区域的氮化物，使隔离区图形暴露出垫氧化层2的表面（暴露表面），从而形成具有隔离区图形的阻挡层（即，涂布有光刻胶的氮化物层）；
步骤5、如图6所示，采用离子注入机进行离子注入，离子注入机先将源气（含氮气体）转变成能量为30-50kev的离子（氮离子）后，在室温下以1014-1015/cm2的剂量向具有隔离区图形的阻挡层进行垂直注入，离子随即进入光刻胶层，并且同时通过暴露表面进入垫氧化层和衬底中（由于光刻胶层较厚，因此离子并不进入光刻胶层下方的垫氧化层和衬底）；
步骤6、如图7所示，去除氮化物层3上方的光刻胶层4；
步骤7、如图8所示，在氮气氛围下、在1000-1100℃对上述制备形成的硅衬底热处理60-90min，使衬底中的离子横向扩散0.07-0.13um，并且纵向向下扩散至不深于0.2um的位置，从而形成离子注入层5（由于离子在垫氧化层中的扩散速度远小于在衬底中的扩散速度，因此基本不会在垫氧化层中产生横向扩散）；
步骤8、如图9所示，以具有隔离区图形的阻挡层为掩模，刻蚀垫氧化层和离子注入层，使衬底上形成深度为0.15-0.2um的浅槽隔离区；
步骤9、如图10所示，在H2流量为6L/min、O2流量为4L/min、温度为950℃下湿法氧化处理按上述步骤制备形成的衬底225min，在浅槽隔离区形成厚度为0.6um的场氧化层6（其材料为氧化硅），即制得本发明的半导体器件。
根据上述方法制造的半导体器件包括：衬底1，其上设有浅槽隔离区，在所述浅槽隔离区的外围设有离子注入层5；位于所述衬底1上的垫氧化层2，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；位于所述垫氧化层2上的氮化物层3，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区（即氮化物层3与垫氧化层2的设置区域相匹配）；以及位于所述浅槽隔离区的场氧化层6；其中所述离子注入层沿所述浅槽隔离区外围向外横向延伸0.07-0.13um。由于所述离子注入层设置在鸟嘴形成的区域，注入的离子能抑制或者减缓此区域中硅衬底的氧化，从而抑制或减少了鸟嘴的生长。
将制得的半导体器件切片后检测鸟嘴的长度，结果表明采用本实施例方法制得的半导体器件的鸟嘴长度为0.15um。
实施例2
步骤1至步骤8同实施例1；
步骤9、在H2流量为6L/min、O2流量为4L/min、温度为1000℃下湿法氧化处理按上述步骤制备形成的衬底350min，在浅槽隔离区形成厚度为1.0um的场氧化层，即制得本发明的半导体器件，经检测，其鸟嘴长度为0.25um。
对照例1
步骤1至步骤4同实施例1；
步骤5、去除氮化物层上方的光刻胶层；
步骤6、在H2流量为6L/min、O2流量为4L/min、温度为950℃下湿法氧化处理按上述步骤制备形成的衬底225min，形成厚度为0.6um的场氧化层，经检测，其鸟嘴的长度为0.3um。
对照例2
步骤1至步骤4同实施例1；
步骤5、去除氮化物层上方的光刻胶层；
步骤6、在H2流量为6L/min、O2流量为4L/min、温度为1000℃下湿法氧化处理按上述步骤制备形成的衬底350min，形成厚度为1.0um的场氧化层，经检测，其鸟嘴的长度为0.5um。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种半导体器件，其特征在于，包括：
衬底，其上设有浅槽隔离区，在所述浅槽隔离区的外围设有离子注入层；
位于所述衬底上的垫氧化层，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；
位于所述垫氧化层上的阻挡层，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；以及
位于所述浅槽隔离区的场氧化层。
2.根据权利要求1所述的半导体器件，其特征在于，所述离子注入层沿所述浅槽隔离区外围向外横向延伸0.07-0.13um。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述衬底为硅衬底，所述阻挡层为氮化物层。
4.权利要求1-3中任一项所述半导体器件的制造方法，其特征在于，包括如下步骤：
1）在衬底上形成垫氧化层；
2）在所述垫氧化层上形成具有隔离区图形的阻挡层，且所述隔离区图形能暴露出垫氧化层的表面；
3）注入离子，使离子通过隔离区图形暴露出的垫氧化层表面进入衬底；
4）热处理，使衬底中的离子横向扩散，形成离子注入层；
5）以具有隔离区图形的阻挡层为掩模，刻蚀垫氧化层和离子注入层，使衬底上形成浅槽隔离区；
6）在所述衬底的浅槽隔离区内形成场氧化层。
5.根据权利要求4所述的方法，其特征在于，使所述离子在衬底中横向扩散的范围为0.07-0.13um。
6.根据权利要求4所述的方法，其特征在于，所述离子为氮离子，所述离子的注入能量为30-50kev，注入剂量为1014-1015/cm2。
7.根据权利要求4-6中任一所述的方法，其特征在于，所述热处理在氮气氛围下进行，热处理的温度为1000-1100℃，时间为60-90分钟。
8.根据权利要求4所述的方法，其特征在于，所述步骤2）具体包括：
在所述垫氧化层上形成氮化物层；
在所述氮化物层上涂布光刻胶，通过具有隔离区图形的掩模板进行曝光、显影，形成具有隔离区图形的光刻胶层；
以具有隔离区图形的光刻胶层为掩模刻蚀氮化物层，形成具有隔离区图形的阻挡层，且所述隔离区图形能暴露出垫氧化层的表面。
9.根据权利要求8所述的方法，其特征在于：
向所形成的具有隔离区图形的阻挡层注入离子，使离子通过隔离区图形暴露出的垫氧化层表面进入衬底，然后去除光刻胶层。
10.根据权利要求4所述的方法，其特征在于，所述浅槽隔离区的深度≤0.2um。
11.根据权利要求4-10中任一项所述的方法，其特征在于，所述垫氧化层的材料为氧化硅，所述氮化物层的材料为氮化硅，所述场氧化层的材料为氧化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310306522.XA CN104299984A (zh) | 2013-07-19 | 2013-07-19 | 一种半导体器件及其制造方法 |
| US14/092,150 US20150021735A1 (en) | 2013-07-19 | 2013-11-27 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310306522.XA CN104299984A (zh) | 2013-07-19 | 2013-07-19 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104299984A true CN104299984A (zh) | 2015-01-21 |
Family
ID=52319648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310306522.XA Pending CN104299984A (zh) | 2013-07-19 | 2013-07-19 | 一种半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150021735A1 (zh) |
| CN (1) | CN104299984A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943030A (zh) * | 2018-09-21 | 2020-03-31 | 上海晶丰明源半导体股份有限公司 | 场氧化层结构及其制造方法 |
| CN113223941A (zh) * | 2021-04-28 | 2021-08-06 | 杰华特微电子股份有限公司 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
| CN113838797A (zh) * | 2021-11-26 | 2021-12-24 | 广州粤芯半导体技术有限公司 | 局部氧化物层的制备方法、半导体器件的制备方法 |
| CN114551224A (zh) * | 2022-04-28 | 2022-05-27 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492495A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20220044961A1 (en) * | 2020-08-06 | 2022-02-10 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1133490A (zh) * | 1994-07-06 | 1996-10-16 | 现代电子产业株式会社 | 半导体器件场氧化层的形成方法 |
| CN1145532A (zh) * | 1995-06-28 | 1997-03-19 | 现代电子产业株式会社 | 制造半导体器件中的场氧化层的方法 |
| US5972777A (en) * | 1997-07-23 | 1999-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming isolation by nitrogen implant to reduce bird's beak |
| US20090289285A1 (en) * | 2008-05-23 | 2009-11-26 | Nec Electronics Corporation | Semiconductor device and method of fabricating the same |
| US20100120219A1 (en) * | 2008-11-07 | 2010-05-13 | Doo Sung Lee | Method for Fabricating Semiconductor Device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541343B1 (en) * | 1999-12-30 | 2003-04-01 | Intel Corporation | Methods of making field effect transistor structure with partially isolated source/drain junctions |
| KR100421911B1 (ko) * | 2001-09-20 | 2004-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 격리 영역 형성 방법 |
| US7504663B2 (en) * | 2004-05-28 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a floating gate electrode that includes a plurality of particles |
| KR100831260B1 (ko) * | 2006-12-29 | 2008-05-22 | 동부일렉트로닉스 주식회사 | 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 |
| CN103594495A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2013
- 2013-07-19 CN CN201310306522.XA patent/CN104299984A/zh active Pending
- 2013-11-27 US US14/092,150 patent/US20150021735A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1133490A (zh) * | 1994-07-06 | 1996-10-16 | 现代电子产业株式会社 | 半导体器件场氧化层的形成方法 |
| CN1145532A (zh) * | 1995-06-28 | 1997-03-19 | 现代电子产业株式会社 | 制造半导体器件中的场氧化层的方法 |
| US5972777A (en) * | 1997-07-23 | 1999-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming isolation by nitrogen implant to reduce bird's beak |
| US20090289285A1 (en) * | 2008-05-23 | 2009-11-26 | Nec Electronics Corporation | Semiconductor device and method of fabricating the same |
| US20100120219A1 (en) * | 2008-11-07 | 2010-05-13 | Doo Sung Lee | Method for Fabricating Semiconductor Device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943030A (zh) * | 2018-09-21 | 2020-03-31 | 上海晶丰明源半导体股份有限公司 | 场氧化层结构及其制造方法 |
| CN113223941A (zh) * | 2021-04-28 | 2021-08-06 | 杰华特微电子股份有限公司 | 横向变掺杂结构的制造方法及横向功率半导体器件 |
| CN113838797A (zh) * | 2021-11-26 | 2021-12-24 | 广州粤芯半导体技术有限公司 | 局部氧化物层的制备方法、半导体器件的制备方法 |
| CN113838797B (zh) * | 2021-11-26 | 2022-03-04 | 广州粤芯半导体技术有限公司 | 局部氧化物层的制备方法、半导体器件的制备方法 |
| CN114551224A (zh) * | 2022-04-28 | 2022-05-27 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150021735A1 (en) | 2015-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104299984A (zh) | 一种半导体器件及其制造方法 | |
| CN101740385A (zh) | Ldmos晶体管中的沟道形成方法 | |
| KR19980065787A (ko) | 트랜치 게이트형 모스트랜지스터의 제조방법 | |
| US4372033A (en) | Method of making coplanar MOS IC structures | |
| KR100763333B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| CN100431109C (zh) | 栅氧化层之制备方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN111128725B (zh) | 一种igbt器件制备方法 | |
| CN106449515B (zh) | 一种消除有源区中自间隙硅原子的方法 | |
| KR100246364B1 (ko) | 게이트산화막 형성방법 | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| CN103346125B (zh) | 改善gp cmos器件的电性参数均一性的方法 | |
| KR100546201B1 (ko) | 스택 게이트 플래쉬 이이피롬 셀의 제조 방법 | |
| CN101930924A (zh) | Mos晶体管的制作方法 | |
| KR100370154B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010098183A (ko) | 반도체 소자용 산화막 제조 방법 | |
| KR0161728B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| CN101834132A (zh) | 防止浅注入离子扩散的方法 | |
| KR100506878B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100541368B1 (ko) | 플라즈마를 이용한 이중 게이트산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150121 |