CN103346125B - 改善gp cmos器件的电性参数均一性的方法 - Google Patents

改善gp cmos器件的电性参数均一性的方法 Download PDF

Info

Publication number
CN103346125B
CN103346125B CN201310253193.7A CN201310253193A CN103346125B CN 103346125 B CN103346125 B CN 103346125B CN 201310253193 A CN201310253193 A CN 201310253193A CN 103346125 B CN103346125 B CN 103346125B
Authority
CN
China
Prior art keywords
stressor layers
electrical parameter
improve
gpcmos
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310253193.7A
Other languages
English (en)
Other versions
CN103346125A (zh
Inventor
范洋洋
孙昌
王艳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310253193.7A priority Critical patent/CN103346125B/zh
Publication of CN103346125A publication Critical patent/CN103346125A/zh
Application granted granted Critical
Publication of CN103346125B publication Critical patent/CN103346125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及一种改善GP？CMOS器件的电性参数均一性的方法，应用于采用应力记忆技术的半导体器件制备工艺中，其中，所述方法包括：提供一表面设置有栅极结构的衬底，且该衬底中临近所述栅极结构的两侧设置有漏区和源区；制备缓冲层覆盖所述栅极结构的表面和所述衬底暴露的表面；制备应力层覆盖所述缓冲层的表面；对所述应力层进行刻蚀，以部分保留覆盖于所述栅极结构表面的应力层；采用峰值退火工艺对所述衬底和栅极进行热处理；去除剩余的应力层；采用激光退火工艺对所述衬底和栅极进行热处理，以阻止所述源区和漏区中的离子进一步扩散。采用本发明方法所制备的GP？CMOS具有稳定的饱和电流和阈值电压。

Description

改善GP CMOS器件的电性参数均一性的方法
技术领域
本发明涉及一种半导体器件制备工艺中提高器件性能的方法，尤其涉及一种改善GPCMOS器件的电性参数均一性的方法。
背景技术
近年来，随着移动电话、便携式电子产品被广泛使用，人们对于其运算速度的要求也逐渐提高。
随着CMOS工艺的进步和发展，高性能器件(GenericPlusComplementaryMetalOxideSemiconductor，简称：GPCMOS)在电子产品中的应用也越来越广泛。其中，最常见的是用于图形芯片处理、显卡、CPU、通讯用的快速交换机、服务器、超级计算机、气象预报、导弹轨道模拟、科学实验的虚拟模拟等，以上这些应用中都要求高运算速度、对浮点运算和图形运算的要求特别高，同时也具有很高的反应速度要求，高耐压性能和可靠性，低漏电和消耗功率。
在GP制造工艺中需要引入应力记忆技术(StressMemorizationTechnique，简称：SMT)工艺增强器件的性能。在55nm的GP工艺中的中，为了能够存上一步氮化物存储下的应力，一般是在氮化物沉积之后使用峰值退火工艺进行热处理，以产生应力。
但是，通过测试发现经过峰值退火工艺后的器件内离子会形成扩散(Diffusion)效应，进而导致器件电性参数(WATData)的不稳定。
因此，如何能够在不对现有GPSMT工艺进行较大变动的情况下实现器件电性参数的均一性，是目前业界都在极力攻克的一个难关。
中国专利(公开号：CN102437119A)公开了一种增强应力记忆技术效果的方法，包括：在形成浅沟槽隔离和阱注入之后，用非晶硅栅取代传统的多晶硅栅，然后进行外延注入，形成侧墙，进入源漏注入，淀积一层氮化硅层，使用准分子激光照射与尖峰退火，产生更大的应力记忆技术所需要的应力并留在栅内，去除氮化硅层。通过该专利的方法能够增强器件栅极内的应力，但该专利并未提及关于提高应力记忆器件的电性参数的均一性的解决方案。
中国专利(公开号：CN102709250A)公开了一种私用应力记忆技术的半导体器件制造方法，包括：形成应力层后并不全部去除，而是选择性刻蚀需形成金属硅化物区域上的应力层，以在所述需形成金属硅化物区域上的栅极结构侧壁形成侧墙，直接利用侧墙作为自对准金属硅化物阻挡层，在暴露出的源/漏区和栅极结构上形成金属硅化物层，从而简化了工艺步骤：进一步的，形成金属硅化物层之后去除侧墙，采用应力临近效应技术，使得CESL应力层更加临近沟道，有利于提高器件的性能。该专利方法对传统的应力记忆工艺和自对准金属硅化物工艺进行整合，省略了部分的工艺步骤，节省了工艺时间，但也并未提及关于提升应力记忆工艺中的器件电性参数均一性的解决方案。
可见，目前还尚未不存在一种既对现有GPSMT工艺变动不大，又能够提高器件电性参数的均一性的有效方法。
发明内容
鉴于上述问题，本发明提供一种改善应力记忆半导体器件的电性参数均一性的方法。
本发明解决技术问题所采用的技术方案为：
一种改善GPCMOS器件的电性参数均一性的方法，应用于采用应力记忆技术的半导体器件制备工艺中，其中，所述方法包括：
提供一表面设置有栅极结构的衬底，且该衬底中临近所述栅极结构的两侧设置有漏区和源区；
制备缓冲层覆盖所述栅极结构的表面和所述衬底暴露的表面；
制备应力层覆盖所述缓冲层的表面；
对所述应力层进行刻蚀，以部分保留覆盖于所述栅极结构表面的应力层；
采用峰值退火工艺对所述衬底和栅极进行热处理；
去除剩余的应力层；
采用激光退火工艺对所述衬底和栅极进行热处理，以阻止所述源区和漏区中的离子进一步扩散。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，对所述应力层进行刻蚀具体包括：
涂覆光刻胶覆盖所述应力层的上表面；
采用一定义了应力记忆区域的掩膜板对所述光刻胶进行光刻工艺，形成光阻图案；
以所述光阻图案为掩膜对所述应力层进行刻蚀，且刻蚀停止于所述缓冲层中；
移除所述光阻图案。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，采用湿法刻蚀工艺移除所述光阻图案。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，所述激光退火工艺的温度控制在1250℃，时间控制在200ms。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，所述峰值退火工艺的温度控制在1075℃，时间控制在220ms。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，所述缓冲层的材质为二氧化硅。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，所述应力层的材质为氮化硅。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，采用离子溅射的工艺方法制备所述缓冲层。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，采用离子溅射的工艺方法制备所述应力层。
所述的改善GPCMOS器件的电性参数均一性的方法，其中，采用干法刻蚀工艺对所述应力层进行刻蚀。
上述技术方案具有如下优点或有益效果：
本发明针对传统的高性能器件(GPNMOS)工艺中所形成的器件中存在的影响器件性能稳定性的离子扩散现象，通过在传统技术后增加一步激光退火工艺，并设置相应的工艺条件，使得器件中的离子扩散得到一定程度的抑制，从而提高了器件性能的稳定性，进而使得器件的饱和漏极电流和线性阈值电压的均一性得以提高；另外，由于本发明方法是在传统的工艺步骤后仅增加了一个工艺步骤，其对现有的工艺并没有造成太大的改动，基本保留的传统工艺中的所有工艺步骤和顺序，这样使本发明方法极易集成和应用于实际的工业生产中，并不会带来很大的成本投入和工艺环节的调整。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明方法实施例中的工艺流程示意图。
具体实施方式
本发明提供一种采用氮化物薄膜作为金属硅化物阻挡层的表面处理方法。本发明可用于技术节点为大于等于65/55nm、45/40nm、32/28nm和小于等于22nm的工艺中；本发明可用于Logic和GP等技术平台中。
现有的采用应力记忆技术工艺的高性能器件的制备工艺中，通常仅采用一步峰值退火工艺来对硅片进行热处理，其缺点会对先前注入的离子产生很大的扩散效应，进而影响器件的各种性能。
本发明针对上述问题，通过在传统的应力记忆工艺中增加一步激光退火的步骤，使原本仅有一步热处理的应力记忆技术工艺中存在两步热处理工艺步骤，分别为：峰值退火工艺和激光退火工艺。以改善原本工艺中存在的器件电性参数均一性不佳的问题。
如图1所示，本发明方法的具体工艺步骤包括：
提供一具有栅极的衬底，该衬底中还包括经源漏离子注入工艺后形成的源区和漏区。
制备二氧化硅层覆盖该栅极的上表面和侧面以及暴露衬底的上表面，该二氧化硅层的制备可采用离子溅射的方法或其他公知的工艺方法，该二氧化硅层为后续工艺步骤中制备的氮化硅层和前序工艺中制备的膜层之间的缓冲层。
继续制备氮化硅层覆盖二氧化硅层的上表面，该氮化硅层的制备同样可采用离子溅射的方法或其他公知的工艺方法，氮化硅层的材质为弹性氮化硅，从而对栅极形成一定的应力。
然后，涂覆光刻胶覆盖该氮化硅层的上表面，以定义有应力记忆区域的掩膜板为掩膜对该光刻胶进行曝光、显影等光刻工艺后使该掩膜板上的应力记忆区域图案传递到光阻上，形成光阻图案。
以该光阻图案为掩膜对氮化硅层进行刻蚀，去除应力记忆区域以外的氮化硅薄膜，使刻蚀停止于二氧化硅层中，该刻蚀步骤可采用干法刻蚀工艺，如等离子体干法刻蚀工艺等。
然后，去除光阻图案。
在去除光阻图案后，对器件进行峰值退火工艺，即对栅极和源/漏区进行峰值退火工艺，以修复前序离子注入后所带来的表面损伤，具体的，该步骤的峰值退火工艺是在1075℃的温度条件下对器件的栅极和源/漏区进行220毫秒(ms)的处理。
接着，将剩余的氮化硅层去除，去除的具体方法可采用湿法刻蚀的工艺等。
最后，对器件再进行一步激光退火工艺，具体的工艺条件为：在1250℃的温度条件下对器件进行200ms的激光退火。通过本步骤中的激光退火工艺使得前序工艺中注入的离子在极短的时间内得到激活，从而减少了离子的扩散效应。
对经过上述步骤后形成的器件进行电性测试，该电性测试分别对低阈值电压晶体管(NMOSLVT)、标准阈值电压晶体管(NMOSRVT)和高阈值电压晶体管(NMOSHVT)进行饱和漏极电流(Idsat)和线性阈值电压(Vtlin)均一性的测试。测试结果发现在氮化硅去除后增加一步激光退火工艺后，经多次测得的器件的饱和电流值的分布相较于经传统工艺后所形成的器件的饱和电流测试值的分布明显趋于一致，可见通过本发明的工艺步骤能够改善器件的饱和电流的均一性；同样的，经多次测得的器件的阈值电压值的分布情况也明显趋于一致，所以，也提高了器件阈值电压的均一性。
综上所述，本发明针对采用应力记忆工艺进行的传统的高性能器件工艺中存在的容易引起离子扩散而导致器件性能下降的问题，通过在传统工艺中的去除剩余氮化硅的工艺步骤后再增加一步激光退火的工艺步骤，抑制了离子的扩散效应，同时又能够高效地激活离子，使得器件的电性参数中的饱和电流和阈值电压的均一性得以改善。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种改善GPCMOS器件的电性参数均一性的方法，应用于采用应力记忆技术的半导体器件制备工艺中，其特征在于，所述方法包括：
提供一表面设置有栅极结构的衬底，且该衬底中临近所述栅极结构的两侧设置有漏区和源区；
制备缓冲层覆盖所述栅极结构的表面和所述衬底暴露的表面；
制备应力层覆盖所述缓冲层的表面，其中，所述缓冲层的材质为二氧化硅；
对所述应力层进行刻蚀，以部分保留覆盖于所述栅极结构表面的应力层；
采用峰值退火工艺对所述衬底和栅极进行热处理；
去除剩余的应力层；
采用激光退火工艺对所述衬底和栅极进行热处理，以阻止所述源区和漏区中的离子进一步扩散，
其中，对所述应力层进行刻蚀具体包括：
涂覆光刻胶覆盖所述应力层的上表面；
采用一定义了应力记忆区域的掩膜板对所述光刻胶进行光刻工艺，形成光阻图案；
以所述光阻图案为掩膜对所述应力层进行刻蚀，且刻蚀停止于所述缓冲层中；
移除所述光阻图案。
2.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，采用湿法刻蚀工艺移除所述光阻图案。
3.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，所述激光退火工艺的温度控制在1250℃，时间控制在200ms。
4.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，所述峰值退火工艺的温度控制在1075℃，时间控制在220ms。
5.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，所述应力层的材质为氮化硅。
6.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，采用离子溅射的工艺方法制备所述缓冲层。
7.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，采用离子溅射的工艺方法制备所述应力层。
8.如权利要求1所述的改善GPCMOS器件的电性参数均一性的方法，其特征在于，采用干法刻蚀工艺对所述应力层进行刻蚀。
CN201310253193.7A 2013-06-24 2013-06-24 改善gp cmos器件的电性参数均一性的方法 Active CN103346125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310253193.7A CN103346125B (zh) 2013-06-24 2013-06-24 改善gp cmos器件的电性参数均一性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310253193.7A CN103346125B (zh) 2013-06-24 2013-06-24 改善gp cmos器件的电性参数均一性的方法

Publications (2)

Publication Number Publication Date
CN103346125A CN103346125A (zh) 2013-10-09
CN103346125B true CN103346125B (zh) 2015-11-25

Family

ID=49280912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310253193.7A Active CN103346125B (zh) 2013-06-24 2013-06-24 改善gp cmos器件的电性参数均一性的方法

Country Status (1)

Country Link
CN (1) CN103346125B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681268A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种使用激光退火工艺激活离子的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102790013A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN102915968A (zh) * 2011-08-01 2013-02-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772064B2 (en) * 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact
US7678637B2 (en) * 2007-09-21 2010-03-16 Texas Instruments Incorporated CMOS fabrication process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102790013A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN102915968A (zh) * 2011-08-01 2013-02-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法

Also Published As

Publication number Publication date
CN103346125A (zh) 2013-10-09

Similar Documents

Publication Publication Date Title
CN110190031B (zh) 一种薄膜晶体管基板的制备方法
US20160372573A1 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
CN104733313B (zh) 鳍式场效应晶体管的形成方法
US10991724B2 (en) CMOS transistor and method for fabricating the same, display panel and display device
CN103346125B (zh) 改善gp cmos器件的电性参数均一性的方法
KR100840662B1 (ko) 반도체 소자의 제조 방법
CN105655253B (zh) 半导体结构及其形成方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN107785264B (zh) 半导体器件的形成方法
CN101930924B (zh) Mos晶体管的制作方法
CN106935504A (zh) 半导体结构及其形成方法
CN103337458B (zh) 改善半导体器件电性参数的方法
CN107170684B (zh) 鳍式场效应晶体管的形成方法
CN108281418A (zh) 半导体结构及其形成方法
CN110718454A (zh) 半导体器件及其形成方法
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN101937848B (zh) Mos晶体管及其制作方法
CN107591330B (zh) 半导体结构的形成方法
CN108878526B (zh) 半导体结构及其形成方法
CN107799469B (zh) 半导体器件的形成方法
KR100587391B1 (ko) 고전압 소자의 게이트 절연막 식각방법
KR101079873B1 (ko) 반도체 소자의 형성 방법
KR100947746B1 (ko) 반도체소자 및 그의 제조방법
CN104637815B (zh) Mos晶体管及其制备方法
KR100617053B1 (ko) 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant