CN105655253B

CN105655253B - 半导体结构及其形成方法

Info

Publication number: CN105655253B
Application number: CN201410628894.9A
Authority: CN
Inventors: 何永根
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-11-10
Filing date: 2014-11-10
Publication date: 2019-01-29
Anticipated expiration: 2034-11-10
Also published as: CN105655253A

Abstract

本发明提供一种半导体结构及其形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部分栅极结构和部分侧墙位于浅沟槽隔离结构表面；对位于浅沟槽隔离结构上方的部分金属层进行改性处理，使所述部分金属层转变为保护层。所述保护层保护位于有源区结构表面的栅介质层不被酸性物质腐蚀和消耗，避免了半导体器件的失效。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是如何解决器件可靠性下降的问题，这种现象主要是由传统栅介质层厚度不断减小所造成的。现有技术提供的方法以高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替代多晶硅栅极，可以有效提高半导体器件的可靠性，优化电学性能。

现有技术提供了一种具有金属栅极的半导体器件制造方法，包括：提供半导体衬底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅极层；形成覆盖所述栅介质层和栅极层的层间介质层；以所述栅极层为停止层，对所述层间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成金属栅极。

尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且难以稳定控制，容易导致器件失效。

发明内容

本发明解决的问题是，通过离子注入改性或者等离子体改性，将位于浅沟槽隔离结构上方的部分金属层改性处理转变为保护层，所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质腐蚀位于有源区结构表面的栅介质层，从而避免了器件的失效。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部分栅极结构和部分侧墙位于浅沟槽隔离结构表面；对位于浅沟槽隔离结构上方的部分栅介质层进行改性处理，使所述位于浅沟槽隔离结构上方的部分栅介质层转变为保护层。

可选的，所述保护层为Ti、TiN、TaN、Ta、TaC或者TaSiN中任一种材料的硅化物，所述保护层的厚度为

可选的，所述对位于浅沟槽隔离结构上方的部分栅介质层进行改性处理的工艺为离子注入，注入离子的种类为Si。

可选的，所述离子注入的工艺，注入角度与垂直半导体衬底方向的夹角为2度～35度，离子的注入浓度为1×10¹⁴atom/cm³～5×10¹⁶atom/cm³，注入能量为1Kev～10Kev。

可选的，在所述离子注入之后还包括退火工艺，所述退火工艺为热炉退火、尖峰退火、快速热退火、激光退火或者闪光退火。

可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。

可选的，所述栅极结构还包括位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层。

可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

可选的，所述金属层为Ti、TiN、TaN、Ta、TaC或者TaSiN，金属层的厚度为

可选的，所述侧墙为氮化硅、氮氧化硅或者碳氧化硅。

本发明还提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部分栅极结构和部分侧墙位于浅沟槽隔离结构上方，且所述位于浅沟槽隔离结构上方的部分栅极结构及侧墙与浅沟槽隔离结构表面分离；对位于浅沟槽隔离结构上方的部分金属层进行改性处理，使所述部分金属层转变为保护层。

可选的，所述对位于浅沟槽隔离结构上方的部分金属层进行改性处理的工艺为等离子体处理，所述等离子体处理可以采用射频放电等离子体、微波等离子体或者解耦合等离子体。

可选的，所述射频放电等离子体改性处理，采用SiH₄气体作为反应气体，气体的压力为20Torr～50Torr，射频功率为300W～2000W，偏压为0V，温度为40℃～80℃，工艺时间为10分钟～30分钟。

可选的，所述侧墙为氮化硅、氮氧化硅或者碳氧化硅。

本发明还提供了一种根据上述任一实施例所述方法形成的半导体结构，包括半导体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；位于所述半导体衬底表面的栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层及保护层，所述金属层位于有源区结构上方，所述保护层位于浅沟槽隔离结构上方，所述金属层和保护层在平行半导体衬底方向上相邻。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供一种半导体结构形成方法实施例，通过离子注入改性或者等离子体改性，将位于浅沟槽隔离结构上方的部分金属层改性处理转变为保护层，所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质继续腐蚀位于有源区结构表面的栅介质层，从而避免了器件的失效。

进一步地，所述通过离子注入或者等离子体改性部分栅介质层的方法，都采用了Si作为改性离子，在改性形成保护层的同时，所述Si也会掺杂进入侧墙以及栅介质层表面的部分栅极层，对氮化硅侧墙的Si掺杂并不会影响到器件电学性能，而栅介质层的材料为多晶硅，且所述栅介质层在后续工艺中会被去除，因此对部分栅介质层的Si掺杂也不会对器件性能和制造工艺带来影响。

进一步地，所述保护层仅位于浅沟槽隔离结构上方，并未覆盖有源区结构，因此在起到阻挡酸性物质腐蚀位于有源区结构表面栅介质层的同时，并不会对有源区结构的电学性能造成影响。

本发明提供一种半导体结构实施例，包括半导体衬底、半导体衬底中的有源区结构和浅沟槽隔离结构、位于半导体衬底表面的介质层和位于所述介质层表面的金属层及保护层，所述金属层位于有源区结构上方，所述保护层位于浅沟槽隔离结构上方。所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质继续腐蚀位于有源区结构表面的介质层及金属层，从而避免了器件的失效。

附图说明

图1至图3为本发明一实施例的半导体结构示意图；

图4至图7为本发明另一实施例的半导体结构示意图；

图8至图11为本发明一实施例的半导体结构形成方法示意图；

图12至图17为本发明另一实施例的半导体结构形成方法示意图；

图18至图19为本发明再一实施例的半导体结构示意图。

具体实施方式

由背景技术可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺较复杂且难以稳定控制，容易导致器件失效。

为了进一步说明，本发明提供了一个半导体结构的实施例。

请参考图1、图2和图3，提供半导体衬底10，所述半导体衬底10表面形成有栅极结构和位于所述栅极结构侧壁的侧墙15，所述栅极结构包括位于半导体衬底10表面的栅介质层、位于所述栅介质层表面的栅极层13和位于所述栅极层13表面的掩模层14。其中，图1为所述半导体结构的俯视图，图2为图1沿切割线AA’方向的剖面结构示意图，图3为图1沿切割线BB’方向的剖面结构示意图。

所述半导体衬底10包括有源区结构10a和浅沟槽隔离结构10b，在图1中，所述有源区结构10a及浅沟槽隔离结构10b的部分交界线被栅极结构和侧墙15覆盖，因此用虚线表示。

所述栅介质层包括位于半导体衬底10表面的介质层11和位于所述介质层11表面的金属层12。

请参考图1，所述栅极结构沿x轴方向横跨有源区结构10a及浅沟槽隔离结构10b的交界线，且所述栅极结构沿x轴方向部分位于浅沟槽隔离结构10b表面。

所述半导体衬底10为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构10b为氧化硅。

所述介质层11包括位于半导体衬底表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON，所述第一介质层和第二介质层在图中未示出。

所述金属层12为Ti、TiN、TaN、Ta、TaC或者TaSiN，所述金属层的厚度为

在基于上述实施例的基础上，本发明还提供了一个半导体结构的实施例。

请参考图4、图5、图6和图7，其中图4为本实施例半导体结构的俯视图，图5为图4沿切割线CC’方向的剖面结构示意图，图6为图4沿切割线DD’方向的剖面结构示意图，图7为图4沿切割线EE’方向的剖面结构示意图。本实施例的半导体结构与上一实施例基本相同，不同的地方是所述浅沟槽隔离结构10b的部分表面与栅极结构和侧墙15分离，仅在位于有源区结构10a及浅沟槽隔离结构10b交界线附近栅极结构下方的部分浅沟槽隔离结构10b表面与栅极结构仍然相连接，如图4、图5和图7中的区域II所示。

图中所示的区域I为浅沟槽隔离结构10b与栅极结构和侧墙15分离的区域部分，为了便于图示说明，区域I用阴影示出。需要说明的是，位于浅沟槽隔离结构10b上方的侧墙15与浅沟槽隔离结构10b表面全部分离，且栅极结构中位于浅沟槽隔离结构10b上方靠近侧墙15的部分栅极结构也与浅沟槽隔离结构10b表面分离，暴露出部分栅介质层底面。

所述暴露出的部分栅介质层不再受到栅极层13和侧墙15的保护，在后续的工艺中会被损伤和消耗，且所述损伤和消耗随着工艺步骤的积累会越来越严重，造成栅极结构中部分栅介质层造成全部栅介质层的缺失，从而引起了半导体器件失效。

对上述实施例进行研究发现，造成所述浅沟槽隔离结构10b的部分表面与栅极结构和侧墙15分离，仅在有源区结构10a及浅沟槽隔离结构10b交界线附近栅极结构下方的部分浅沟槽隔离结构10b表面与栅极结构相连接的原因是：如图1、图2和图3所示的半导体结构经历一系列工艺处理之后，浅沟槽隔离结构10b会受到损伤的和消耗，先是与位于浅沟槽隔离结构10b上的部分侧墙15发生分离，接下来随着浅沟槽隔离结构10b进一步的损伤的和消耗，所述分离现象沿x轴和y轴方向推进，直至浅沟槽隔离结构10b与位于浅沟槽隔离结构10b上的侧墙15全部分离，暴露出部分位于浅沟槽隔离结构10b上的栅介质层底面，仅区域II所示区域对应的部分浅沟槽隔离结构10b表面还与栅极结构相连接。

通过进一步研究发现，造成所述浅沟槽隔离结构10b损伤的和消耗的原因是：如图1、图2和图3所示的半导体结构，在经历例如干法刻蚀、光刻胶灰化、薄膜沉积等工艺处理之后，需要利用湿法清洗工艺来进行处理以保证硅片表面的洁净度，所述湿法清洗工艺通常会使用H₂SO₄和H₂O₂的混合溶液、HF和H₂O的混合溶液、NH₄OH、H₂O₂和H₂O的混合溶液等，上述湿法清洗的溶液会对氧化硅的浅沟槽隔离结构10b造成损伤和消耗，当浅沟槽隔离结构10b被损伤到一定程度暴露出栅介质层底面后，后续的湿法清洗工艺就会对栅介质层造成损伤和腐蚀。

为解决上述问题，本发明提供了一种半导体结构的形成方法实施例，通过离子注入改性或者等离子体改性，将位于浅沟槽隔离结构上方的部分金属层改性处理转变为保护层，所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质继续腐蚀位于有源区结构表面的栅介质层，从而避免了器件的失效。

为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图8和图9，提供半导体衬底100，所述半导体衬底包括有源区结构100a和浅沟槽隔离结构100b；所述半导体衬底100表面形成有栅极结构和位于所述栅极结构侧壁的侧墙105，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层101和位于所述介质层101表面的金属层102，部分栅极结构和部分侧墙105的位于浅沟槽隔离结构100b表面。其中，图8为俯视图，图9为图8沿切割线FF’方向的剖面结构示意图。

所述栅极结构还包括位于所述栅介质层表面的栅极层103和位于所述栅极层103表面的掩模层104。

所述介质层101包括位于半导体衬底表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层和第二介质层在图中未示出。

在图8中，所述有源区结构100a及浅沟槽隔离结构100b的部分交界线被栅极结构和侧墙105覆盖，因此用虚线表示。所述半导体衬底100被有源区结构100a和浅沟槽隔离结构100b覆盖而不可见，因此半导体衬底100在图8中未示出。所述介质层101、金属层102和栅极层103被掩模层104覆盖二不可见，因此介质层101、金属层102和栅极层103在图8中未示出。

请参考图8，所述栅极结构沿x轴方向横跨有源区结构100a及浅沟槽隔离结构100b的交界线，且所述栅极结构沿x轴方向部分位于浅沟槽隔离结构100b表面。

所述半导体衬底100为硅衬底、锗衬底或绝缘体上硅衬底。所述浅沟槽隔离结构100b材料为氧化硅。

所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

所述金属层102为Ti、TiN、TaN、Ta、TaC或者TaSiN，金属层102的厚度为

所述侧墙105的材料为氮化硅、氮氧化硅或者碳氧化硅，侧墙105沿x轴方向和y轴方向的最大宽度都为所述最大宽度位于侧墙105与半导体衬底100相接触的底部，请参考图8。所述侧墙105的形成步骤，包括：形成覆盖所述半导体衬底100和栅极结构侧壁及顶面的侧墙膜；通过干法刻蚀回刻所述侧墙膜，形成位于所述栅极结构侧壁的侧墙105。所述侧墙105适于控制有源区结构100a中离子注入区域与栅极结构下方沟道的距离。

所述干法刻蚀回刻侧墙膜的工艺，作为一个实施例，刻蚀气体包括CF₄、CH₃F、CH₂F₂、CHF₃、CH₄、O₂、N₂、NF₃、Ar和He中一种或几种，刻蚀气体的流量为5sccm～300sccm，偏压为50V～400V，功率为200W～500W，温度为30℃～60℃。

掩模层104的材料为氮化硅。所述氮化硅的掩模层104适于保护栅极层103顶部，避免栅极层103顶部在后续的工艺中受到损伤。

参考图10和图11，对位于浅沟槽隔离结构100b上方的部分金属层102进行改性处理，使所述位于浅沟槽隔离结构100b上方的部分金属层102完全转变为保护层102b。其中，图10为俯视图，图11为图10沿切割线GG’方向的剖面结构示意图。

所述保护层102b为金属层102材料的硅化物，作为一个实施例，所述保护层102b可以为Ti、TiN、TaN、Ta、TaC或者TaSiN中任一种材料的硅化物，保护层102b的厚度为

所述对位于浅沟槽隔离结构100b上方的部分栅介质层进行改性处理的工艺为离子注入，注入离子的种类为Si。所述离子注入的工艺，注入方向与图10所示的x轴和半导体衬底100的垂线组成的平面平行，且注入角度与垂直半导体衬底100方向的夹角θ为2度～35度。Si的注入浓度为1×10¹⁴atom/cm³～5×10¹⁶atom/cm³，注入能量为1Kev～10Kev。

所述离子注入的注入角度与垂直半导体衬底100表面方向的夹角θ为2度～35度，适于将Si原子穿透侧墙105、注入被部分侧墙105包覆在内的位于浅沟槽隔离结构100b上方的部分金属层102。如果注入角度过小甚至垂直于半导体衬底100表面，则Si原子无法到达金属层102，也就无法将部分金属层102转变形成保护层102b；如果注入角度过大，则Si原子进入金属层102的水平距离会增加，容易将位于有源区结构100a表面的部分金属层102改性，从而造成器件的电学性能漂移甚至失效。

所述离子注入的注入方向同时还与x轴和半导体衬底100的垂线组成的平面平行，适于使Si原子仅仅沿x轴方向注入部分侧墙105和部分金属层102，从而使得被改性的部分金属层102局限于浅沟槽隔离结构100b上方。图10中位于栅极结构沿y轴方向两侧的部分侧墙105及位于有源区结构100a表面的金属层102则不会被离子注入而改性，避免了对器件的电学性能造成影响。需要说明的是，在本实施例中，Si还同时掺杂进入了侧墙105以及栅介质层表面的部分栅极层103，其中对氮化硅侧墙105的Si掺杂不会影响到器件电学性能，而栅介质层103的材料本身就为多晶硅，且所述栅介质层103在后续工艺中会被去除，因此对部分栅介质层103的Si掺杂并不会对器件性能和制造工艺带来影响。

所述Si的注入能量选择1Kev～10Kev，适于保证Si对侧墙105的有效穿透性，同时通过控制注入能量，能够调节Si在栅介质层中的注入距离，能量太低则无法穿透的侧墙105，能量过高则会增加Si原子进入金属层102的水平距离，容易将位于有源区结构100a表面的部分金属层102也进行改性。

所述Si的注入浓度选择1×10¹⁴atom/cm³～5×10¹⁶atom/cm³，适于控制后续的退火工艺之后最终形成的保护层102b面积，避免在退火后形成的保护层102b覆盖到有源区结构100a表面，影响到器件电学性能。通过控制Si的注入角度和注入能量，控制Si注入金属层102中所能达到的最远位置，所述最远位置与浅沟槽隔离结构100b及有源区结构100a交界线的水平间距为所述水平间距适于为后续退火工艺中Si的扩散预留空间，所述水平间距并未在图10和图11中示出。在后续的退火工艺之后，注入金属层102的Si将发生扩散并重新排列，最终将位于浅沟槽隔离结构100b上方的部分金属层102转变为保护层102b，且所述保护层102b不会覆盖到有源区结构100a。

在所述离子注入之后还包括一步退火工艺，所述退火工艺可以为热炉退火、尖峰退火、快速热退火、激光退火或者闪光退火，作为一个实施例，所述激光退火的温度为800℃～1200℃。所述退火适于使通过离子注入掺杂进入金属层102的Si原子重新分布，将位于浅沟道隔离结构100b上方的部分金属层102完全转变为保护层102b。

通过Si的掺杂，将位于浅沟槽隔离结构100b上方的部分金属层102进行改性处理，形成了保护层102b，所述保护层102b为Ti、TiN、TaN、Ta、TaC或者TaSiN中任一种材料的硅化物，相对于Ti、TiN、TaN、Ta、TaC或者TaSiN的金属层102来说，对H₂SO₄和H₂O₂的混合溶液、HF和H₂O的混合溶液、NH₄OH、H₂O₂和H₂O的混合溶液等酸性物质有着较高的抗腐蚀性，能够防止所述酸性物质对有源区结构100a表面栅介质层的腐蚀，进而避免了器件的失效。

本发明还提供了一种半导体结构的形成方法实施例。

参考图12和图13，提供半导体衬底100，所述半导体衬底100包括有源区结构100a和浅沟槽隔离结构100b；所述半导体衬底100表面形成有栅极结构和位于所述栅极结构侧壁的侧墙105，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层101和位于所述介质层101表面的金属层102，部分栅极结构和部分侧墙105位于浅沟槽隔离结构100b上方，且所述位于浅沟槽隔离结构100b上方的部分栅极结构及侧墙105与浅沟槽隔离结构100b表面分离。

图12为俯视图，图13为图12沿切割线HH’方向的剖面结构示意图。

所述介质层101包括位于半导体衬底100表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层和第二介质层在图中未示出。所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

所述侧墙105的材料为氮化硅、氮氧化硅或者碳氧化硅，侧墙105沿x轴方向和y轴方向的最大宽度都为所述最大宽度位于侧墙105与半导体衬底100相接触的底部。所述侧墙105的形成步骤，包括：形成覆盖所述半导体衬底100和栅极结构侧壁及顶面的侧墙膜；通过干法刻蚀回刻所述侧墙膜，形成位于所述栅极结构侧壁的侧墙105。所述干法刻蚀的工艺与上一个实施例的具体实施方法相同。

需要说明的是，在本实施例中，位于浅沟槽隔离结构100b上方的部分栅极结构及侧墙105与浅沟槽隔离结构100b表面分离，所述分离的区域III在图12中以阴影示出。产生浅沟槽隔离结构100b上方的部分栅极结构及侧墙105与浅沟槽隔离结构100b表面分离的原因是浅沟槽隔离结构100b被半导体制造过程中的酸性物质慢慢腐蚀和消耗，直至暴露出了位于浅沟槽隔离结构100b上方的部分栅极结构底面及侧墙105底面。具体的原因分析请参考图1至图7所述实施例中的原因分析，在此就不做赘述。

参考图14至图17，对位于浅沟槽隔离结构上方的部分金属层102进行改性处理，使所述部分金属层102转变为保护层102b。

请首先参考图14，作为一个实施例，所述改性处理的工艺为等离子体处理，所述等离子体处理可以采用射频放电等离子体、微波等离子体或者解耦合等离子体。在本实施例中，以所述等离子体处理采用射频放电等离子体的情况为例，作示范性说明。

所述射频放电等离子体改性处理，采用SiH4气体作为反应气体，气体的压力为20Torr～50Torr，射频功率为300W～2000W，偏压为0V，温度为40℃～80℃，工艺时间为10分钟～30分钟。所述射频放电等离子体环境120在图14中以阴影示出。SiH₄气体在射频放电的条件下会转变为等离子体，通过对射频功率、偏压以及温度的调控，就可以将高能量的Si原子掺杂进金属层102。

在本实施例的等离子体处理中，SiH₄的等离子体的偏压为0V，即SiH₄的等离子体各向同性，这样便于SiH₄的等离子体进入图13所示的区域III，所述区域III为栅极结构和侧墙105与浅沟槽隔离结构100b表面分离的区域。如果对SiH₄的等离子体施加大于0V的偏压，则会使其具有垂直半导体衬底100表面的速度，不利于所述等离子体进入图13所示的区域III，也就不利于SiH4的等离子体对金属层102的改性处理。

由于对SiH₄等离子体施加的偏压为0V，所述SiH₄等离子体无法在电场下加速，因此损失了大部分的动能。为了提高SiH₄等离子体的能量，增强其穿透介质层102的能力和对金属层102的改性能力，选用了较高的射频功率300W～2000W和较高的温度40℃～80℃，弥补了SiH₄等离子体的能量不足，这样即便SiH₄等离子体不具备速度，但其能量仍足以使Si原子到达金属层102，将其转变为保护层102b。如果射频功率和温度低于所述范围，则SiH₄等离子体的能量太低，不足以对金属层102作出有效的改性。

作为另一个实施例，所述改性处理的工艺还可以为离子注入，注入离子的种类为Si，请参考图15。所述离子注入的工艺，注入方向与图12所示的x轴和半导体衬底100的垂线组成的平面平行，且注入角度与垂直半导体衬底100方向的夹角θ为2度～35度。Si的注入浓度为1×10¹⁴atom/cm³～5×10¹⁶atom/cm³，注入能量为1Kev～10Kev。所述离子注入工艺的具体实施方式和技术效果与图8至图11所示实施例的离子注入工艺相同，在此不做赘述。

接下来请参考图16和图17，所述位于浅沟槽隔离结构上方的部分金属层102在改性处理之后转变为保护层102b，其中图16为俯视图，图17为图16沿切割线JJ’方向的剖面结构示意图。

所述保护层102b相对于Ti、TiN、TaN、Ta、TaC或者TaSiN的金属层102来说，对H₂SO₄和H₂O₂的混合溶液、HF和H₂O的混合溶液、NH₄OH、H₂O₂和H₂O的混合溶液等酸性物质有着较高的抗腐蚀性，因此能够防止所述酸性物质对有源区结构100a表面栅介质层的腐蚀，进而避免了器件的失效。

基于上述任一半导体结构形成方法的实施例，本发明还提供了一种半导体结构的实施例，请参考图18和图19，图18为俯视图，图19为图18沿切割线KK’方向的剖面结构示意图，包括：

半导体衬底100，所述半导体衬底100包括有源区结构100a和浅沟槽隔离结构100b；

位于所述半导体衬底100表面的栅极结构和位于所述栅极结构侧壁的侧墙105，所述栅极结构包括位于半导体衬底100表面的介质层101和位于所述介质层101表面的金属层102及保护层102b，所述金属层102位于有源区结构100a上方，所述保护层102b位于浅沟槽隔离结构100b上方，所述金属层102和保护层102b在平行半导体衬底100方向上相邻。

所述栅极结构还包括位于金属层102和保护层102b表面的栅极层103、位于所述栅极层103表面的掩模层104。

所述介质层101包括位于半导体衬底表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层和第二介质层在图中未示出。所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

所述侧墙105的材料为氮化硅、氮氧化硅或者碳氧化硅，侧墙105在图18中沿x轴方向和y轴方向的最大宽度都为所述最大宽度位于侧墙105与半导体衬底100相接触的底部。

所述掩模层104的材料为氮化硅。所述氮化硅的掩模层104适于保护栅极层103顶部，避免栅极层103顶部在后续的工艺中受到损伤。

所述保护层102b相对于Ti、TiN、TaN、Ta、TaC或者TaSiN的金属层102来说，对H₂SO₄/H₂O₂混合溶液、HF/H₂O混合溶液、NH₄OH/H₂O₂/H₂O混合溶液等酸性物质有着较高的抗腐蚀性，能够防止所述酸性物质对有源区结构100a表面介质层101及金属层102的腐蚀，进而避免了器件的失效。

综上，本发明实施例提供的半导体结构形成方法，通过离子注入改性或者等离子体改性，将位于浅沟槽隔离结构上方的部分金属层改性处理转变为保护层，所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质继续腐蚀位于有源区结构表面的栅介质层，从而避免了器件的失效。进一步地，所述通过离子注入或者等离子体改性部分栅介质层的方法，都采用了Si作为改性离子，在改性形成保护层的同时，所述Si也会掺杂进入侧墙以及栅介质层表面的部分栅极层：对氮化硅侧墙的Si掺杂并不会影响到器件电学性能，而栅介质层的材料为多晶硅，且所述栅介质层在后续工艺中会被去除，因此对部分栅介质层的Si掺杂也不会对器件性能和制造工艺带来影响。更进一步地，所述保护层仅位于浅沟槽隔离结构上方，并未覆盖有源区结构，因此在起到阻挡酸性物质腐蚀位于有源区结构表面栅介质层的同时，并不会对有源区结构的电学性能造成影响。

本发明提供的半导体结构，包括半导体衬底、半导体衬底中的有源区结构和浅沟槽隔离结构、位于半导体衬底表面的介质层和位于所述介质层表面的金属层及保护层，所述金属层位于有源区结构上方，所述保护层位于浅沟槽隔离结构上方。所述保护层对酸性物质有较高的抵抗性，当部分浅沟槽隔离结构被酸性物质腐蚀之后，所述保护层将阻挡所述酸性物质继续腐蚀位于有源区结构表面的介质层及金属层，从而避免了器件的失效。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；

所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部分栅极结构和部分侧墙位于浅沟槽隔离结构表面；

对位于浅沟槽隔离结构上方的部分金属层进行改性处理，使所述位于浅沟槽隔离结构上方的部分金属层转变为保护层，所述保护层用于防止酸性物质对有源区结构表面栅介质层的腐蚀。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层为Ti、TiN、TaN、Ta、TaC或者TaSiN中任一种材料的硅化物，所述保护层的厚度为

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述对位于浅沟槽隔离结构上方的部分金属层进行改性处理的工艺为离子注入，注入离子的种类为Si。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述离子注入的工艺，注入角度与垂直半导体衬底方向的夹角为2度～35度，离子的注入浓度为1×10¹⁴atom/cm³～5×10¹⁶atom/cm³，注入能量为1Kev～10Kev。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述离子注入之后还包括退火工艺，所述退火工艺为热炉退火、尖峰退火、快速热退火、激光退火或者闪光退火。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括位于半导体衬底表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层为Ti、TiN、TaN、Ta、TaC或者TaSiN，金属层的厚度为

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙为氮化硅、氮氧化硅或者碳氧化硅。

11.一种半导体结构的形成方法，其特征在于，包括：

所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的栅介质层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层，部分栅极结构和部分侧墙位于浅沟槽隔离结构上方，且所述位于浅沟槽隔离结构上方的部分栅极结构及侧墙与浅沟槽隔离结构表面分离；

对位于浅沟槽隔离结构上方的部分金属层进行改性处理，使所述部分金属层转变为保护层，所述保护层用于防止酸性物质对有源区结构表面栅介质层的腐蚀。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述保护层为Ti、TiN、TaN、Ta、TaC或者TaSiN中任一种材料的硅化物，所述保护层的厚度为

13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述对位于浅沟槽隔离结构上方的部分金属层进行改性处理的工艺为等离子体处理，所述等离子体处理可以采用射频放电等离子体、微波等离子体或者解耦合等离子体。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述射频放电等离子体改性处理，采用SiH₄气体作为反应气体，气体的压力为20Torr～50Torr，射频功率为300W～2000W，偏压为0V，温度为40℃～80℃，工艺时间为10分钟～30分钟。

15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。

16.如权利要求11所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层。

17.如权利要求11所述的半导体结构的形成方法，其特征在于，所述介质层包括位于半导体衬底表面的第一介质层和位于第一介质层表面的第二介质层，所述第一介质层为厚度的SiO₂或者SiON，所述第二介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

18.如权利要求11所述的半导体结构的形成方法，其特征在于，所述金属层为Ti、TiN、TaN、Ta、TaC或者TaSiN，金属层的厚度为

19.如权利要求11所述的半导体结构的形成方法，其特征在于，所述侧墙为氮化硅、氮氧化硅或者碳氧化硅。

20.一种根据权利要求1至权利要求19任一项所述方法形成的半导体结构，其特征在于，包括：

半导体衬底，所述半导体衬底包括有源区结构和浅沟槽隔离结构；

位于所述半导体衬底表面的栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层及保护层，所述金属层位于有源区结构上方，所述保护层位于浅沟槽隔离结构上方，所述金属层和保护层在平行半导体衬底方向上相邻，所述保护层用于防止酸性物质对有源区结构表面栅介质层的腐蚀。