CN105845614A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN105845614A CN105845614A CN201510020471.3A CN201510020471A CN105845614A CN 105845614 A CN105845614 A CN 105845614A CN 201510020471 A CN201510020471 A CN 201510020471A CN 105845614 A CN105845614 A CN 105845614A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- oxygen
- semiconductor device
- sloped sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本申请提供了一种半导体器件及其制作方法。其中,该制作方法包括:在衬底上形成具有第一倾斜侧壁的场氧层;进行第一次离子注入,以在衬底中对应于第一倾斜侧壁的位置形成隔离环;以及进行第二次离子注入,以在场氧层的两侧的衬底中形成阱区。由于第一倾斜侧壁能够阻挡第一次离子注入和第二次离子注入过程中的部分注入离子进入衬底,因此,与现有隔离环相比,本申请形成的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种半导体器件及其制作方法。
背景技术
BVDSS(源漏击穿电压)是半导体器件很重要的一个参数,它反映的是晶体管的栅端不开启时源端所能承受的电压。在现有技术中,通常需要在相邻晶体管之间形成隔离环,以将相邻晶体管隔离开。该隔离环一般通过对衬底进行离子注入后形成,且所形成的隔离环的导电类型与衬底的导电类型相反。然而,当半导体器件工作时隔离环与衬底之间可能会产生寄生二极管,从而在衬底和源极会产生较大的电压,进而使得半导体器件容易因发生源漏击穿而失效。
现有具有隔离环的半导体器件的制作方法通常包括以下步骤:首先,形成覆盖于衬底10′表面上的场氧预备层21′,进而形成如图1所示的基体结构;然后,干法刻蚀场氧预备层21′以形成具有垂直侧壁的场氧层20′,进而形成如图2所示的基体结构;接下来,通过第一次离子注入在位于场氧层20′的一侧的衬底10′中形成隔离环30′,进而形成如图3所示的基体结构;接下来,在场氧层20′两侧的衬底10′上覆盖硬掩膜41′,以及依次形成覆盖于场氧层20′和硬掩膜41′上的抗反射涂层42′和图形化光刻胶43′,进而形成如图4所示的基体结构;接下来,沿图形化光刻胶43′依次刻蚀抗反射涂层42′、硬掩膜41′和衬底10′,以在与隔离环30′相对的场氧层20′的一侧的衬底10′中形成沟槽40′,并在沟槽40′中形成栅极50′,进而形成如图5所示的基体结构;再接下来,通过第二次离子注入在场氧层20′两侧的衬底10′中形成阱区60′,且阱区60′的导电类型与隔离环30′的导电类型相同,进而形成如图6所示的基体结构;最后,形成与阱区60′相接触的导电插塞70′,进而形成如图7所示的基体结构。
发明人在采用上述制作方法制作半导体器件时发现,通过第一次离子注入在衬底中形成隔离环的步骤中,由于注入离子的剂量较高,使得所形成隔离环中的掺杂浓度较高,从而使得隔离环的电阻率较小,进而导致更容易发生源漏击穿。同时,通过第二次离子注入在衬底中形成阱区的步骤中,部分注入离子会进入隔离环,使得第二次离子注入后得到的隔离环中的掺杂浓度进一步增大,从而使得隔离环的电阻率进一步减小,进而导致半导体器件更容易因发生源漏击穿而失效。通过调整离子注入剂量虽然可以降低形成隔离环的掺杂浓度,但会使通过离子注入在衬底中形成的隔离环深度达不到器件需求。因此针对上述问题,目前还没有行之有效的解决方法。
发明内容
本申请的主要目的在于提供一种半导体器件及其制作方法,以降低半导体器件因发生源漏击穿而失效的几率。
为了实现上述目的,根据本申请的一个方面,本申请提供了一种半导体器件的制作方法,该制作方法包括:在衬底上形成场氧层,场氧层具有第一倾斜侧壁;进行第一次离子注入,以在衬底中对应于第一倾斜侧壁的位置形成隔离环;以及进行第二次离子注入,以在场氧层的两侧的衬底中形成阱区。
进一步地,形成场氧层的步骤包括:在衬底上依次形成第一场氧预备层和第二场氧预备层;沿垂直于衬底的方向进行干法刻蚀,刻蚀贯穿第二场氧预备层并刻蚀去除部分第一场氧预备层,以形成第一场氧中间层和第二场氧中间层;湿法刻蚀剩余的第一场氧中间层和第二场氧中间层以形成第一场氧层和第二场氧层,第一场氧层和第二场氧层组成场氧层。。
进一步地,形成第二场氧预备层的工艺为等离子体增强化学气相沉积。
进一步地,第一倾斜侧壁与衬底的表面之间的夹角范围为15°~75°。
进一步地,场氧层具有与第一倾斜侧壁对应设置的第二倾斜侧壁;在形成隔离环之后,制作方法还包括在靠近第二倾斜侧壁的衬底中形成沟槽,并在沟槽中形成栅极的步骤。
进一步地,形成沟槽的步骤包括:在衬底的裸露表面上形成硬掩膜;形成依次覆盖于硬掩膜和场氧层上的保护层和图形化光刻胶层;沿图形化光刻胶层依次刻蚀保护层、硬掩膜和衬底以形成沟槽;去除剩余的图形化光刻胶层、保护层和硬掩膜。
进一步地,在刻蚀保护层、硬掩膜和衬底的步骤中,刻蚀掉部分第二场氧层。
进一步地,保护层的材料为SiON。
进一步地,在形成阱区之后,制作方法还包括进行热处理的步骤。
进一步地,热处理的步骤中,退火温度的范围为1100℃~1500℃,退火时间的范围为10min~30min。
进一步地,在热处理之后,制作方法还包括形成与阱区相接触的导电插塞的步骤。
进一步地,衬底10为P型硅,隔离环和阱区为N型掺杂区;或者衬底10为N型硅,隔离环和阱区为P型掺杂区。
根据本申请的另一方面,提供了一种半导体器件,该半导体器件包括:场氧层,设置于衬底上,且场氧层具有第一倾斜侧壁;隔离环,设置于衬底中对应于第一倾斜侧壁的位置;阱区,设置于场氧层两侧的衬底中。
进一步地,第一倾斜侧壁与衬底的表面之间的夹角范围为15°~75°。
进一步地,场氧层还具有与第一倾斜侧壁对应设置的第二倾斜侧壁。
进一步地,半导体器件还包括:沟槽,设置于靠近第二倾斜侧壁的衬底中;栅极,设置于沟槽中;导电插塞,与阱区相接触。
进一步地,半导体器件为MOS管或IGBT。
应用本申请的技术方案,本申请通过在衬底上形成具有第一倾斜侧壁的场氧层,并通过第一次离子注入在衬底中对应于第一倾斜侧壁的位置形成隔离环,以及第二次离子注入在场氧层的两侧的衬底中形成阱区。在第一次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入衬底,从而降低了所形成隔离环的掺杂浓度,并增加了隔离环的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。同时,在第二次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入隔离环,因此,与现有第二次离子注入后形成的隔离环相比,本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中所提供的半导体器件的制作方法中,在衬底的表面上形成场氧预备层后的基体剖面结构示意图;
图2示出了干法刻蚀图1所示的场氧预备层以形成具有垂直侧壁的场氧层后的基体剖面结构示意图;
图3示出了对图2所示的场氧层的一侧的衬底进行第一次离子注入以形成隔离环后的基体剖面结构示意图;
图4示出了在图3所示的场氧层两侧的衬底上覆盖硬掩膜,以及依次形成覆盖于场氧层和硬掩膜上的抗反射涂层和图形化光刻胶后的基体剖面结构示意图;
图5示出了沿图4所示的图形化光刻胶层依次刻蚀抗反射涂层、硬掩膜和衬底以在位于位于场氧层的另一侧的衬底中形成沟槽,并在沟槽中形成栅极后的基体剖面结构示意图;
图6示出了对图5所示的场氧层两侧的衬底进行第二次离子注入以形成阱区后的基体剖面结构示意图;
图7示出了形成与图6所示的阱区相接触的导电插塞后的基体剖面结构示意图;
图8示出了本申请实施方式所提供的半导体器件的制作方法的流程示意图;
图9示出了在本申请实施方式所提供的半导体器件的制作方法中,在衬底上依次形成第一场氧预备层和第二场氧预备层后的基体剖面结构示意图;
图10示出了沿垂直于图9所示的衬底的方向进行干法刻蚀,以刻蚀贯穿第二场氧预备层并刻蚀去除部分第一场氧预备层后的基体剖面结构示意图;
图11示出了湿法刻蚀图10所示的剩余的第一场氧预备层和第二场氧预备层以形成具有第一倾斜侧壁和第二倾斜侧壁的场氧层后的基体剖面结构示意图;
图12示出了进行第一次离子注入,以在图11所示的衬底中对应于第一倾斜侧壁的位置形成隔离环后的基体剖面结构示意图;
图13示出了在靠近图12所示的第二倾斜侧壁的衬底中形成沟槽,并在沟槽中形成栅极后的基体剖面结构示意图;
图13-1示出了在图12所示的衬底的裸露表面上形成硬掩膜,以及形成依次覆盖于硬掩膜和场氧层上的保护层和图形化光刻胶层后的基体剖面结构示意图;
图14示出了进行第二次离子注入,以在图13所示的场氧层的两侧的衬底中形成阱区的基体剖面结构示意图;
图15示出了形成与图14所示的阱区相接触的导电插塞后的基体剖面结构示意图;以及
图16示出了本申请实施方式所提供的具有隔离环,且隔离环包括第一区域和第二区域的半导体器件的剖面结构示意图;
图17示出了本申请实施方式所提供的具有隔离环,且隔离环具有依次远离场氧层中心的第一侧面和第二侧面的半导体器件的剖面结构示意图;以及
图18示出了图17中A处的局部放大图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有半导体器件的制作方法所形成的半导体器件容易因发生源漏击穿而失效。本申请的发明人针对上述问题进行研究,提出了一种半导体器件的制作方法。如图8所示,该制作方法包括:在衬底上形成场氧层,场氧层具有第一倾斜侧壁;进行第一次离子注入,以在衬底中对应于第一倾斜侧壁的位置形成隔离环;以及进行第二次离子注入,以在场氧层的两侧的衬底中形成阱区。
上述制作方法通过在衬底上形成具有第一倾斜侧壁的场氧层,在第一次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入衬底,从而降低了所形成隔离环的掺杂浓度,并增加了隔离环的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。同时,在第二次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入隔离环,因此,与现有第二次离子注入后形成的隔离环相比,本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
下面将更详细地描述根据本申请提供的半导体器件的制作方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图9至图15示出了本申请提供的半导体器件的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图9至图15,进一步说明本申请所提供的半导体器件的制作方法。
首先,参见图11,在衬底10上形成具有第一倾斜侧壁23的场氧层20。在该步骤中,场氧层20可以由一层或多层场氧材料组成。优选地,场氧层20由依次设置于衬底10上的第一场氧层21和第二场氧层22组成。此时,形成场氧层20的步骤可以为:首先,在衬底10上依次形成第一场氧预备层210和第二场氧预备层220,进而形成如图9所示的基体结构;然后,沿垂直于衬底10的方向进行干法刻蚀,刻蚀贯穿第二场氧预备层220并刻蚀去除部分第一场氧预备层210,以形成第一场氧中间层211和第二场氧中间层221,进而形成如图10所示的基体结构;最后,湿法刻蚀剩余的第一场氧中间层211和第二场氧中间层221以形成第一场氧层21和第二场氧层22,第一场氧层21和第二场氧层22组成具有第一倾斜侧壁23的场氧层20,进而形成如图11所示的基体结构。选用合适的湿法刻蚀腐蚀液能够对第一场氧中间层211和第二场氧中间层221的不同晶面有不同的刻蚀速率,从而形成各向异性腐蚀,并通过各向异性腐蚀得到具有第一倾斜侧壁23的场氧层20。
形成上述第一场氧预备层210的工艺可以为化学气相沉积或热氧化等,进一步地,形成上述第一场氧预备层210的工艺可以为化学气相沉积。采用化学气相沉积形成第一场氧预备层210可以避免热氧化形成第一场氧预备层210过程中对衬底材料的消耗;形成上述第二场氧预备层220的工艺可以为等离子体增强化学气相沉积等。当采用等离子体增强化学气相沉积形成第二场氧层22时,能够在更低的温度下获得均匀性更好和附着力更强的第二场氧层22。上述工艺的具体参数可以参照现有技术,在此不再赘述。
上述对第二场氧预备层220和第一场氧预备层210进行干法刻蚀的工艺可以为等离子体刻蚀等,其具体的刻蚀工艺条件可以参照现有技术。上述对第一场氧中间层211和第二场氧中间层221进行湿法刻蚀时所采用的刻蚀液可以根据第一场氧中间层211和第二场氧中间层221的材料进行设定,例如,当第一场氧中间层211和第二场氧中间层221为SiO2时,可以采用氢氟酸溶液或磷酸溶液作为刻蚀液。同时,本领域的技术人员可以通过控制上述干法刻蚀和湿法刻蚀的工艺参数,调整所形成第一倾斜侧壁23与衬底10的表面之间的夹角,优选地,第一倾斜侧壁23与衬底10的表面之间的夹角范围为15°~75°。在上述优选的夹角范围内,第一倾斜侧壁23可以起到更好的阻挡作用。进一步地,利用干法刻蚀使第一场氧中间层211和第二场氧中间层221的去除区域厚度与剩余区域厚度比率可以为1.1~1.3,保持湿法刻蚀速率约为680A/min,该夹角角度可以进一步控制在约52~57度之间,从而有利于对后续工艺步骤的保护。
在后续的第一次离子注入过程中本步骤形成的第一倾斜侧壁23能够阻挡部分注入离子进入衬底10,从而降低了所形成隔离环30的掺杂浓度,增加了隔离环30的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。同时,在后续的第二次离子注入过程中本步骤形成的第一倾斜侧壁23能够阻挡部分注入离子进入隔离环30,因此,与现有第二次离子注入后形成的隔离环相比,本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
进一步地,由于上述场氧层20包括设置于第一场氧层21之上的第二场氧层22,使得场氧层20的厚度得以增加,从而使得在后续通过第二次离子注入形成阱区60的过程中场氧层20能更好地阻挡注入离子,并使得穿透场氧层20后进入衬底中的注入离子得以减少,进而进一步减少了半导体器件因发生源漏击穿而失效的几率。
完成在衬底10上形成具有第一倾斜侧壁23的场氧层2的步骤之后,进行第一次离子注入,以在衬底10中对应于第一倾斜侧壁23的位置形成隔离环30,进而形成如图12所示的基体结构。其中,第一次离子注入的注入离子的类型与隔离环30和衬底10的种类有关。当隔离环30为P型掺杂区,衬底10为N型硅时,注入离子可以为P型离子如硼离子等;当隔离环30为N型掺杂区,衬底10为P型硅时,注入离子可以为N型离子,如磷离子或砷离子等。第一次离子注入的剂量等参数可以根据实际工艺需求进行设定,在此不再赘述。
优选地,场氧层20具有与第一倾斜侧壁23相对设置的第二倾斜侧壁24。需要注意的是,场氧层20中与第一倾斜侧壁23对应设置的侧壁也可以为垂直侧壁。在形成上述隔离环30的步骤之后以及后续形成阱区60的步骤之前,本申请提供的半导体器件的制作方法还包括在靠近第二倾斜侧壁24的衬底10中形成沟槽40,并在沟槽40中形成栅极50,进而形成如图13所示的基体结构。其中,由于栅极50形成于沟槽40中,使得所形成的半导体器件具有更小的通态压降(与具有平面栅的器件相比约小30%左右),并且所形成半导体器件具有更大的电流密度。
在一种优选的实施方式中,形成上述沟槽40的步骤包括:图13-1所示的在衬底10的裸露表面上形成硬掩膜41;形成依次覆盖于硬掩膜41和场氧层20上的保护层42和图形化光刻胶层43,进而形成如图13-1所示的基体结构;沿图形化光刻胶层43依次刻蚀保护层42、硬掩膜41和衬底10以形成沟槽40,并去除剩余的图形化光刻胶层43、保护层42和硬掩膜41,进而形成如图13所示的基体结构。
上述硬掩膜41的材料可以为氮化硅层,形成硬掩膜41的工艺可以为化学气相沉积等。优选地,上述保护层42的材料为SiON。与现有技术中采用抗反射涂层作为保护层相比,由于SiON层的硬度大于抗反射涂层的硬度,因此在刻蚀保护层42、硬掩膜41和衬底10以形成沟槽40的步骤中,由SiON层组成的保护层42能够对场氧层20起到更好的保护作用。
应当注意的是,在刻蚀保护层42、硬掩膜41和衬底10的步骤中,可以刻蚀掉部分第二场氧层22,或者刻蚀掉全部第二场氧层22。由于场氧层20由第一场氧层21和第二场氧层22组成,因此刻蚀掉部分第二场氧层22或全部第二场氧层22后,所形成的场氧层20仍然具有较大的厚度。如果场氧层20仅包括一层,例如只包括第一场氧层21,上述刻蚀步骤会刻蚀掉部分第一场氧层21,此时所形成场氧层20的厚度要小于刻蚀由第一场氧层21和第二场氧层22组成的场氧层20后得到的场氧层20的厚度。
在后续通过第二次离子注入形成阱区60的过程中,上述第二倾斜侧壁24能够阻挡部分注入离子进入衬底10,从而减少了场氧层20下方的衬底10中的掺杂浓度,进而进一步降低了半导体器件因发生源漏击穿而失效的几率。
完成第一次离子注入,在衬底10中对应于第一倾斜侧壁23的位置形成隔离环30的步骤之后,进行第二次离子注入,以在场氧层20的两侧的衬底10中形成阱区60,进而形成如图14所示的基体结构。第二次离子注入的注入离子的类型与所形成阱区60的导电类型以及衬底的材料有关。当阱区60为P型掺杂区,衬底10为N型硅时,注入离子可以为P型离子如硼离子等;当阱区60的为N型掺杂区,衬底10为P型硅片,注入离子可以为N型离子如磷离子或砷离子等。第二次离子注入的剂量等参数可以根据实际工艺需求进行设定,在此不再赘述。
优选地,在形成上述阱区60之后,本申请提供的半导体器件的制作方法还可以包括进行热处理的步骤。上述热处理的工艺条件可以根据实际工艺需求进行设定。优选地,退火温度的范围为1100℃~1500℃,退火时间的范围为10min~30min。由于隔离环30中的掺杂浓度高于周围的衬底10中的掺杂浓度,因此在热处理的过程中隔离环30中的掺杂离子会向周围的衬底10中扩散,从而降低了隔离环的掺杂浓度,进一步增加了隔离环的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
在上述热处理之后,本申请提供的半导体器件的制作方法还可以包括形成与阱区60相接触的导电插塞70,进而形成如图15所示的基体结构。上述工艺为本领域现有技术,其工艺条件可以根据实际工艺需求进行设定,在此不再赘述。
本申请还提供了一种半导体器件。如图15所示,该半导体器件包括场氧层20、隔离环30和阱区60,场氧层20设置于衬底10上,且场氧层20具有第一倾斜侧壁23;隔离环30设置于衬底10中对应于第一倾斜侧壁23的位置;阱区60设置于场氧层20两侧的衬底10中。
上述半导体器件由于设置有具有至少一个倾斜侧壁的场氧层,在第一次离子注入以形成隔离环的过程中第一倾斜侧壁能够阻挡部分注入离子进入衬底,从而降低了所形成隔离环的掺杂浓度,并增加了隔离环的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。同时,在后续第二次离子注入以形成阱区的过程中第一倾斜侧壁能够阻挡部分注入离子进入隔离环,因此,与现有第二次离子注入后形成的隔离环相比,本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
在本申请上述的半导体器件中,部分或全部的隔离环30设置于第一倾斜侧壁23下方的衬底10中,当部分隔离环30设置于第一倾斜侧壁23下方的衬底10中时,隔离环30包括第一区域31和第二区域32,且第一区域31位于第一倾斜侧壁23下方的衬底中,第二区域32与第一区域31相邻且位于上表面裸露在场氧层20的外侧,其中,第一区域31的掺杂浓度小于第二区域32的掺杂浓度,其结构如图16所示。如前所述,在形成隔离环30之前,由于形成了具有第一倾斜侧壁23的场氧层20,因此在进行离子注入形成隔离环30时,上述第一区域31中的掺杂浓度必然小于第二区域32中的掺杂浓度且小于预定的掺杂浓度,因此由第一区域31和第二区域32形成的隔离环30的掺杂浓度必然小于现有技术常规的隔离环30的浓度,因此本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
当全部隔离环30位于第一倾斜侧壁23下方的衬底中,隔离环30具有依次远离场氧层20中心的第一侧面310和第二侧面320,且隔离环30的掺杂浓度沿着第二侧面320指向第一侧面310的方向逐渐降低,其结构如图17和图18所示。同样的道理,在形成隔离环30之前,由于形成了具有第一倾斜侧壁23的场氧层20,由于第一倾斜侧壁23的不同厚度对离子注入的阻挡能力不同,因此隔离环30的掺杂浓度沿着第二侧面320指向第一侧面310的方向逐渐降低,那么所形成的隔离环30中的掺杂浓度必然小于预定的掺杂浓度,因此所形成的隔离环30的掺杂浓度必然小于现有技术常规的隔离环30的浓度,即本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
优选地,第一倾斜侧壁23与衬底10的表面之间的夹角范围为15°~75°。进一步地,该半导体器件可以为MOS管或IGBT。在上述优选的夹角范围内,第一倾斜侧壁23可以起到更好的阻挡作用。
进一步地,场氧层20还可以具有与第一倾斜侧壁23对应设置的第二倾斜侧壁24。此时,半导体器件还可以包括:沟槽40,设置于靠近第二倾斜侧壁24的衬底10中;栅极50,设置于沟槽40中;导电插塞70,与阱区60相接触。其中,上述第二倾斜侧壁24能够阻挡形成阱区60的过程中部分注入离子进入衬底10,从而减少了阱区60中位于场氧层20下方的区域的掺杂浓度,进而进一步降低了半导体器件因发生源漏击穿而失效的几率。并且,由于栅极50由于设置于沟槽40中,使得半导体器件具有更小的通态压降(与具有平面栅的器件相比约小30%左右)和更大的电流密度。
从以上的描述中可以看出,本申请上述的实施例实现了如下技术效果:
(1)本申请通过在衬底上形成具有第一倾斜侧壁的场氧层,并通过第一次离子注入在衬底中对应于第一倾斜侧壁的位置形成隔离环,以及第二次离子注入在场氧层的两侧的衬底中形成阱区。在第一次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入衬底,从而降低了所形成隔离环的掺杂浓度,并增加了隔离环的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
(2)在第二次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入隔离环,因此,与现有第二次离子注入后形成的隔离环相比,本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率,进而降低了半导体器件因发生源漏击穿而失效的几率。
以上仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (17)
1.一种半导体器件的制作方法,其特征在于,所述制作方法包括以下步骤:
在衬底上形成场氧层,所述场氧层具有第一倾斜侧壁;
进行第一次离子注入,以在所述衬底中对应于所述第一倾斜侧壁的位置形成隔离环;以及
进行第二次离子注入,以在所述场氧层的两侧的所述衬底中形成阱区。
2.根据权利要求1所述的制作方法,其特征在于,形成所述场氧层的步骤包括:
在所述衬底上依次形成第一场氧预备层和第二场氧预备层;
沿垂直于所述衬底的方向进行干法刻蚀,刻蚀贯穿所述第二场氧预备层并刻蚀去除部分所述第一场氧预备层,以形成第一场氧中间层和第二场氧中间层;
湿法刻蚀剩余的所述第一场氧中间层和所述第二场氧中间层以形成第一场氧层和第二场氧层,所述第一场氧层和所述第二场氧层组成所述场氧层。
3.根据权利要求2所述的制作方法,其特征在于,形成所述第二场氧预备层的工艺为等离子体增强化学气相沉积。
4.根据权利要求1所述的制作方法,其特征在于,所述第一倾斜侧壁与所述衬底的表面之间的夹角范围为15°~75°。
5.根据权利要求1所述的制作方法,其特征在于,
所述场氧层具有与所述第一倾斜侧壁相对设置的第二倾斜侧壁;
在形成所述隔离环之后,所述制作方法还包括在靠近所述第二倾斜侧壁的衬底中形成沟槽,并在所述沟槽中形成栅极的步骤。
6.根据权利要求5所述的制作方法,其特征在于,形成所述沟槽的步骤包括:
在所述衬底的裸露表面上形成硬掩膜;
形成依次覆盖于所述硬掩膜和所述场氧层上的保护层和图形化光刻胶层;
沿所述图形化光刻胶层依次刻蚀所述保护层、所述硬掩膜和所述衬底以形成所述沟槽;
去除剩余的所述图形化光刻胶层、所述保护层和所述硬掩膜。
7.根据权利要求6所述的制作方法,其特征在于,在刻蚀所述保护层、所述硬掩膜和所述衬底的步骤中,刻蚀掉部分所述第二场氧层。
8.根据权利要求6所述的制作方法,其特征在于,所述保护层的材料为SiON。
9.根据权利要求1至8中任一项所述的制作方法,其特征在于,在形成所述阱区之后,所述制作方法还包括进行热处理的步骤。
10.根据权利要求9所述的制作方法,其特征在于,所述热处理的步骤中,退火温度的范围为1100℃~1500℃,退火时间的范围为10min~30min。
11.根据权利要求9所述的制作方法,其特征在于,在所述热处理之后,所述制作方法还包括形成与所述阱区相接触的导电插塞的步骤。
12.根据权利要求1至8中任一项所述的制作方法,其特征在于,
所述衬底为P型硅,所述隔离环和所述阱区为N型掺杂区;或者
所述衬底为N型硅,所述隔离环和所述阱区为P型掺杂区。
13.一种半导体器件,特征在于,所述半导体器件包括:
场氧层,设置于衬底上,且所述场氧层具有第一倾斜侧壁;
隔离环,设置于所述衬底中对应于所述第一倾斜侧壁的位置;
阱区,设置于所述场氧层两侧的所述衬底中。
14.根据权利要求13所述的半导体器件,其特征在于,所述第一倾斜侧壁与所述衬底的表面之间的夹角范围为15°~75°。
15.根据权利要求13所述的半导体器件,其特征在于,所述场氧层还具有与所述第一倾斜侧壁相对设置的第二倾斜侧壁。
16.根据权利要求15所述的半导体器件,其特征在于,所述半导体器件还包括:
沟槽,设置于靠近所述第二倾斜侧壁的所述衬底中;
栅极,设置于所述沟槽中;
导电插塞,设置在所述衬底上且与所述阱区相接触。
17.根据权利要求13至16中任一项所述的半导体器件,其特征在于,所述半导体器件为MOS管或IGBT。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510020471.3A CN105845614B (zh) | 2015-01-15 | 2015-01-15 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510020471.3A CN105845614B (zh) | 2015-01-15 | 2015-01-15 | 半导体器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105845614A true CN105845614A (zh) | 2016-08-10 |
CN105845614B CN105845614B (zh) | 2019-06-18 |
Family
ID=56580037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510020471.3A Active CN105845614B (zh) | 2015-01-15 | 2015-01-15 | 半导体器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105845614B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231560A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
CN108695160A (zh) * | 2017-04-05 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件的制造方法及半导体器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207378A (en) * | 1981-06-16 | 1982-12-20 | Nec Corp | Manufacture of semiconductor integrated circuit |
CN101261992A (zh) * | 2008-04-11 | 2008-09-10 | 苏州硅能半导体科技股份有限公司 | 一种功率沟槽式mos场效应管及其制造方法 |
US20090261427A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction diode device and method for manufacturing the same |
US20100055882A1 (en) * | 2008-09-03 | 2010-03-04 | The Government of the United States of America, as rpresented by the Secretary of the Navy | Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices |
CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
CN103413818A (zh) * | 2013-08-30 | 2013-11-27 | 格科微电子(上海)有限公司 | 图像传感器及其制作方法 |
-
2015
- 2015-01-15 CN CN201510020471.3A patent/CN105845614B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207378A (en) * | 1981-06-16 | 1982-12-20 | Nec Corp | Manufacture of semiconductor integrated circuit |
CN101261992A (zh) * | 2008-04-11 | 2008-09-10 | 苏州硅能半导体科技股份有限公司 | 一种功率沟槽式mos场效应管及其制造方法 |
US20090261427A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction diode device and method for manufacturing the same |
US20100055882A1 (en) * | 2008-09-03 | 2010-03-04 | The Government of the United States of America, as rpresented by the Secretary of the Navy | Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices |
CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
CN103413818A (zh) * | 2013-08-30 | 2013-11-27 | 格科微电子(上海)有限公司 | 图像传感器及其制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231560A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
CN108695160A (zh) * | 2017-04-05 | 2018-10-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件的制造方法及半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN105845614B (zh) | 2019-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466700B2 (en) | Semiconductor device and method of fabricating same | |
CN105448990B (zh) | Ldmos晶体管及其形成方法 | |
US9136374B2 (en) | Method of fabricating P-type surface-channel LDMOS device with improved in-plane uniformity | |
CN110350036A (zh) | 半导体装置及其制造方法 | |
JP3915180B2 (ja) | トレンチ型mos半導体装置およびその製造方法 | |
US20170207334A1 (en) | Electronic device of vertical mos type with termination trenches having variable depth | |
JP2008103563A (ja) | 超接合半導体装置の製造方法 | |
TWI544632B (zh) | 包含金屬氧化物半導體場效應電晶體(mosfet)裝置的半導體裝置和製造方法 | |
CN101471266B (zh) | 半导体器件的制造方法 | |
CN100539068C (zh) | 形成半导体装置的隔离层的方法 | |
JP2020107670A (ja) | 半導体装置およびその製造方法 | |
TW201511135A (zh) | 半導體裝置之製造方法 | |
CN107785425B (zh) | 半导体器件及其形成方法 | |
WO2024001327A1 (zh) | Mosfet器件及其制造方法 | |
CN105845614A (zh) | 半导体器件及其制作方法 | |
CN102496573A (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
KR101194884B1 (ko) | 반도체 소자 및 그 형성방법 | |
CN104821334B (zh) | N型ldmos器件及工艺方法 | |
CN102103997B (zh) | 沟槽型功率mos器件的结构及其制备方法 | |
JP2006140239A (ja) | 半導体装置及びその製造方法 | |
CN105655253B (zh) | 半导体结构及其形成方法 | |
CN102087981A (zh) | Mos晶体管的制作方法 | |
KR100910815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |