CN108695160A - 一种半导体器件的制造方法及半导体器件 - Google Patents

一种半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN108695160A
CN108695160A CN201710219099.8A CN201710219099A CN108695160A CN 108695160 A CN108695160 A CN 108695160A CN 201710219099 A CN201710219099 A CN 201710219099A CN 108695160 A CN108695160 A CN 108695160A
Authority
CN
China
Prior art keywords
region
bag
ion
injection
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710219099.8A
Other languages
English (en)
Other versions
CN108695160B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710219099.8A priority Critical patent/CN108695160B/zh
Publication of CN108695160A publication Critical patent/CN108695160A/zh
Application granted granted Critical
Publication of CN108695160B publication Critical patent/CN108695160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法及半导体器件，所述方法包括：提供半导体衬底，半导体衬底上形成有栅极堆叠结构；对栅极堆叠结构两侧的半导体衬底执行第一袋状区注入，以形成第一袋状区；对栅极堆叠结构两侧的半导体衬底执行第二袋状区注入，以形成第二袋状区，其中第一袋状区的掺杂浓度大于第二袋状区的掺杂浓度，第一袋状区的深度小于第二袋状区的深度。采用本发明的方法，在形成第二袋状区之前在更浅区域形成掺杂浓度更大的第一袋状区，起到覆盖和保护作用，抑制后续工艺产生缺陷，减少由缺陷引起的掺杂剂量损失的问题，进而减小形成的金属硅化物的电阻，改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，提高半导体器件良率和性能。

Description

一种半导体器件的制造方法及半导体器件
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法及半导体器件。
背景技术
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，特别是在28nm及其以下技术节点，如何以低电阻材料制造半导体器件从而保持或者降低信号延迟成为人们关注的焦点，而互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)器件的栅极和源漏区的表面电阻和接触电阻的减小与后道互连同样的重要。在半导体制造技术中，金属硅化物由于具有较低的电阻率且与其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属例如Ti、Co、Ni等通过一步或多步退火工艺，与硅发生反应即可生成低电阻率的金属硅化物。
在现有技术中，金属硅化物的电阻不稳定，这会使源漏区的接触电阻升高，甚至会出现因金属硅化物的管状钻出缺陷(piping defect)而造成的漏电流的问题。为了改善这个问题，一种方法是通过调节注入的硼或BF2的能量或剂量来补偿由于剂量损失引起的器件电阻变化，以匹配源漏区表层电阻并降低金属硅化物(如NiSi)的电阻；另一种方法是在形成轻掺杂漏离子注入区后进行重金属离子轰击，但会带来阈值电压(Vt)偏高的问题。这两种方法都不能够在控制结漏电问题的同时获得足够低的触发电压。
本发明的目的在于提供一种半导体器件的制造方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构；对所述栅极堆叠结构两侧的所述半导体衬底执行第一袋状区注入，以形成第一袋状区；对所述栅极堆叠结构两侧的所述半导体衬底执行第二袋状区注入，以形成第二袋状区，其中所述第一袋状区的掺杂浓度大于所述第二袋状区的掺杂浓度，所述第一袋状区的深度小于所述第二袋状区的深度。
进一步，所述第一袋状区注入为预非晶化离子注入。
进一步，所述预非晶化离子注入的离子包括砷。
进一步，所述预非晶化离子注入的离子还包括氟。
进一步，所述预非晶化离子注入离子砷的剂量为1e18‐5e18/cm3，离子束能量为15KeV‐25KeV。
进一步，所述预非晶化离子注入离子氟的剂量为0.4e5‐2e5/cm3，离子束能量为5KeV‐10KeV。
进一步，所述第一袋状区注入为倾斜注入。
进一步，所述第一袋状区注入中，倾斜注入的角度范围为‐7°‐7°，其中倾斜注入的角度为离子束的方向与所述半导体衬底表面法线方向之间的夹角。
进一步，所述第一袋状区注入的注入深度的范围为10nm‐30nm。
进一步，所述第二袋状区注入为倾斜注入。
进一步，所述第二袋状区注入中，倾斜注入的角度范围为30°‐45°，其中倾斜注入的角度为离子束的方向与所述半导体衬底表面法线方向之间的夹角。
进一步，在形成所述第二袋状区的步骤之前，所述方法还包括在所述半导体衬底中临近所述栅极堆叠结构的区域形成轻掺杂漏离子注入区的步骤。
本发明还提供一种半导体器件，包括：半导体衬底；在所述半导体衬底上形成的栅极堆叠结构；在所述栅极堆叠结构两侧的所述半导体衬底上形成的第一袋状区；在所述栅极堆叠结构两侧的所述半导体衬底上形成的第二袋状区，其中所述第一袋状区的掺杂浓度大于所述第二袋状区的掺杂浓度，所述第一袋状区的深度小于所述第二袋状区的深度。
进一步，所述半导体器件还包括在所述半导体衬底中临近所述栅极堆叠结构的区域形成的轻掺杂漏离子注入区，所述轻掺杂漏离子注入区的掺杂浓度小于所述第二袋状区的掺杂浓度，所述轻掺杂漏离子注入区的深度小于所述第一袋状区的深度。
进一步，所述半导体器件还包括在所述栅极堆叠结构两侧未被所述栅极堆叠结构覆盖的半导体衬底上形成的偏移侧壁。
进一步，所述第一袋状区为预非晶化离子注入区。
进一步，所述预非晶化离子注入区的注入离子包括砷。
进一步，所述预非晶化离子注入区的注入离子还包括氟。
进一步，所述预非晶化离子注入区中注入离子砷的剂量为1e18‐5e18/cm3，离子束能量为15KeV‐25KeV。
进一步，所述预非晶化离子注入区中注入离子氟的剂量为0.4e5‐2e5/cm3，离子束能量为5KeV‐10KeV。
综上所述，根据本发明的方法，在形成普通的第二袋状区之前在更浅区域形成掺杂浓度更大的第一袋状区，起到覆盖和保护作用，抑制后续工艺产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的半导体器件的主要工艺流程示意图；
图2A‐2E为根据本发明的实施例一的方法依次实施的步骤分别获得的半导体器件的示意性剖面图；
图3A‐3C为本发明的实施例二的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
根据现有技术的方法，通过调节注入的硼或BF2的能量或剂量来补偿由于剂量损失引起的器件电阻变化，或者在形成轻掺杂漏离子注入区后进行重金属离子轰击，都不能够在控制结漏电问题的同时获得足够低的触发电压，进而导致半导体器件性能的降低。
鉴于上述问题的存在，本发明提出了一种半导体器件的制造方法，如图1所示，其包括以下主要步骤：
在步骤S101中，提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构。
在步骤S102中，对所述栅极堆叠结构两侧的所述半导体衬底执行第一袋状区注入，以形成第一袋状区。
在步骤S103中，对所述栅极堆叠结构两侧的所述半导体衬底执行第二袋状区注入，以形成第二袋状区，其中所述第一袋状区的掺杂浓度大于所述第二袋状区的掺杂浓度，所述第一袋状区的深度小于所述第二袋状区的深度。
根据本发明的方法，在形成普通的第二袋状区之前在更浅区域形成掺杂浓度更大的第一袋状区，起到覆盖和保护作用，抑制后续工艺产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
实施例一
以P型金属‐氧化物半导体场效应晶体管(Metal‐Oxide‐Semiconductor Field‐Effect Transistor，MOSFET)为例，参照图2A‐图2E，其中示出了根据本发明实施例一的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底201，在所述半导体衬底201上形成栅极堆叠结构202。
所述半导体衬底201的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S‐SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等，还可以采用氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、砷化镓(GaAS)、氧化锌(ZnO)、碳化硅(SiC)等，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中还可以形成有浅沟槽隔离、埋层、阱结构等，为了简化，图示中予以省略。
作为一个示例，所述栅极堆叠结构202包括栅氧化层202a、栅极202b和栅极低电阻层202c，所述栅氧化层202a覆盖所述半导体衬底201的部分上表面，所述栅极202b覆盖所述栅氧化层202a的上表面，所述栅极低电阻层202c覆盖所述栅极202b的上表面。可选地，所述栅极堆叠结构还包括侧墙，所述侧墙覆盖栅氧化层、栅极及栅极低电阻层的侧壁，另外，侧墙可在形成第一袋状区203之后形成。
接下来，如图2B所示，对所述栅极堆叠结构202两侧的所述半导体衬底201执行第一袋状区注入(PKT，Pocket Implantation)，以形成第一袋状区203。
形成第一袋状区的目的是用于控制短沟道效应，并在半导体衬底的较浅区域形成重掺杂离子注入区，可以对所述半导体衬底起到覆盖和保护作用，抑制后续工艺(如形成轻掺杂漏离子注入区、硅凹陷结构、源漏区等)产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
进一步，所述第一袋状区注入为预非晶化离子注入(Pre‐AmorphousImplantation，PAI)。预非晶化处理的好处在于：一方面，注入的离子为非晶态，可以减少源漏极间的沟道漏电流效应；另一方面，预非晶化的步骤限定了源区和漏区的结深，避免硅化物工艺的高温处理不能很好的控制低阻金属硅化物的厚度。
具体地，所述预非晶化离子注入的注入离子包括砷(As)、锗(Ge)、锡(Sn)、锑(Sb)等IV族和Ⅴ族离子，优选砷。进一步，所述预非晶化离子注入的注入离子还可以包括氟(F)、碳(C)等，优选氟，这些离子的半径小，因而可以填充所述半导体衬底表面的缺陷位(如空位)，从而修复半导体衬底表面的缺陷；同时离子键较强，与半导体衬底中的原子(如硅)形成牢固的化学键，形成的化学键在后续工艺中不容易断裂，因此可以抑制后续工艺所产生的缺陷，例如由氢键引起的缺陷等。
示例性地，所述第一袋状区注入的注入深度(Rp)的范围为10nm‐30nm，所述注入深度靠近待形成硅化物区域底部；注入离子砷的剂量为1e18‐5e18/cm3，优选2.5e18/cm3，离子束能量为15KeV‐25KeV，优选20KeV；注入离子氟的剂量为0.4e5‐2e5/cm3，优选1e5/cm3，离子束能量为5KeV‐10KeV，优选8KeV。
进一步，所述第一袋状区注入为倾斜注入，离子束的方向与半导体衬底表面法线方向呈‐7°‐7°角，如±7°、±5°、±3°、0°等，优选5°或‐5°，其为离子束的方向与所述半导体衬底表面法线方向之间的夹角，即离子束可以以半导体衬底表面法向方向为中心向两侧倾斜的方向注入，为了简化，图2B中仅示出倾斜注入角度为0°的情况。这种倾斜注入的方式可以使得注入的离子能够靠近半导体衬底201中将要形成硅化物区域的底部，这样有利于降低硅化物的电阻，并且不会引起源漏区的SiGe层应力的降低。
接着，如图2C所示，在所述栅极堆叠结构202两侧形成偏移侧壁204。
进一步，所述偏移侧壁204覆盖栅氧化层202a、栅极202b及栅极低电阻层202c的侧壁。示例性地，所述偏移侧壁204可以包括氧化物、氮化物或者两者的组合，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤，此外还可以防止在后续的轻掺杂工艺中由于PMOS短沟道长度的减小而增加源漏间电荷穿通的可能性。在本实施例中，偏移侧壁为氧化物，其厚度为0.5nm‐5nm。
然后，如图2D所示，采用轻掺杂工艺(Lightly Doped Drain，LDD)对所述半导体衬底201中临近所述栅极堆叠结构202的区域进行离子注入并退火，以在半导体衬底201的临近所述栅极堆叠结构202的区域中形成轻掺杂漏(LDD)离子注入区205。
进一步，所述轻掺杂漏离子注入区205的底部高于所述第一袋状区203的底部，即所述轻掺杂漏离子注入区的深度小于所述第一袋状区的深度。具体地，所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，在本实施例中，形成的器件为PMOSFET器件，注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。如果形成的器件为NMOSFET器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合。
进一步，在完成所述离子注入后，为了消除高能量的入射离子与半导体晶格上的原子碰撞、晶格原子发生位移而造成大量的空位，将所述器件在一定的温度下进行退火，以恢复晶体的结构和消除缺陷，同时，退火可以使第一袋状区203再结晶。在退火温度为750℃‐850℃时，退火时间为10min‐30min；在退火温度为950℃‐1100℃时，退火时间为10s‐30s。
由于第一袋状区203覆盖了未被栅极堆叠结构202覆盖的半导体衬底区域，对其形成保护，可以大大减少离子注入过程产生的缺陷。由于第一袋状区203在形成偏移侧壁和轻掺杂漏离子注入区之前形成，可以最大程度地覆盖半导体衬底区域，更好地形成保护，最大程度地减少离子注入过程及后续工艺所产生的缺陷。
可选地，在形成轻掺杂漏离子注入区后，还可以在偏移侧壁两侧形成侧壁、在所述半导体衬底上形成硅凹陷结构，具体工艺参照现有技术，在此不再赘述。
最后，如图2E所示，对所述栅极堆叠结构202两侧的所述半导体衬底201执行第二袋状区注入，以形成第二袋状区206。
进一步，所述第二袋状区注入为倾斜注入，用于控制源漏区的横向扩散。示例性地，离子束的方向与所述半导体衬底表面法线方向呈30°‐45°角，优选35°，其为离子束的方向与所述半导体衬底表面法线方向之间的夹角。进一步，所述第二袋状区的深度大于所述第一袋状区的深度，即所述第二袋状区的区域更大。进一步，所述第二袋状区的掺杂浓度小于所述第一袋状区的掺杂浓度，形成第二袋状区的工艺参照现有技术，在此不再赘述。
由于在形成普通的第二袋状区之前在更浅区域、更靠近硅化物区域形成掺杂浓度更大的第一袋状区，可以起到覆盖和保护作用，抑制后续工艺产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
进一步，在形成第二袋状区之后，还可以包括在所述栅极堆叠结构两侧的半导体衬底内形成源极和漏极，以及在源极和漏极区域形成金属硅化物的步骤，以降低源漏区的接触电阻。
实施例二
本发明实施例二与实施例一的区别仅在于在形成轻掺杂漏离子注入区之后、在形成第二袋状区之前形成第一袋状区，其余部分参照实施例一。以PMOSFET为例，参照图3A‐图3C，其中示出了根据本发明实施例二的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先，如图3A所示，提供半导体衬底301，在所述半导体衬底301上形成栅极堆叠结构302，在所述栅极堆叠结构302两侧未被所述栅极堆叠结构302覆盖的半导体衬底301上形成偏移侧壁304，采用轻掺杂工艺对所述半导体衬底301中临近所述栅极堆叠结构302的区域进行离子注入并退火，以在半导体衬底301的临近所述栅极堆叠结构302的区域中形成轻掺杂漏离子注入区305。
所述半导体衬底301的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S‐SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等，还可以采用氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、砷化镓(GaAS)、氧化锌(ZnO)、碳化硅(SiC)等，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中还可以形成有浅沟槽隔离、埋层、阱结构等，为了简化，图示中予以省略。
作为一个示例，所述栅极堆叠结构302包括栅氧化层302a、栅极302b、栅极低电阻层302c，所述栅氧化层302a覆盖所述半导体衬底301的部分上表面，所述栅极302b覆盖所述栅氧化层302a的上表面，所述栅极低电阻层302c覆盖所述栅极302b的上表面。可选地，所述栅极堆叠结构还包括侧墙，所述侧墙覆盖栅氧化层、栅极及栅极低电阻层的侧壁。
示例性地，所述偏移侧壁304可以包括氧化物、氮化物或者两者的组合，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤，此外还可以防止在后续的轻掺杂工艺中由于PMOS短沟道长度的减小而增加源漏间电荷穿通的可能性。在本实施例中，偏移侧壁为氧化物，其厚度为0.5nm‐5nm。
具体地，所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，在本实施例中，形成的器件为PMOSFET器件，注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。如果形成的器件为NMOSFET器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合。
进一步，在完成所述离子注入后，为了消除高能量的入射离子与半导体晶格上的原子碰撞、晶格原子发生位移而造成大量的空位，将所述器件在一定的温度下进行退火，以恢复晶体的结构和消除缺陷。在退火温度为750℃‐850℃时，退火时间为10min‐30min；在退火温度为950℃‐1100℃时，退火时间为10s‐30s。
接下来，如图3B所示，对所述栅极堆叠结构302两侧的所述半导体衬底301执行第一袋状区注入，以形成第一袋状区303。
形成第一袋状区的目的是用于控制短沟道效应，并在半导体衬底的较浅区域形成重掺杂离子注入区，可以对所述半导体衬底起到覆盖和保护作用，抑制后续工艺(如形成硅凹陷结构、源漏区等)产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
进一步，所述第一袋状区注入为预非晶化离子注入。预非晶化处理的好处在于：一方面，注入的离子为非晶态，可以减少源漏极间的沟道漏电流效应；另一方面，预非晶化的步骤限定了源区和漏区的结深，避免硅化物工艺的高温处理不能很好的控制低阻金属硅化物的厚度。
具体地，所述预非晶化离子注入的注入离子包括砷(As)、锗(Ge)、锡(Sn)、锑(Sb)等IV族和Ⅴ族离子，优选砷。进一步，所述预非晶化离子注入的注入离子还可以包括氟(F)、碳(C)等，优选氟，这些离子的半径小，因而可以填充所述半导体衬底表面的缺陷位(如空位)，从而修复半导体衬底表面的缺陷；同时离子键较强，与半导体衬底中的原子(如硅)形成牢固的化学键，形成的化学键在后续工艺中不容易断裂，因此可以抑制后续工艺所产生的缺陷，例如由氢键引起的缺陷等。
示例性地，所述第一袋状区注入的注入深度(Rp)的范围为10nm‐30nm，所述注入深度靠近待形成硅化物区域底部；注入离子砷的剂量为1e18‐5e18/cm3，优选2.5e18/cm3，离子束能量为15KeV‐25KeV，优选20KeV；注入离子氟的剂量为0.4e5‐2e5/cm3，优选1e5/cm3，离子束能量为5KeV‐10KeV，优选8KeV。
进一步，所述第一袋状区注入为倾斜注入，离子束的方向与半导体衬底表面法线方向呈‐7°‐7°角，如±7°、±5°、±3°、0°等，优选5°或‐5°，其为离子束的方向与所述半导体衬底表面法线方向之间的夹角，即离子束可以以半导体衬底表面法向方向为中心向两侧倾斜的方向注入，为了简化，图3B中仅示出倾斜注入角度为0°的情况。这种倾斜注入的方式可以使得注入的离子能够靠近半导体衬底201中将要形成硅化物区域的底部，这样有利于降低硅化物的电阻，并且不会引起源漏区的SiGe层应力的降低。
由于第一袋状区303覆盖了未被栅极堆叠结构302覆盖的半导体衬底区域，对其形成保护，可以减少注入过程及后续工艺所产生的缺陷。
可选地，在形成第一袋状区303后，还可以在偏移侧壁两侧形成侧壁、在所述半导体衬底上形成硅凹陷结构，具体工艺参照现有技术，在此不再赘述。
最后，如图3C所示，对所述栅极堆叠结构302两侧的所述半导体衬底301执行第二袋状区注入，以形成第二袋状区306。
进一步，所述第二袋状区注入为倾斜注入，用于控制源漏区的横向扩散。示例性地，离子束的方向与所述半导体衬底表面法线方向呈30°‐45°角，优选35°，其为离子束的方向与所述半导体衬底表面法线方向之间的夹角。进一步，所述第二袋状区的深度大于所述第一袋状区的深度，即所述第二袋状区的区域更大。进一步，所述第二袋状区的掺杂浓度小于所述第一袋状区的掺杂浓度，形成第二袋状区的工艺参照现有技术，在此不再赘述。
由于在形成普通的第二袋状区之前在更浅区域、更靠近硅化物区域形成掺杂浓度更大的第一袋状区，可以起到覆盖和保护作用，抑制后续工艺产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
进一步，在形成第二袋状区306之后，还可以包括在所述栅极堆叠结构两侧的半导体衬底内形成源极和漏极，以及在源极和漏极区域形成金属硅化物的步骤，以降低源漏区的接触电阻。
对比实施例一与实施例二，实施例二的第一袋状区在形成偏移侧壁和轻掺杂漏离子注入区之后形成；而实施例一的第一袋状区在形成偏移侧壁和轻掺杂漏离子注入区之前形成，由于不存在偏移侧壁和轻掺杂漏离子注入区的阻挡作用，因此实施例一的第一袋状区可以起到更好的覆盖和保护作用，更大程度地降低金属硅化物的电阻并更大程度地提高半导体器件良率和性能。
综上所述，根据本发明的方法，在形成普通的第二袋状区之前在更浅区域形成掺杂浓度更大的第一袋状区，起到覆盖和保护作用，抑制后续工艺产生缺陷，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小后续在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
实施例三
本发明还提供一种半导体器件，如图3C所示，包括：半导体衬底301；在所述半导体衬底301上形成的栅极堆叠结构302；在所述栅极堆叠结构302两侧的所述半导体衬底301上形成的第一袋状区303；在所述栅极堆叠结构302两侧的所述半导体衬底301上形成的第二袋状区306，其中所述第一袋状区303的掺杂浓度大于所述第二袋状区306的掺杂浓度，所述第一袋状区303的深度小于所述第二袋状区306的深度。
形成的第一袋状区303可以控制短沟道效应，并在半导体衬底的较浅区域形成重掺杂离子注入区，可以对所述半导体衬底起到覆盖和保护作用，抑制缺陷的产生，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
进一步，所述第一袋状区303为预非晶化离子注入区。其好处在于：一方面，注入的离子为非晶态，可以减少源漏极间的沟道漏电流效应；另一方面，预非晶化的步骤限定了源区和漏区的结深，避免硅化物工艺的高温处理不能很好的控制低阻金属硅化物的厚度。
具体地，所述预非晶化离子注入区的注入离子包括砷(As)、锗(Ge)、锡(Sn)、锑(Sb)等IV族和Ⅴ族离子，优选砷。进一步，所述预非晶化离子注入的注入离子还可以包括氟(F)、碳(C)等，优选氟，这些离子的半径小，因而可以填充所述半导体衬底表面的缺陷位(如空位)，从而修复半导体衬底表面的缺陷；同时离子键较强，与半导体衬底中的原子(如硅)形成牢固的化学键，形成的化学键不容易断裂，因此可以抑制缺陷的产生，例如由氢键引起的缺陷等。
示例性地，所述第一袋状区的注入深度(Rp)的范围为10nm‐30nm，所述注入深度靠近待形成硅化物区域底部；注入离子砷的剂量为1e18‐5e18/cm3，优选2.5e18/cm3，离子束能量为15KeV‐25KeV，优选20KeV；注入离子氟的剂量为0.4e5‐2e5/cm3，优选1e5/cm3，离子束能量为5KeV‐10KeV，优选8KeV。
作为一个示例，所述栅极堆叠结构302包括栅氧化层302a、栅极302b、栅极低电阻层302c，所述栅氧化层302a覆盖所述半导体衬底301的部分上表面，所述栅极302b覆盖所述栅氧化层302a的上表面，所述栅极低电阻层302c覆盖所述栅极302b的上表面。可选地，所述栅极堆叠结构还包括侧墙，所述侧墙覆盖栅氧化层、栅极及栅极低电阻层的侧壁。
进一步，如图3C所示，所述半导体器件还包括在所述半导体衬底301中临近所述栅极堆叠结构302的区域形成的轻掺杂漏离子注入区305，所述轻掺杂漏离子注入区305的掺杂浓度小于所述第二袋状区306的掺杂浓度，所述轻掺杂漏离子注入区305的深度小于所述第一袋状区303的深度。
可选地，所述半导体器件还包括在所述栅极堆叠结构302两侧未被所述栅极堆叠结构302覆盖的半导体衬底301上形成的偏移侧壁304。示例性地，所述偏移侧壁304可以包括氧化物、氮化物或者两者的组合，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤，此外还可以防止由于PMOS短沟道长度的减小而增加源漏间电荷穿通的可能性。在本实施例中，偏移侧壁为氧化物，其厚度为0.5nm‐5nm。
根据本发明的半导体器件，在普通第二袋状区的更浅区域形成掺杂浓度更大的第一袋状区，起到覆盖和保护作用，抑制缺陷的产生，因此可以减少由缺陷引起的掺杂剂量损失的问题，进而减小在源漏区形成的金属硅化物的电阻，因而可以改善因金属硅化物的管状钻出缺陷而造成的漏电流的问题，产生更强大的驱动电流，改善短沟道效应，提高半导体器件良率和性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构；
对所述栅极堆叠结构两侧的所述半导体衬底执行第一袋状区注入，以形成第一袋状区；
对所述栅极堆叠结构两侧的所述半导体衬底执行第二袋状区注入，以形成第二袋状区，其中所述第一袋状区的掺杂浓度大于所述第二袋状区的掺杂浓度，所述第一袋状区的深度小于所述第二袋状区的深度。
2.根据权利要求1所述的方法，其特征在于，所述第一袋状区注入为预非晶化离子注入。
3.根据权利要求2所述的方法，其特征在于，所述预非晶化离子注入的离子包括砷。
4.根据权利要求3所述的方法，其特征在于，所述预非晶化离子注入的离子还包括氟。
5.根据权利要求3所述的方法，其特征在于，所述预非晶化离子注入离子砷的剂量为1e18‐5e18/cm3，离子束能量为15KeV‐25KeV。
6.根据权利要求4所述的方法，其特征在于，所述预非晶化离子注入离子氟的剂量为0.4e5‐2e5/cm3，离子束能量为5KeV‐10KeV。
7.根据权利要求1所述的方法，其特征在于，所述第一袋状区注入为倾斜注入。
8.根据权利要求7所述的方法，其特征在于，所述第一袋状区注入中，倾斜注入的角度范围为‐7°‐7°，其中倾斜注入的角度为离子束的方向与所述半导体衬底表面法线方向之间的夹角。
9.根据权利要求1所述的方法，其特征在于，所述第一袋状区注入的注入深度的范围为10nm‐30nm。
10.根据权利要求1所述的方法，其特征在于，所述第二袋状区注入为倾斜注入。
11.根据权利要求10所述的方法，其特征在于，所述第二袋状区注入中，倾斜注入的角度范围为30°‐45°，其中倾斜注入的角度为离子束的方向与所述半导体衬底表面法线方向之间的夹角。
12.根据权利要求11所述的方法，其特征在于，在形成所述第二袋状区的步骤之前，所述方法还包括在所述半导体衬底中临近所述栅极堆叠结构的区域形成轻掺杂漏离子注入区的步骤。
13.一种半导体器件，其特征在于，包括：
半导体衬底；
在所述半导体衬底上形成的栅极堆叠结构；
在所述栅极堆叠结构两侧的所述半导体衬底上形成的第一袋状区；
在所述栅极堆叠结构两侧的所述半导体衬底上形成的第二袋状区，其中所述第一袋状区的掺杂浓度大于所述第二袋状区的掺杂浓度，所述第一袋状区的深度小于所述第二袋状区的深度。
14.根据权利要求13所述的半导体器件，其特征在于，所述半导体器件还包括在所述半导体衬底中临近所述栅极堆叠结构的区域形成的轻掺杂漏离子注入区，所述轻掺杂漏离子注入区的掺杂浓度小于所述第二袋状区的掺杂浓度，所述轻掺杂漏离子注入区的深度小于所述第一袋状区的深度。
15.根据权利要求13所述的半导体器件，其特征在于，所述半导体器件还包括在所述栅极堆叠结构两侧未被所述栅极堆叠结构覆盖的半导体衬底上形成的偏移侧壁。
16.根据权利要求13‐15之一所述的半导体器件，其特征在于，所述第一袋状区为预非晶化离子注入区。
17.根据权利要求16所述的半导体器件，其特征在于，所述预非晶化离子注入区的注入离子包括砷。
18.根据权利要求17所述的半导体器件，其特征在于，所述预非晶化离子注入区的注入离子还包括氟。
19.根据权利要求17所述的半导体器件，其特征在于，所述预非晶化离子注入区中注入离子砷的剂量为1e18‐5e18/cm3，离子束能量为15KeV‐25KeV。
20.根据权利要求18所述的半导体器件，其特征在于，所述预非晶化离子注入区中注入离子氟的剂量为0.4e5‐2e5/cm3，离子束能量为5KeV‐10KeV。
CN201710219099.8A 2017-04-05 2017-04-05 一种半导体器件的制造方法及半导体器件 Active CN108695160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710219099.8A CN108695160B (zh) 2017-04-05 2017-04-05 一种半导体器件的制造方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710219099.8A CN108695160B (zh) 2017-04-05 2017-04-05 一种半导体器件的制造方法及半导体器件

Publications (2)

Publication Number Publication Date
CN108695160A true CN108695160A (zh) 2018-10-23
CN108695160B CN108695160B (zh) 2022-05-27

Family

ID=63842811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710219099.8A Active CN108695160B (zh) 2017-04-05 2017-04-05 一种半导体器件的制造方法及半导体器件

Country Status (1)

Country Link
CN (1) CN108695160B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871451A (zh) * 2021-09-24 2021-12-31 华虹半导体(无锡)有限公司 Dmos器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855540A (zh) * 2005-04-25 2006-11-01 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20090085129A1 (en) * 2007-09-29 2009-04-02 Prashant Majhi Defect-free source/drain extensions for mosfets having germanium based channel regions
US8114748B2 (en) * 2009-06-25 2012-02-14 International Business Machines Corporation Shallow extension regions having abrupt extension junctions
US20120083090A1 (en) * 2010-10-04 2012-04-05 Chen-Hua Tsai Method of fabricating an NMOS transistor
CN105845614A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855540A (zh) * 2005-04-25 2006-11-01 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20090085129A1 (en) * 2007-09-29 2009-04-02 Prashant Majhi Defect-free source/drain extensions for mosfets having germanium based channel regions
US8114748B2 (en) * 2009-06-25 2012-02-14 International Business Machines Corporation Shallow extension regions having abrupt extension junctions
US20120083090A1 (en) * 2010-10-04 2012-04-05 Chen-Hua Tsai Method of fabricating an NMOS transistor
CN105845614A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871451A (zh) * 2021-09-24 2021-12-31 华虹半导体(无锡)有限公司 Dmos器件及其形成方法

Also Published As

Publication number Publication date
CN108695160B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US7732863B2 (en) Laterally diffused MOSFET
US7355255B2 (en) Nickel silicide including indium and a method of manufacture therefor
US7344985B2 (en) Nickel alloy silicide including indium and a method of manufacture therefor
TW535260B (en) Method of manufacturing semiconductor device
US8836036B2 (en) Method for fabricating semiconductor devices using stress engineering
US6777298B2 (en) Elevated source drain disposable spacer CMOS
US8975708B2 (en) Semiconductor device with reduced contact resistance and method of manufacturing thereof
WO2013020255A1 (zh) 半导体器件及其制造方法
WO2008016851A9 (en) Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
US6437406B1 (en) Super-halo formation in FETs
US6063682A (en) Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
US8846527B2 (en) Method for fabricating MOS transistors
US6847089B2 (en) Gate edge diode leakage reduction
US7151032B2 (en) Methods of fabricating semiconductor devices
CN108695160A (zh) 一种半导体器件的制造方法及半导体器件
CN109087859A (zh) 一种半导体器件的制造方法
CN104078427B (zh) 一种sram存储器及其制备方法
US20090146223A1 (en) Process and method to lower contact resistance
JP3574613B2 (ja) 半導体装置の製造方法
CN109037070A (zh) 一种半导体器件的制造方法及半导体器件
WO2006033041A1 (en) Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology
CN105448833B (zh) 一种半导体器件及其制造方法、电子装置
Duffy et al. Influence of preamorphization and recrystallization on indium doping profiles in silicon
CN104779161A (zh) 一种半导体器件及其制备方法
CN108695144A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant