CN109037070A - 一种半导体器件的制造方法及半导体器件 - Google Patents

一种半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN109037070A
CN109037070A CN201710432841.3A CN201710432841A CN109037070A CN 109037070 A CN109037070 A CN 109037070A CN 201710432841 A CN201710432841 A CN 201710432841A CN 109037070 A CN109037070 A CN 109037070A
Authority
CN
China
Prior art keywords
nitride layer
semiconductor substrate
oxide layer
nitride
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710432841.3A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710432841.3A priority Critical patent/CN109037070A/zh
Publication of CN109037070A publication Critical patent/CN109037070A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法及半导体器件,所述方法包括:提供半导体衬底,所述半导体衬底上形成有栅极堆叠结构;对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺,以形成轻掺杂漏离子注入区;在所述栅极堆叠结构和所述半导体衬底表面沉积第一氮化物层;在所述第一氮化物层表面形成氧化层。采用本发明的方法,在沉积的第一氮化物层表面形成氧化层,氧化层中的部分氧原子会扩散到第一氮化物层中,代替第一氮化物层中的氢键,从而抑制轻掺杂漏离子注入区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率,降低电阻,改善短沟道效应,提高半导体器件良率和性能。

Description

一种半导体器件的制造方法及半导体器件
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件的制造方法及半导体器件。
背景技术
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小,特别是进行到28nm及其以下技术节点,半导体器件由于极短沟道而凸显了各种不利的物理效应,特别是短沟道效应(Short Channel Effect,SCE),使得器件性能和可靠性退化,限制了特征尺寸的进一步缩小。目前,主要是通过应力层(Stress)工艺、预非晶化注入工艺等工艺,对轻掺杂工艺(Lightly Doped Drain,LDD)进行优化,以提高载流子迁移率和工作电流,改善器件的短沟道效应,从而提高器件的性能。
然而在现有技术中,存在注入的杂质离子的掺杂剂量损失的问题,即检测到的掺杂剂量明显小于理论掺杂剂量,这会导致激活的杂质离子减少,降低载流子的迁移率,进而使电阻升高,进一步带来驱动电流降低和阈值电压升高的问题,短沟道效应不能得到有效抑制,进而导致半导体器件性能的降低。
本发明的目的在于提供一种半导体器件的制造方法,以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底,所述半导体衬底上形成有栅极堆叠结构;对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺,以形成轻掺杂漏离子注入区;在所述栅极堆叠结构和所述半导体衬底表面沉积第一氮化物层;在所述第一氮化物层表面形成氧化层。所述氧化层包括氮氧化硅。
进一步,所述氧化层的形成工艺包括沉积工艺。
进一步,在所述形成氧化层的步骤之后,所述方法还包括实施第二退火工艺的步骤。
进一步,所述第二退火工艺包括快速热氧化工艺。
进一步,所述第一氮化物层包括氮化硅。
进一步,在所述实施第二退火工艺的步骤后,所述方法还包括在所述氧化层表面沉积第二氮化物层的步骤。
进一步,所述第二氮化物层包括氮化硅。
进一步,在所述沉积第一氮化物层的步骤后,在所述形成氧化层的步骤前,所述方法还包括在所述第一氮化物层表面注入离子的步骤。
进一步,向所述第一氮化物层表面注入的离子包括氟或碳。
进一步,在所述形成氧化层的步骤之后,所述方法还包括在所述半导体衬底两侧要形成源漏区的区域,刻蚀所述第一氮化物层和氧化层,以露出所述半导体衬底表面的步骤。
进一步,在所述刻蚀第一氮化物层和氧化层的步骤之后,所述方法还包括在所述半导体衬底两侧要形成源漏区的区域进行刻蚀,以在所述半导体衬底中形成沟槽,然后在沟槽中形成源极和漏极的步骤。
本发明还提供一种半导体器件,包括:半导体衬底;在所述半导体衬底上形成的栅极堆叠结构;在所述半导体衬底中临近所述栅极堆叠结构的区域形成的轻掺杂漏离子注入区;在所述栅极堆叠结构和所述半导体衬底表面形成的第一氮化物层;在所述第一氮化物层表面形成的氧化层。
进一步,所述氧化层包括氮氧化硅。
进一步,所述第一氮化物层包括氮化硅。
进一步,所述半导体器件还包括在所述氧化层表面形成的第二氮化物层。
进一步,所述第二氮化物层包括氮化硅。
综上所述,根据本发明的方法,在沉积的第一氮化物层表面形成氧化层,氧化层中的部分氧原子会扩散到第一氮化物层中,代替第一氮化物层中的氢键,从而抑制轻掺杂漏离子注入区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率,降低电阻,改善短沟道效应,提高半导体器件良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为本发明实施例一的半导体器件的主要工艺流程示意图;
图2A-2G为根据本发明的实施例一的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件的制造方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
根据现有技术的方法,在半导体衬底中形成轻掺杂漏离子注入区后,在半导体衬底表面沉积氮化物,沉积的氮化物中含有很多氢键,而氢键的存在会使轻掺杂漏离子注入区的掺杂离子在后续的退火工艺中由半导体衬底中扩散到氮化物中,导致杂质离子的掺杂剂量损失,进而使轻掺杂漏离子注入区电阻升高,后续形成的源区和漏区的串联电阻也会升高,进一步带来驱动电流降低和阈值电压升高的问题,进而导致半导体器件性能的降低。
实施例一
鉴于上述问题的存在,本发明提出了一种半导体器件的制造方法,如图1所示,其包括以下主要步骤:
在步骤S101中,提供半导体衬底,所述半导体衬底上形成有栅极堆叠结构;
在步骤S102中,对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺,以形成轻掺杂漏离子注入区;
在步骤S103中,在所述栅极堆叠结构和所述半导体衬底表面沉积第一氮化物层;
在步骤S104中,在所述第一氮化物层表面形成氧化层。
根据本发明的方法,在沉积的第一氮化物层表面形成氧化层,氧化层中的部分氧原子会扩散到第一氮化物层中,代替第一氮化物层中的氢键,从而抑制轻掺杂漏离子注入区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率,降低电阻,改善短沟道效应,提高半导体器件良率和性能。
以P型金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)为例,参照图2A-图2G,其中示出了根据本发明实施例的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先,如图2A所示,提供半导体衬底201,所述半导体衬底201上形成有栅极堆叠结构202,在所述栅极堆叠结构202两侧以及未被所述栅极堆叠结构202覆盖的半导体衬底201上形成偏移侧壁203,然后采用轻掺杂工艺(Lightly Doped Drain,LDD)对所述半导体衬底201中临近所述栅极堆叠结构202的区域进行离子注入并退火,以在半导体衬底201的临近所述栅极堆叠结构202的区域中形成轻掺杂漏(LDD)离子注入区(图中未示出)。
所述半导体衬底201的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等,还可以采用氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、砷化镓(GaAS)、氧化锌(ZnO)、碳化硅(SiC)等,在本实施例中,所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中还可以形成有浅沟槽隔离、埋层、阱结构等,为了简化,图示中予以省略。
作为一个示例,所述栅极堆叠结构202包括栅氧化层202a、栅极202b、栅极低电阻层202c和侧墙202d,所述栅氧化层202a覆盖所述半导体衬底201的部分上表面,所述栅极202b覆盖所述栅氧化层202a的上表面,所述栅极低电阻层202c覆盖所述栅极202b的上表面,所述侧墙202d则覆盖栅氧化层202a、栅极202b及栅极低电阻层202c的侧壁。
示例性地,所述偏移侧壁203可以包括氧化物、氮化物或者两者的组合,其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤,此外还可以防止在后续的轻掺杂工艺中由于PMOS短沟道长度的减小而增加源漏间电荷穿通的可能性。在本实施例中,偏移侧壁为氧化物,其厚度为0.5nm-5nm。
具体地,所述LDD注入的离子类型根据将要形成的半导体器件的电性决定,在本实施例中,形成的器件为PMOSFET器件,注入的杂质离子为硼。根据所需的杂质离子的浓度,离子注入工艺可以一步或多步完成。如果形成的器件为NMOSFET器件,则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合;
进一步,在完成所述离子注入后,为了消除高能量的入射离子与半导体晶格上的原子碰撞、晶格原子发生位移而造成大量的空位,将所述器件在一定的温度下进行退火,以恢复晶体的结构和消除缺陷。示例性地,在退火温度为750℃-850℃时,退火时间为10min-30min;在退火温度为950℃-1100℃时,退火时间为10s-30s。
接下来,如图2B所示,在所述偏移侧壁203两侧形成侧壁204。
进一步,形成所述侧壁204的工艺步骤包括:在半导体衬底201上形成完全覆盖所述栅极堆叠结构202和偏移侧壁203的侧壁材料层,其构成材料优选氮化硅,然后采用侧壁蚀刻工艺蚀刻侧壁材料层,以形成侧壁204。具体工艺参照现有技术,在此不再赘述。
接着,如图2C所示,在所述半导体衬底201上沉积覆盖所述偏移侧壁203、所述侧壁204和所述栅极堆叠结构202表面的第一氮化物层205。
其中,所述第一氮化物层为氮化硅(SiN)。进一步,所述沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺、快速热氮化工艺等工艺。
需要说明的是,形成的氮化硅中含有很多氢键,而氢键的存在会使LDD区的掺杂离子在后续的退火工艺中由半导体衬底中扩散到氮化硅中,导致杂质离子的掺杂剂量损失,进而使LDD区的载流子浓度降低,电阻升高,后续形成的源区和漏区的串联电阻也会升高,进一步带来驱动电流降低和阈值电压升高的问题,进而导致半导体器件性能的降低。
可选地,形成所述第一氮化物层后,在所述第一氮化物层表面注入氟(F)、碳(C)等离子,优选氟,这些离子的半径小,因而可以填充半导体衬底表面的缺陷位(如空位),从而修复半导体衬底表面的缺陷;同时离子键较强,与半导体衬底中的原子(如硅)形成牢固的化学键,形成的化学键在后续工艺中不容易断裂,因此可以抑制后续工艺所产生的缺陷,例如由氢键引起的缺陷等。
然后,如图2D所示,在所述第一氮化物层205表面形成氧化层206,并实施退火工艺。
其中,所述氧化层包括氮氧化硅(SiON)或氧化硅(SiO2),优选氮氧化硅。进一步,形成所述氧化层的工艺为沉积工艺,所述沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺等工艺,示例性地,在温度为600-800℃时执行化学气相沉积工艺中的等离子增强化学气相沉积工艺。
形成的氧化层中的部分氧原子会扩散到氮化物层中,而氧化层中的氧原子与氢原子的结合力很强,可以代替之前所形成的氮化硅中的氢键,从而抑制LDD区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率。
进一步,所述退火工艺为快速热氧化(Rapid Thermal Oxidation,RTO)工艺。在本发明的一具体实施方式中,快速热氧化工艺的热处理温度在800℃-1500℃,优选为1100℃-1200℃,处理时间为2分钟-30分钟。退火的目的,一方面是进一步激活LDD区的杂质离子,另一方面是促进氧化层中的氧原子的扩散,从而使更多的氧原子取代氮化硅中的氢键,进一步改善LDD区的掺杂剂量损失。另外,更多的杂质会被激活,这会提高半导体器件的载流子迁移率,降低后续形成的源区和漏区的串联电阻,改善短沟道效应和漏电流,提高半导体器件的良率和性能。
接着,如图2E所示,在所述氧化层206表面沉积第二氮化物层207。形成的第二氮化物层207与第一氮化物层205、氧化层206一起构成PMOS的硅凹陷(PMOS Si Recess,PSR)结构。
其中,所述第二氮化物层207为氮化硅(SiN),所述沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺、快速热氮化工艺等工艺。进一步,沉积的第二氮化物层用以控制PSR的总厚度。
然后,如图2F所示,在所述半导体衬底201两侧要形成P型源漏区的区域,刻蚀所述偏移侧壁203和由第一氮化物层205、氧化层206以及第二氮化物层207构成的PSR结构,以露出所述半导体衬底201表面。
进一步,采用各向同性的干法蚀刻工艺进行刻蚀,干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割进行,具体工艺参照现有技术,在此不再赘述。
最后,如图2G所示,在所述半导体衬底201两侧要形成P型源漏区的区域进行刻蚀,以在所述半导体衬底201中形成横向呈V型的沟槽208。
需要说明的是,在刻蚀所述半导体衬底201的过程中,所述PSR结构可被刻蚀掉一部分,如图2G所示。如图所示,V型结构的最深处位于所述栅极叠层结构202的下方。进一步,采用湿法刻蚀工艺进行刻蚀,示例性地,刻蚀液包括氢氧化钾、硝酸、四甲基氢氧化铵或者醋酸等。
接着,可在所述半导体衬底的沟槽208内外延生长锗硅(SiGe)层形成源极和漏极,所述源极和漏极作为重掺杂源漏区。其中,所述源极和漏极的表面高于半导体衬底表面。此外,还可以在锗硅内掺杂适量的硼元素(如B或BF2),以提高半导体器件性能。进一步,所述外延生长法还可以包括退火工艺。进一步,所述锗硅层为嵌入式锗硅层。利用该SiGe层对PMOS的沟道施加应力,以提高载流子的迁移率。对于NMOS而言,作为源极和漏极的材料为碳硅层(SiC)。
由于源极和漏极覆盖了可以产生更多有效抑制浅侧向结的沟道边缘区域,这可以产生更强大的驱动电流,同时改善短沟道效应和逆短沟道效应。另外由于在第一氮化物层表面形成氧化层,氧化层中的部分氧原子会扩散到第一氮化物层中,代替之前所形成的第一氮化物层中的氢键,从而抑制LDD区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率,源极和漏极的串联电阻也会降低,从而改善短沟道效应,提高半导体器件良率和性能。
综上所述,根据本发明的方法,在沉积的第一氮化物层表面形成氧化层,氧化层中的部分氧原子会扩散到第一氮化物层中,代替第一氮化物层中的氢键,从而抑制轻掺杂漏离子注入区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率,降低电阻,改善短沟道效应,提高半导体器件良率和性能。
实施例二
本发明还提供一种半导体器件,如图2F所示,包括:半导体衬底201;在所述半导体衬底201上形成的栅极堆叠结构202;在所述半导体衬底201中临近所述栅极堆叠结构202的区域形成的轻掺杂漏离子注入区;在所述栅极堆叠结构202和所述半导体衬底201表面形成的第一氮化物层205;和在所述第一氮化物层205表面形成的氧化层206。
作为一个示例,所述栅极堆叠结构202包括栅氧化层202a、栅极202b、栅极低电阻层202c和侧墙202d,所述栅氧化层202a覆盖所述半导体衬底201的部分上表面,所述栅极202b覆盖所述栅氧化层202a的上表面,所述栅极低电阻层202c覆盖所述栅极202b的上表面,所述侧墙202d则覆盖栅氧化层202a、栅极202b及栅极低电阻层202c的侧壁。
进一步,所述半导体器件还包括在所述栅极堆叠结构202两侧以及未被所述栅极堆叠结构202覆盖的半导体衬底201上形成的偏移侧壁203以及在所述偏移侧壁203两侧形成的侧壁204。
进一步,所述第一氮化物层205包括氮化硅。需要说明的是,形成的氮化硅中含有很多氢键,而氢键的存在会使LDD区的掺杂离子在后续的退火工艺中由半导体衬底中扩散到氮化硅中,导致杂质离子的掺杂剂量损失,进而使LDD区的载流子浓度降低,电阻升高,后续形成的源区和漏区的串联电阻也会升高,进一步带来驱动电流降低和阈值电压升高的问题,进而导致半导体器件性能的降低。
进一步,所述氧化层206包括氮氧化硅(SiON)或氧化硅(SiO2),优选氮氧化硅。形成的氧化层中的部分氧原子会扩散到第一氮化物层中,而氧化层中的氧原子与氢原子的结合力很强,可以代替氮化硅中的氢键,从而抑制LDD区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率。
所述半导体器件还包括在所述氧化层206表面形成的第二氮化物层207,所述第二氮化物层包括氮化硅。形成的第二氮化物层207与第一氮化物层205、氧化层206一起构成PMOS的硅凹陷(PMOS Si Recess,PSR)结构,所述第二氮化物层用以控制PSR的总厚度。
综上所述,根据本发明的半导体器件,第一氮化物层表面形成有氧化层,氧化层中的部分氧原子会扩散到第一氮化物层中,代替第一氮化物层中的氢键,从而抑制轻掺杂漏离子注入区的杂质离子的扩散,改善掺杂剂量的损失,进而提高载流子迁移率,降低电阻,改善短沟道效应,提高半导体器件良率和性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种半导体器件的制造方法,其特征在于,包括以下步骤:
提供半导体衬底,所述半导体衬底上形成有栅极堆叠结构;
对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺,以形成轻掺杂漏离子注入区;
在所述栅极堆叠结构和所述半导体衬底表面沉积第一氮化物层;
在所述第一氮化物层表面形成氧化层。
2.根据权利要求1所述的方法,其特征在于,所述氧化层包括氮氧化硅。
3.根据权利要求1所述的方法,其特征在于,所述氧化层的形成工艺包括沉积工艺。
4.根据权利要求1所述的方法,其特征在于,在所述形成氧化层的步骤之后,所述方法还包括实施第二退火工艺的步骤。
5.根据权利要求4所述的方法,其特征在于,所述第二退火工艺包括快速热氧化工艺。
6.根据权利要求1所述的方法,其特征在于,所述第一氮化物层包括氮化硅。
7.根据权利要求5所述的方法,其特征在于,在所述实施第二退火工艺的步骤后,所述方法还包括在所述氧化层表面沉积第二氮化物层的步骤。
8.根据权利要求7所述的方法,其特征在于,所述第二氮化物层包括氮化硅。
9.根据权利要求1所述的方法,其特征在于,在所述沉积第一氮化物层的步骤后,在所述形成氧化层的步骤前,所述方法还包括在所述第一氮化物层表面注入离子的步骤。
10.根据权利要求9所述的方法,其特征在于,向所述第一氮化物层表面注入的离子包括氟或碳。
11.根据权利要求1所述的方法,其特征在于,在所述形成氧化层的步骤之后,所述方法还包括在所述半导体衬底两侧要形成源漏区的区域,刻蚀所述第一氮化物层和氧化层,以露出所述半导体衬底表面的步骤。
12.根据权利要求11所述的方法,其特征在于,在所述刻蚀第一氮化物层和氧化层的步骤之后,所述方法还包括在所述半导体衬底两侧要形成源漏区的区域进行刻蚀,以在所述半导体衬底中形成沟槽,然后在沟槽中形成源极和漏极的步骤。
13.一种半导体器件,其特征在于,包括:
半导体衬底;
在所述半导体衬底上形成的栅极堆叠结构;
在所述半导体衬底中临近所述栅极堆叠结构的区域形成的轻掺杂漏离子注入区;
在所述栅极堆叠结构和所述半导体衬底表面形成的第一氮化物层;和
在所述第一氮化物层表面形成的氧化层。
14.根据权利要求13所述的半导体器件,其特征在于,所述氧化层包括氮氧化硅。
15.根据权利要求13所述的半导体器件,其特征在于,所述第一氮化物层包括氮化硅。
16.根据权利要求13所述的半导体器件,其特征在于,所述半导体器件还包括在所述氧化层表面形成的第二氮化物层。
17.根据权利要求16所述的半导体器件,其特征在于,所述第二氮化物层包括氮化硅。
CN201710432841.3A 2017-06-09 2017-06-09 一种半导体器件的制造方法及半导体器件 Pending CN109037070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710432841.3A CN109037070A (zh) 2017-06-09 2017-06-09 一种半导体器件的制造方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710432841.3A CN109037070A (zh) 2017-06-09 2017-06-09 一种半导体器件的制造方法及半导体器件

Publications (1)

Publication Number Publication Date
CN109037070A true CN109037070A (zh) 2018-12-18

Family

ID=64629766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710432841.3A Pending CN109037070A (zh) 2017-06-09 2017-06-09 一种半导体器件的制造方法及半导体器件

Country Status (1)

Country Link
CN (1) CN109037070A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113875017A (zh) * 2021-08-06 2021-12-31 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228253B2 (ja) * 1998-12-22 2001-11-12 日本電気株式会社 半導体装置の製造方法
CN1527368A (zh) * 2003-03-04 2004-09-08 松下电器产业株式会社 半导体装置及其制造方法
US6891221B2 (en) * 1999-11-24 2005-05-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
CN101989550A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN101989549A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN102097319A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102299113A (zh) * 2011-09-08 2011-12-28 上海华力微电子有限公司 减小半导体器件热载流子注入损伤的制造方法
US8143094B2 (en) * 2009-04-08 2012-03-27 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method thereof
CN103545366A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
CN103545212A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件制造方法
CN103779224A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法
CN104167357A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件及其制造方法
JP2016197670A (ja) * 2015-04-03 2016-11-24 富士電機株式会社 半導体装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228253B2 (ja) * 1998-12-22 2001-11-12 日本電気株式会社 半導体装置の製造方法
US6891221B2 (en) * 1999-11-24 2005-05-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
CN1527368A (zh) * 2003-03-04 2004-09-08 松下电器产业株式会社 半导体装置及其制造方法
US8143094B2 (en) * 2009-04-08 2012-03-27 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method thereof
CN101989550A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN101989549A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN102097319A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102299113A (zh) * 2011-09-08 2011-12-28 上海华力微电子有限公司 减小半导体器件热载流子注入损伤的制造方法
CN103545366A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
CN103545212A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件制造方法
CN103779224A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法
CN104167357A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件及其制造方法
JP2016197670A (ja) * 2015-04-03 2016-11-24 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113875017A (zh) * 2021-08-06 2021-12-31 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US7927989B2 (en) Method for forming a transistor having gate dielectric protection and structure
CN102931222B (zh) 半导体器件及其制造方法
JP5043314B2 (ja) 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び/又は延長部をもつ、歪みp型mosfetを製造する方法
US7052964B2 (en) Strained channel transistor and methods of manufacture
US7572706B2 (en) Source/drain stressor and method therefor
US8084305B2 (en) Isolation spacer for thin SOI devices
CN101093854B (zh) 半导体器件及其制造方法
JP2008085253A (ja) 半導体装置の製造方法
US20120205716A1 (en) Epitaxially Grown Extension Regions for Scaled CMOS Devices
CN102339859B (zh) Mos晶体管及其形成方法
JP3821707B2 (ja) 半導体装置の製造方法
EP3282487A1 (en) Semiconductor structure and fabrication method thereof
CN104217955A (zh) N型晶体管及其制作方法、互补金属氧化物半导体
CN102832128B (zh) 一种半导体器件的制造方法
US20110306170A1 (en) Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process
CN109037070A (zh) 一种半导体器件的制造方法及半导体器件
US7892909B2 (en) Polysilicon gate formation by in-situ doping
CN109087859A (zh) 一种半导体器件的制造方法
CN103325826A (zh) 一种半导体结构及其制造方法
CN109755297A (zh) 半导体器件及其制造方法
CN109285780A (zh) Ldmos晶体管及其形成方法
CN109427584B (zh) 一种半导体器件的制造方法及半导体器件
CN109427887A (zh) 一种半导体器件的制造方法及半导体器件
CN111403339B (zh) 半导体结构及其形成方法
CN108695144A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication