CN102832128B

CN102832128B - 一种半导体器件的制造方法

Info

Publication number: CN102832128B
Application number: CN201110163473.XA
Authority: CN
Inventors: 禹国宾
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-06-17
Filing date: 2011-06-17
Publication date: 2015-07-08
Anticipated expiration: 2031-06-17
Also published as: CN102832128A

Abstract

本发明提供一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；对所述半导体衬底进行预非晶化注入，以在所述凹槽的底部形成非晶层；对包含有所述非晶层的半导体衬底进行各向异性的湿法蚀刻，以使所述凹槽的侧壁向器件沟道方向内凹从而形成∑状凹槽；退火使所述非晶层晶化，再进行第二次各向异性的湿法蚀刻，去除所述非晶层；在所述∑状凹槽中外延生长锗硅应力层。根据本发明，形成一种用于嵌入式锗硅应变MOS器件的∑状凹槽，在制作所述凹槽的过程中，采用预非晶化离子注入形成各向异性的湿法蚀刻的蚀刻阻挡层，可以减小微负载效应，提高蚀刻效率。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种用于嵌入式锗硅应变MOS器件的∑状凹槽的制作方法。

背景技术

为了提高PMOS器件沟道中载流子的迁移率，在PMOS器件将要形成源/漏区的部分制作凹槽以形成嵌入式锗硅的技术已经成为广为关注的热点。对于45nm及以上节点的半导体制造工艺，由于器件尺寸的按比例缩小，器件沟道的长度也相应缩短，因此，有相关研究指出在PMOS器件将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，由于这种凹槽具有在栅极间隙体下方较大下切的特点，因此，在这种凹槽中形成的嵌入式锗硅可以对器件沟道区产生更大的应力。

制作具有上述特点的凹槽的基本思路是：采用干法蚀刻在PMOS器件将要形成源/漏区的部分先形成一个凹槽，然后采用湿法蚀刻使该凹槽的侧壁向器件沟道方向内凹。由于器件尺寸按比例缩小造成器件的设计图形密度增大，干法蚀刻过程之后采用的各向异性的湿法蚀刻会造成微负载效应，最终导致蚀刻速率下降以及蚀刻效果变差。

因此，需要开发一种制作用于嵌入式锗硅应变MOS器件的侧壁向器件沟道方向内凹的凹槽的方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；对所述半导体衬底进行预非晶化注入，以在所述凹槽的底部形成非晶层；对包含有所述非晶层的半导体衬底进行各向异性的湿法蚀刻，以使所述凹槽的侧壁向器件沟道方向内凹从而形成∑状凹槽；在所述∑状凹槽中外延生长锗硅应力层。

在本发明的方法中，采用干法蚀刻形成所述凹槽。

在本发明的方法中，进一步包括：在所述各向异性的湿法蚀刻之后，进行第二次各向异性的湿法蚀刻，去除所述非晶层。

在本发明的方法中，进一步包括：在进行第二次各向异性的湿法蚀刻之前，对所述非晶层进行退火处理，使所述非晶层晶化。

在本发明的方法中，所述退火处理是均温退火、峰值退火或者激光退火。

在本发明的方法中，所述第二次各向异性的湿法蚀刻采用的腐蚀液是四甲基氢氧化铵溶液或者氨水溶液；所述四甲基氢氧化铵溶液的浓度为3-30％；所述氨水溶液的浓度为3-30％。

在本发明的方法中，所述半导体器件为嵌入式锗硅应变PMOS器件。

在本发明的方法中，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

在本发明的方法中，在所述半导体衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的间隙壁结构。

在本发明的方法中，所述预非晶化注入所使用的注入离子是锗、硅、二氟化硼、氩、氙离子中的一种或多种。

上述方法提供一种嵌入式锗硅应变MOS器件，包括：含硅衬底，所述含硅衬底具有位于器件沟道两侧源/漏区的包含嵌入式锗硅应力层的侧壁向器件沟道方向内凹的∑状凹槽；位于所述器件沟道上的栅极结构。

所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

在所述含硅衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的间隙壁结构。

所述MOS器件为嵌入式锗硅应变PMOS器件。

根据本发明，可以形成一种用于嵌入式锗硅应变MOS器件的∑状凹槽，在制作所述凹槽的过程中，采用预非晶化离子注入工艺形成各向异性的湿法蚀刻的蚀刻阻挡层，可以减小微负载效应，提高蚀刻效率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为根据本发明示例性实施例的方法形成用于嵌入式锗硅应变PMOS器件的∑状凹槽的各步骤的示意性剖面图；

图2为根据本发明示例性实施例的方法形成用于嵌入式锗硅应变PMOS器件的∑状凹槽的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何形成用于嵌入式锗硅应变MOS器件的∑状凹槽。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，以PMOS器件为例，参照图1A-图1F和图2来描述根据本发明示例性实施例的方法形成用于嵌入式锗硅应变MOS器件的∑状凹槽的详细步骤。

参照图1A-图1F，其中示出了根据本发明示例性实施例的方法形成用于嵌入式锗硅应变PMOS器件的∑状凹槽的各步骤的示意性剖面图。

首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离槽、埋层（图中未示出）等。此外，对于PMOS晶体管而言，所述半导体衬底100中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS晶体管的阈值电压V_th。

在所述半导体衬底100上形成有栅极结构，作为一个示例，所述栅极结构可包括依次层叠的栅极介电层101、栅极材料层102和栅极硬掩蔽层103。栅极介电层101可包括氧化物，如，二氧化硅（SiO₂）层。栅极材料层102可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氮化铱（IrO₂）层；金属硅化物层可包括硅化钛（TiSi）层。栅极硬掩蔽层103可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si₃N₄）层；氮氧化物层可包括氮氧化硅（SiON）层。作为另一示例，所述栅极结构可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。

此外，作为示例，在所述半导体衬底100上还可以形成有位于栅极结构两侧且紧靠栅极结构的间隙壁结构104。其中，间隙壁结构104可以包括至少一层氧化物层和/或至少一层氮化物层。

接着，如图1B所示，采用干法蚀刻在所述半导体衬底100中将要形成源/漏区的部分蚀刻形成凹槽105。其中，凹槽105的深度可以根据实际工艺设计时的需要选取适合的数值。

接着，如图1C所示，对所述半导体衬底100进行预非晶化注入工艺106（图1C中箭头所示），以在所述凹槽105的底部形成非晶层107（图1C中虚线所示）。其中，所述预非晶化注入工艺106所使用的注入离子可以为锗、硅、二氟化硼、氩、氙离子中的一种或多种。

采用预非晶化离子注入工艺形成的非晶层可以作为下一步各向异性的湿法蚀刻的蚀刻阻挡层，可以减小各向异性的湿法蚀刻引起的微负载效应，提高蚀刻效率。为了达到上述目的，仅需在所述凹槽105的底部形成非晶层。离子的注入能量直接影响该离子进入衬底的深度，技术人员可以根据不同的工艺设计和线宽来选择注入能量。

接着，如图1D所示，利用所述非晶层107作为蚀刻阻挡层，进行各向异性的湿法蚀刻，使所述凹槽105的侧壁向器件沟道方向内凹。所述各向异性的湿法蚀刻的腐蚀液采用技术人员熟习的对衬底硅材料蚀刻选择比高的腐蚀液。

由于采用预非晶化离子注入工艺形成的非晶层破坏了衬底中硅原子的晶格，甚至在长时间的高温退火处理之后也会存在缺陷以及诱导生成的其它离子态的离子，从而导致在所述凹槽中外延生长硅或者锗硅的后续工艺处理无法进行，即使能够进行，也会在外延生长的硅层或者锗硅层中产生大量的缺陷，影响器件的性能。因此，所述湿法蚀刻过程结束后，可以选择性地去除所述非晶层107。

先对包含有所述非晶层107的半导体衬底100进行退火处理，使所述非晶层晶化。所述退火处理可以是均温退火、峰值退火或者激光退火。所述退火处理步骤可以使后续的去除所述非晶层的工艺步骤获得理想的效果。

再进行第二次各向异性的湿法蚀刻，去除所述非晶层，得到∑状凹槽108，如图1E所示。所述第二次各向异性的湿法蚀刻的腐蚀液采用四甲基氢氧化铵（TMAH）溶液或者氨(NH₃)水溶液，其中，所述四甲基氢氧化铵（TMAH）溶液的浓度为3-30％；所述氨(NH₃)水溶液的浓度为3-30％。

最后，如图1F所示，采用外延生长工艺在所述∑状凹槽中形成锗硅应力层109。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。

接下来，可以通过后续工艺完成整个CMOS器件的制作，所述后续工艺与传统的CMOS器件加工工艺完全相同。通过本发明的方法，可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，形成的嵌入式锗硅可以对器件沟道区产生更大的应力。

参照图2，其中示出了根据本发明示例性实施例的方法形成用于嵌入式锗硅应变PMOS器件的∑状凹槽的流程图，用于简要示出整个方法的流程。

在步骤201中，提供一个半导体衬底，在所述半导体衬底上形成

有栅极结构；

在步骤202中，在所述半导体衬底中将要形成源/漏区的部分形

成凹槽；

在步骤203中，对所述半导体衬底进行预非晶化注入，以在所述

凹槽的底部形成非晶层；

在步骤204中，对包含有所述非晶层的半导体衬底进行各向异性的湿法蚀刻，以使所述凹槽的侧壁向器件沟道方向内凹从而形成∑状凹槽；

在步骤205中，退火使所述非晶层晶化，再进行第二次各向异性的湿法蚀刻，去除所述非晶层；

在步骤206中，在所述∑状凹槽中外延生长锗硅应力层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；

在所述半导体衬底中将要形成源/漏区的部分形成凹槽；

对所述半导体衬底进行预非晶化注入，以在所述凹槽的底部形成非晶层作为后续实施的各向异性的湿法蚀刻的蚀刻阻挡层；

对包含有所述非晶层的半导体衬底进行各向异性的湿法蚀刻，以使所述凹槽的侧壁向器件沟道方向内凹从而形成∑状凹槽；

实施第二次各向异性的湿法蚀刻，去除所述非晶层；

在所述∑状凹槽中外延生长锗硅应力层。

2.根据权利要求1所述的方法，其特征在于，采用干法蚀刻形成所述凹槽。

3.根据权利要求1所述的方法，其特征在于，进一步包括：在进行所述第二次各向异性的湿法蚀刻之前，对所述非晶层进行退火处理，使所述非晶层晶化。

4.根据权利要求3所述的方法，其特征在于，所述退火处理是均温退火、峰值退火或者激光退火。

5.根据权利要求1所述的方法，其特征在于，所述第二次各向异性的湿法蚀刻采用的腐蚀液是四甲基氢氧化铵溶液或者氨水溶液。

6.根据权利要求5所述的方法，其特征在于，所述四甲基氢氧化铵溶液的浓度为3-30％。

7.根据权利要求5所述的方法，其特征在于，所述氨水溶液的浓度为3-30％。

8.根据权利要求1所述的方法，其特征在于，所述半导体器件为嵌入式锗硅应变PMOS器件。

9.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

10.根据权利要求1所述的方法，其特征在于，在所述半导体衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的间隙壁结构。

11.根据权利要求1所述的方法，其特征在于，所述预非晶化注入所使用的注入离子是锗、硅、二氟化硼、氩、氙离子中的一种或多种。