CN104979291A - 一种半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧的半导体衬底中形成凹槽；在凹槽的侧壁和底部形成籽晶层，形成籽晶层的同时原位掺杂磷于籽晶层；在籽晶层上形成嵌入式锗硅层，以完全填充凹槽。根据本发明，可以有效抵消掺杂于嵌入式锗硅层的硼向籽晶层与半导体衬底之间的界面扩散而产生的堆积效应对器件性能的影响。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种提升PMOS性能的方法。

背景技术

在先进的CMOS器件制造工艺中，嵌入式锗硅工艺经常被采用以提升CMOS器件的PMOS部分的性能。

对于现有技术而言，在PMOS的源/漏区中形成嵌入式锗硅层的工艺次序为：提供半导体衬底，在半导体衬底上形成栅极结构以及位于栅极结构两侧的侧壁结构→在侧壁结构两侧的半导体衬底中形成凹槽→采用选择性外延生长工艺在凹槽中依次形成籽晶层（seedlayer）和嵌入式锗硅层。在外延生长嵌入式锗硅层的过程中，需要同时在形成的嵌入式锗硅层中原位掺杂硼，以进一步提升PMOS的沟道区的载流子迁移率。在上述过程中，需要精确控制掺杂的硼的浓度，以使PMOS的性能达到预期的要求。然而，硼易于向籽晶层与半导体衬底之间的界面处扩散，进而在该界面处堆积下来，导致PMOS的性能的降低。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；在所述凹槽的侧壁和底部形成籽晶层，形成所述籽晶层的同时原位掺杂磷于所述籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽。

进一步，所述凹槽为∑状凹槽。

进一步，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。

进一步，所述籽晶层为具有低锗含量的锗硅层。

进一步，采用选择性外延生长工艺形成所述籽晶层和所述嵌入式锗硅层。

进一步，所述外延生长籽晶层所使用的源气体为SiH₂Cl₂和GeH₄。

进一步，所述原位掺杂磷所使用的源气体为PH₃，所述原位掺杂磷的浓度为1.0×e¹⁹-1.0×e²⁰cm^-3。

进一步，形成所述嵌入式锗硅层后，还包括在所述嵌入式锗硅层上形成帽层的步骤。

进一步，采用原位外延生长工艺形成所述帽层，所述帽层的构成材料为Si、SiB或者SiCB。

进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层，所述栅极结构的两侧形成有紧靠所述栅极结构的偏移间隙壁结构。

根据本发明，可以有效抵消掺杂于所述嵌入式锗硅层的硼向所述籽晶层与所述半导体衬底之间的界面扩散而产生的堆积效应对器件性能的影响。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的提升PMOS性能的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

下面，参照图1A-图1D和图2来描述根据本发明示例性实施例的方法提升PMOS性能的主要步骤。

参照图1A-图1D，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构以及各种阱(well)结构，为了简化，图示中予以省略。作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。对于PMOS而言，所述阱结构为N阱，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压V_th。

在半导体衬底100上形成有栅极结构101，作为示例，栅极结构101包括自下而上依次层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c。栅极介电层101a包括氧化物层，例如二氧化硅（SiO₂）层。栅极材料层101b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层包括氮化钛（TiN）层；导电性金属氧化物层包括氧化铱（IrO₂）层；金属硅化物层包括硅化钛（TiSi）层。栅极硬掩蔽层101c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层包括氮化硅（Si₃N₄）层；氮氧化物层包括氮氧化硅（SiON）层。栅极介电层101a、栅极材料层101b以及栅极硬掩蔽层101c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

此外，作为示例，在半导体衬底100上还形成有位于栅极结构101两侧且紧靠栅极结构101的偏移间隙壁结构102。其中，偏移间隙壁结构102可以包括至少一氧化物层和/或氮化物层。

接着，如图1B所示，通过偏移间隙壁结构102所构成的工艺窗口，在半导体衬底100中形成∑状凹槽103。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽103，该工艺的具体步骤如下：先采用干法蚀刻工艺纵向蚀刻偏移间隙壁结构102之间的半导体衬底100以形成沟槽，在本实施例中，采用CF₄和HBr作为主蚀刻气体，温度40-60℃，功率200-400W，偏压50-200V，蚀刻时间根据蚀刻深度而定；再采用各向同性的干法蚀刻工艺继续蚀刻所述沟槽，在所述沟槽的下方形成椭圆形凹槽，即形成碗状凹槽，在本实施例中，采用Cl₂和NF₃作为主蚀刻气体，温度40-60℃，功率100-500W，偏压0-10V，蚀刻时间根据所述碗状凹槽的侧壁向半导体衬底100的沟道区凹进的深度而定；最后采用湿法蚀刻工艺扩展蚀刻所述碗状凹槽，以形成∑状凹槽103，所述湿法蚀刻的温度为30-60℃，时间依据∑状凹槽103的期望尺寸而定，一般为100-300s，在本实施例中，采用四甲基氢氧化铵（TMAH）溶液作为所述湿法蚀刻的腐蚀液。

接下来，对∑状凹槽103进行预处理，以确保∑状凹槽103的侧壁及底部具有清洁的表面。所述预处理包括下述步骤：首先，执行湿法清洗，以去除残留于∑状凹槽103的侧壁及底部的蚀刻残留物和杂质；然后，对半导体衬底100实施烘焙处理。

在本实施例中，所述湿法清洗的清洗液可以是氨水、双氧水和水的混合物（SC1）以及稀释的氢氟酸（DHF）的组合，也可以是臭氧水、SC1和DHF的组合。上述组合中的各个清洗液的浓度以及进行所述湿法清洗所需要的其它条件，例如温度和处理时间等，均可以选用本领域技术人员所熟习的浓度数值和实施条件，在此不再予以例举。

在本实施例中，在氢气的氛围下实施所述烘焙处理，所述烘焙处理的温度为780-850℃，处理时间为60-120s。

接着，如图1C所示，在所述∑状凹槽103的侧壁和底部形成籽晶层104。采用本领域技术人员所熟习的各种适宜的工艺技术形成籽晶层104，例如选择性外延生长工艺。所述籽晶层104可以为具有低锗含量的锗硅层。另外，由于需要为随后将要形成的嵌入式锗硅层留出足够的空间，所以形成的籽晶层104不能太厚，以防填满整个∑状凹槽103。

在外延生长籽晶层104的同时，同时原位掺杂磷于籽晶层104，以抵消在后续形成的嵌入式锗硅层中掺杂的硼向籽晶层104与半导体衬底100之间的界面扩散而产生的堆积效应对PMOS的性能的影响。在本实施例中，外延生长籽晶层104所使用的源气体为SiH₂Cl₂和GeH4，原位掺杂磷所使用的源气体为PH₃，原位掺杂磷的浓度为1.0×e¹⁹-1.0×e²⁰cm^-3。

接着，如图1D所示，采用选择性外延生长工艺在籽晶层104上形成嵌入式锗硅层105，以完全填充∑状凹槽103。作为示例，嵌入式锗硅层105的锗含量（锗原子百分比）为5-30％。需要说明的是，形成的嵌入式锗硅层105可以掺杂硼，以进一步提升PMOS的沟道区的载流子迁移率。所述选择性外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。

在形成嵌入式锗硅层105之后，可以在嵌入式锗硅层105上形成帽层106。采用原位外延生长工艺形成帽层106，即形成帽层106所采用的外延生长工艺与形成嵌入式锗硅层105所采用的外延生长工艺在同一个反应腔室中进行。作为示例，帽层106的构成材料可以是硅（Si）或者硼硅（SiB），其中，所述硼硅中硼原子的掺杂剂量为5.0×e¹⁴-5.0×e²⁰atom/cm³；也可以是掺杂硼和碳的单晶硅（SiCB），其中，所述硼原子的掺杂剂量为5.0×e¹⁴-5.0×e²⁰atom/cm³，所述碳原子的掺杂剂量为5.0×e¹⁴-5.0×e²⁰atom/cm³。

至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。以上实施本发明提出的提升PMOS性能的方法的全部工艺步骤是以PMOS晶体管为例进行说明的，本领域的技术人员可以理解的是，这里的PMOS晶体管可以是CMOS晶体管的PMOS部分。此外，∑状凹槽103只是示例，上述方法同样适用于提升具有在其它形状的凹槽中外延生长的嵌入式锗硅层的PMOS的性能。根据本发明，可以有效抵消掺杂于嵌入式锗硅层105的硼向籽晶层104与半导体衬底100之间的界面扩散而产生的堆积效应对PMOS的性能的影响。

参照图2，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。

在步骤201中，提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧的半导体衬底中形成凹槽；

在步骤202中，在凹槽的侧壁和底部形成籽晶层，形成籽晶层的同时原位掺杂磷于籽晶层；

在步骤203中，在籽晶层上形成嵌入式锗硅层，以完全填充凹槽。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；

在所述凹槽的侧壁和底部形成籽晶层，形成所述籽晶层的同时原位掺杂磷于所述籽晶层；

在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽。

2.根据权利要求1所述的方法，其特征在于，所述凹槽为∑状凹槽。

3.根据权利要求2所述的方法，其特征在于，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。

4.根据权利要求1所述的方法，其特征在于，所述籽晶层为具有低锗含量的锗硅层。

5.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺形成所述籽晶层和所述嵌入式锗硅层。

6.根据权利要求5所述的方法，其特征在于，所述外延生长籽晶层所使用的源气体为SiH₂Cl₂和GeH₄。

7.根据权利要求1所述的方法，其特征在于，所述原位掺杂磷所使用的源气体为PH₃，所述原位掺杂磷的浓度为1.0×e¹⁹-1.0×e²⁰cm^-3。

8.根据权利要求1所述的方法，其特征在于，形成所述嵌入式锗硅层后，还包括在所述嵌入式锗硅层上形成帽层的步骤。

9.根据权利要求8所述的方法，其特征在于，采用原位外延生长工艺形成所述帽层，所述帽层的构成材料为Si、SiB或者SiCB。

10.根据权利要求1所述的方法，其特征在于，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层，所述栅极结构的两侧形成有紧靠所述栅极结构的偏移间隙壁结构。