CN104217952B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104217952B
CN104217952B CN201310220515.8A CN201310220515A CN104217952B CN 104217952 B CN104217952 B CN 104217952B CN 201310220515 A CN201310220515 A CN 201310220515A CN 104217952 B CN104217952 B CN 104217952B
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
side wall
wall construction
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310220515.8A
Other languages
English (en)
Other versions
CN104217952A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310220515.8A priority Critical patent/CN104217952B/zh
Publication of CN104217952A publication Critical patent/CN104217952A/zh
Application granted granted Critical
Publication of CN104217952B publication Critical patent/CN104217952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66636Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制造方法,包括:提供形成有隔离结构、栅极结构和位于所述栅极结构两侧的侧壁结构的半导体衬底;在所述侧壁结构之间以及所述侧壁结构与所述隔离结构之间的半导体衬底中形成∑状凹槽;在所述∑状凹槽中依次形成嵌入式锗硅层和硅帽层,其中,形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的硅帽层的顶部的最低处高于所述半导体衬底的表面;回蚀刻所述硅帽层。根据本发明,在栅极结构和隔离结构之间的半导体衬底中形成自下而上层叠的嵌入式锗硅层和硅帽层时,可以获得顶部平整的硅帽层,有效避免导致PMOS性能下降的负载效应的发生。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种形成具有嵌入式锗硅层的PMOS的方法。
背景技术
为了提高PMOS的沟道载流子迁移率,在PMOS将要形成源/漏区的部分制作凹槽以形成嵌入式锗硅层的技术已经成为广为关注的热点。由于器件尺寸的按比例缩小,器件沟道的长度也相应缩短,因此,有相关研究指出在PMOS将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽(即∑状凹槽)可以有效缩短器件沟道的长度,满足器件尺寸按比例缩小的要求;同时,这种凹槽具有在栅极结构两侧的侧壁结构下方较大下切的特点,由此,在这种凹槽中形成的嵌入式锗硅层可以对PMOS的沟道区产生更大的应力。
在PMOS的源/漏区中形成嵌入式锗硅的工艺次序为:提供半导体衬底,在半导体衬底上形成栅极结构以及位于栅极结构两侧的侧壁结构→在侧壁结构两侧的半导体衬底中形成∑状凹槽→采用选择性外延生长工艺在∑状凹槽中形成嵌入式锗硅层→在嵌入式锗硅层上形成硅帽层(cap layer),所述硅帽层用于在后续的金属互连之前形成自对准硅化物,同时还可以避免后续工艺造成的嵌入式锗硅层的固有应力的释放。
在上述过程中,嵌入式锗硅是通过外延生长的方式形成在∑状凹槽中的,且所述外延生长仅在∑状凹槽中的硅表面进行,因此,如图1所示,对于位于栅极结构101两侧的侧壁结构105与形成于半导体衬底100中的隔离结构102之间的∑状凹槽而言,在其中外延生长嵌入式锗硅层的过程中,靠近隔离结构102的地方不存在硅表面,导致最终形成的嵌入式锗硅层103的顶部具有朝向隔离结构102逐步倾斜的特征,进而造成形成于嵌入式锗硅层103顶部的硅帽层104的顶部并不平整。尽管硅帽层104的厚度很薄且嵌入式锗硅层103的特征尺寸也较小,但是这种在实施现有的嵌入式锗硅工艺时被忽视的负载效应将会造成PMOS性能的下降。
因此,需要提出一种方法,以解决上述问题。
发明内容
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:提供形成有隔离结构、栅极结构和位于所述栅极结构两侧的侧壁结构的半导体衬底;在所述侧壁结构之间以及所述侧壁结构与所述隔离结构之间的半导体衬底中形成∑状凹槽;在所述∑状凹槽中依次形成嵌入式锗硅层和硅帽层,其中,形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的硅帽层的顶部的最低处高于所述半导体衬底的表面;回蚀刻所述硅帽层。
进一步,所述形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的顶部的最低处高于所述半导体衬底的表面不超过30nm。
进一步,采用选择性外延生长工艺形成所述嵌入式锗硅层和所述硅帽层。
进一步,所述嵌入式锗硅层中的锗的含量为10-50%。
进一步,所述嵌入式锗硅层中掺杂有硼。
进一步,采用湿法蚀刻或干法蚀刻实施所述回蚀刻,直至所述形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的硅帽层的顶部与所述半导体衬底的表面平齐。
进一步,所述湿法蚀刻的腐蚀液为氨水或者四甲基氢氧化铵溶液。
进一步,所述干法蚀刻的蚀刻气体为氯化氢和溴化氢中的至少一种。
进一步,所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
进一步,所述侧壁结构至少包括氧化物层和/或氮化物层。
根据本发明,在栅极结构和隔离结构之间的半导体衬底中形成自下而上层叠的嵌入式锗硅层和硅帽层时,可以获得顶部平整的硅帽层,有效避免导致PMOS性能下降的负载效应的发生。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为实施现有的嵌入式锗硅工艺的过程中出现的造成PMOS性能下降的负载效应的示意性剖面图;
图2A-图2D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图;
图3为根据本发明示例性实施例的方法形成具有嵌入式锗硅的PMOS层的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的形成具有嵌入式锗硅层的PMOS的方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面,参照图2A-图2D和图3来描述根据本发明示例性实施例的方法形成具有嵌入式锗硅层的PMOS的详细步骤。
参照图2A-图2D,其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先,如图2A所示,提供半导体衬底200,半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例,在本实施例中,半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有隔离结构201,在本实施例中,隔离结构201为浅沟槽隔离结构(STI)。隔离结构201将半导体衬底200分为NMOS区和PMOS区,图示中仅示出PMOS区。半导体衬底200中还形成有各种阱(well)结构,为了简化,图示中予以省略,对于PMOS区而言,所述阱结构为N阱并且在形成栅极结构之前,可以对整个N阱进行一次小剂量硼注入,用于调整PMOS区的阈值电压Vth
在半导体衬底200上形成有栅极结构202,作为示例,栅极结构202包括自下而上依次层叠的栅极介电层202a、栅极材料层202b和栅极硬掩蔽层202c。栅极介电层202a的构成材料包括氧化物,例如二氧化硅(SiO2)。栅极材料层202b的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种,其中,金属可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物包括氮化钛(TiN);导电性金属氧化物包括氧化铱(IrO2);金属硅化物包括硅化钛(TiSi)。栅极硬掩蔽层202c的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种,其中,氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD);氮化物包括氮化硅(SiN);氮氧化物包括氮氧化硅(SiON);在本实施例中,栅极介电层202a的构成材料为二氧化硅,栅极材料层202b的构成材料为多晶硅,栅极硬掩蔽层202c的构成材料为氮化硅。
此外,作为示例,在半导体衬底200上还形成有位于栅极结构202两侧且紧靠栅极结构202的侧壁结构203。作为示例,侧壁结构203包括至少氧化物层和/或氮化物层。
接着,如图2B所示,通过侧壁结构203之间以及侧壁结构203与隔离结构201之间所构成的工艺窗口,在半导体衬底200中形成∑状凹槽204。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽204,该工艺的具体步骤如下:先采用干法蚀刻工艺纵向蚀刻侧壁结构203之间以及侧壁结构203与隔离结构201之间的半导体衬底200,以形成硅凹槽;再采用湿法蚀刻工艺蚀刻所述硅凹槽,以形成所述∑状凹槽204。
接着,如图2C所示,在∑状凹槽204中依次形成嵌入式锗硅层205和硅帽层206,其中,由于形成于侧壁结构203与隔离结构201之间的∑状凹槽204中的嵌入式锗硅层205的顶部朝向隔离结构201逐步倾斜,因此,需确保形成于侧壁结构203与隔离结构201之间的∑状凹槽204中的硅帽层206的顶部的最低处高于半导体衬底200的表面,该高度差优选不超过30nm。
采用选择性外延生长工艺形成嵌入式锗硅层205,其中,锗的含量为10-50%,可选地,锗硅中可以掺杂硼。所述选择性外延生长工艺可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。在形成嵌入式锗硅层205之前,还需执行一预清洗过程,以去除∑状凹槽204中的蚀刻残留物和杂质,从而利于锗硅的生长。所述预清洗过程采用的清洗液可以是氨水、双氧水和水的混合物(SC1)以及稀释的氢氟酸(DHF)的组合,也可以是臭氧水、SC1和DHF的组合。上述组合中的各个清洗液的浓度以及进行所述预清洗所需要的其它条件,例如温度和处理时间等,均可以选用本领域技术人员所熟习的浓度数值和实施条件,在此不再予以例举。
采用原位外延生长工艺形成硅帽层206,即形成硅帽层206所采用的外延生长工艺与形成嵌入式锗硅层205所采用的外延生长工艺在同一个反应腔中进行。形成硅帽层206所采用的外延生长工艺为选择性外延生长工艺。可选地,硅帽层206中的硅可以掺杂硼和碳,在本实施例中,硼的掺杂剂量为5.0×e14-5.0×e20atom/cm2,碳的掺杂剂量为5.0×e14-5.0×e20atom/cm2
接着,如图2D所示,回蚀刻硅帽层206,直至形成于侧壁结构203与隔离结构201之间的∑状凹槽204中的硅帽层206的顶部与半导体衬底200的表面平齐。采用湿法蚀刻或干法蚀刻实施所述回蚀刻。所述湿法蚀刻的腐蚀液为氨水、四甲基氢氧化铵溶液(TMAH)或者具有相似性质的液体。所述干法蚀刻的蚀刻气体为氯化氢(HCl)、溴化氢(HBr)以及具有相似性质的气体中的至少一种。
至此,完成了根据本发明示例性实施例的方法实施的工艺步骤,接下来,可以通过后续工艺完成整个半导体器件的制作。根据本发明,在栅极结构202和隔离结构201之间的半导体衬底200中形成自下而上层叠的嵌入式锗硅层205和硅帽层206时,可以获得顶部平整的硅帽层,有效避免导致PMOS性能下降的负载效应的发生。
参照图3,其中示出了根据本发明示例性实施例的方法形成具有嵌入式锗硅的PMOS层的流程图,用于简要示出整个制造工艺的流程。
在步骤301中,提供形成有隔离结构、栅极结构和位于栅极结构两侧的侧壁结构的半导体衬底;
在步骤302中,在侧壁结构之间以及侧壁结构与隔离结构之间的半导体衬底中形成∑状凹槽;
在步骤303中,在∑状凹槽中依次形成嵌入式锗硅层和硅帽层,其中,形成于侧壁结构与隔离结构之间的∑状凹槽中的硅帽层的顶部的最低处高于半导体衬底的表面;
在步骤304中,回蚀刻硅帽层。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法,包括:
提供形成有隔离结构、栅极结构和位于所述栅极结构两侧的侧壁结构的半导体衬底;
在所述侧壁结构之间以及所述侧壁结构与所述隔离结构之间的半导体衬底中形成∑状凹槽;
在所述∑状凹槽中依次形成嵌入式锗硅层和硅帽层,其中,形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的硅帽层的顶部的最低处高于所述半导体衬底的表面,以确保所述硅帽层完全填充形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的嵌入式锗硅层的顶部朝向所述隔离结构逐步倾斜而成的凹陷部;
回蚀刻所述硅帽层。
2.根据权利要求1所述的方法,其特征在于,所述形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的硅帽层的顶部的最低处高于所述半导体衬底的表面不超过30nm。
3.根据权利要求1所述的方法,其特征在于,采用选择性外延生长工艺形成所述嵌入式锗硅层和所述硅帽层。
4.根据权利要求1所述的方法,其特征在于,所述嵌入式锗硅层中的锗的含量为10-50%。
5.根据权利要求4所述的方法,其特征在于,所述嵌入式锗硅层中掺杂有硼。
6.根据权利要求1所述的方法,其特征在于,采用湿法蚀刻或干法蚀刻实施所述回蚀刻,直至所述形成于所述侧壁结构与所述隔离结构之间的∑状凹槽中的硅帽层的顶部与所述半导体衬底的表面平齐。
7.根据权利要求6所述的方法,其特征在于,所述湿法蚀刻的腐蚀液为氨水或者四甲基氢氧化铵溶液。
8.根据权利要求6所述的方法,其特征在于,所述干法蚀刻的蚀刻气体为氯化氢和溴化氢中的至少一种。
9.根据权利要求1所述的方法,其特征在于,所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
10.根据权利要求1所述的方法,其特征在于,所述侧壁结构至少包括氧化物层和/或氮化物层。
CN201310220515.8A 2013-06-04 2013-06-04 一种半导体器件的制造方法 Active CN104217952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310220515.8A CN104217952B (zh) 2013-06-04 2013-06-04 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310220515.8A CN104217952B (zh) 2013-06-04 2013-06-04 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104217952A CN104217952A (zh) 2014-12-17
CN104217952B true CN104217952B (zh) 2017-05-10

Family

ID=52099328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310220515.8A Active CN104217952B (zh) 2013-06-04 2013-06-04 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104217952B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298664B (zh) * 2015-05-25 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106981424A (zh) * 2016-01-19 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN109037313A (zh) * 2017-06-12 2018-12-18 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN113013231A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 一种通过选择性外延提升器件性能的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761072A (zh) * 2004-07-23 2006-04-19 台湾积体电路制造股份有限公司 晶体管及形成应变沟道元件的方法
CN102254866A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN102456742A (zh) * 2010-10-22 2012-05-16 瑞萨电子株式会社 半导体器件以及制造半导体器件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761072A (zh) * 2004-07-23 2006-04-19 台湾积体电路制造股份有限公司 晶体管及形成应变沟道元件的方法
CN102254866A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN102456742A (zh) * 2010-10-22 2012-05-16 瑞萨电子株式会社 半导体器件以及制造半导体器件的方法

Also Published As

Publication number Publication date
CN104217952A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
US8912068B2 (en) Semiconductor device with strained channel and method of fabricating the same
CN103594370B (zh) 一种半导体器件的制造方法
CN104425375B (zh) 一种半导体器件的制造方法
CN104217952B (zh) 一种半导体器件的制造方法
CN103187277B (zh) 一种半导体器件的制造方法
CN102832128B (zh) 一种半导体器件的制造方法
CN106558551B (zh) 一种半导体器件及其制造方法、电子装置
CN104934324A (zh) 一种半导体器件及其制造方法
CN103151264B (zh) 一种半导体器件的制造方法
CN103137451B (zh) 一种半导体器件的制造方法
CN102856199A (zh) 一种半导体器件的制造方法
CN104979291A (zh) 一种半导体器件的制造方法
CN104934323B (zh) 一种半导体器件的制造方法
CN103794546A (zh) 一种半导体器件的制造方法
CN103943501A (zh) 一种半导体器件的制造方法
CN106981424A (zh) 一种半导体器件及其制造方法、电子装置
CN105448715B (zh) 一种半导体器件的制造方法
CN104952798B (zh) 一种半导体器件的制造方法
CN103903984B (zh) 一种半导体器件的制造方法
CN105304491B (zh) 用于形成嵌入式锗硅的方法
CN104952725B (zh) 一种半导体器件及其制造方法
CN106298664B (zh) 一种半导体器件及其制造方法、电子装置
CN103151311A (zh) 一种半导体器件的制造方法
CN104576372B (zh) 一种半导体器件及其制造方法
CN106558550A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant