CN109037313A - 晶体管及其形成方法 - Google Patents
晶体管及其形成方法 Download PDFInfo
- Publication number
- CN109037313A CN109037313A CN201710439996.XA CN201710439996A CN109037313A CN 109037313 A CN109037313 A CN 109037313A CN 201710439996 A CN201710439996 A CN 201710439996A CN 109037313 A CN109037313 A CN 109037313A
- Authority
- CN
- China
- Prior art keywords
- cap layer
- transistor
- thickness
- forming method
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 230000008569 process Effects 0.000 claims abstract description 54
- 238000012545 processing Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 68
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 239000001257 hydrogen Substances 0.000 claims description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims description 29
- 150000002431 hydrogen Chemical class 0.000 claims description 22
- 238000005457 optimization Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 125000003963 dichloro group Chemical group Cl* 0.000 claims description 18
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 16
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 16
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000000872 buffer Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 150000003377 silicon compounds Chemical class 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 200
- 230000015572 biosynthetic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- FCFLBEDHHQQLCN-UHFFFAOYSA-N [Ge].[Si].[Ni] Chemical compound [Ge].[Si].[Ni] FCFLBEDHHQQLCN-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- -1 Tetramethyl aqua ammonia Chemical compound 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- FHIGJLOKQWKEMA-UHFFFAOYSA-N [Ge].[Si].[Ge].[Si] Chemical compound [Ge].[Si].[Ge].[Si] FHIGJLOKQWKEMA-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种晶体管及其形成方法，对于有源区边缘的第一盖帽层，即靠近隔离区的栅极结构一侧的第一盖帽层，形成之后还进行了优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度，由此提高了所述第一盖帽层的质量，避免在后续工艺中，发生第一盖帽层击穿的现象而形成高接触电阻及高漏电流，使得形成的有源区边缘的晶体管能够达到理想的器件性能，即提高了晶体管的质量。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种晶体管及其形成方法。
背景技术
随着集成电路的发展，晶体管尺寸越来越小，为此，半导体制造中引入了应力技术来改变晶体管沟道中的晶格结构，从而提高沟道中的载流子的迁移率。从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。例如，嵌入式锗硅(SiGe)技术被广泛应用以提高PMOS晶体管的性能，嵌入式锗硅技术通过在PMOS晶体管的源区和漏区嵌入锗硅材料，能够向沟道区施加压应力，使得PMOS晶体管的性能得到显著的提升。
但是，在目前的采用应力技术的晶体管中，往往有源区边缘的晶体管并不能达到理想的器件性能。
发明内容
本发明的目的在于提供一种晶体管的形成方法，以解决现有技术中，对于晶圆中有源区边缘的晶体管而言，往往不能达到理想的器件性能的问题。
为解决上述技术问题，本发明提供一种晶体管的形成方法，所述晶体管的形成方法包括：
提供半导体衬底，所述半导体衬底包括有源区及与所述有源区相邻的隔离区，所述有源区的半导体衬底上形成有栅极结构，所述隔离区的半导体衬底内形成有隔离结构；
在所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中形成第一凹槽，所述第一凹槽露出所述隔离结构；
在所述第一凹槽中形成第一应力调整结构，以形成源/漏极；
在所述第一应力调整结构上形成第一盖帽层；及
对所述第一盖帽层执行优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度。
可选的，在所述的晶体管的形成方法中，所述第一盖帽层的上表面平坦或者所述第一盖帽层各处的厚度均匀。
可选的，在所述的晶体管的形成方法中，所述第一应力调整结构为非对称sigma结构。
可选的，在所述的晶体管的形成方法中，执行优化处理之前的所述第一盖帽层靠近所述隔离结构的一端的厚度小于另一端的厚度，其中，执行优化处理之前的所述第一盖帽层的最大厚度与最小厚度的厚度差为5nm～10nm。
可选的，在所述的晶体管的形成方法中，对所述第一盖帽层执行优化处理包括：
对所述第一盖帽层执行各向异性刻蚀工艺；及
所述各向异性刻蚀工艺之后增加所述第一盖帽层的厚度。
可选的，在所述的晶体管的形成方法中，在对所述第一盖帽层执行优化处理中，所述各向异性刻蚀工艺、增加所述第一盖帽层的厚度的步骤均执行至少一次；
当所述各向异性刻蚀工艺、增加所述第一盖帽层的厚度的步骤均执行两次以上时，所述各向异性刻蚀工艺、增加所述第一盖帽层的厚度的步骤交替进行。
可选的，在所述的晶体管的形成方法中，每次对所述第一盖帽层执行各向异性刻蚀工艺时，去除的第一盖帽层的厚度为执行优化处理之前的所述第一盖帽层的最小厚度的50％以内。
可选的，在所述的晶体管的形成方法中，所述各向异性刻蚀工艺采用的气体包括：氯化氢及二氯氢硅。
可选的，在所述的晶体管的形成方法中，所述各向异性刻蚀工艺的工艺条件包括：
压力为：5Torr～50Torr；
氯化氢流量为：100sccm～1000sccm；及
二氯氢硅流量为：10sccm～200sccm。
可选的，在所述的晶体管的形成方法中，每次增加所述第一盖帽层的厚度时，使得增加后的第一盖帽层的最大厚度与执行优化处理之前的所述第一盖帽层的最大厚度相同。
可选的，在所述的晶体管的形成方法中，通过淀积工艺增加所述第一盖帽层的厚度。
可选的，在所述的晶体管的形成方法中，所述淀积工艺采用的气体包括：氢气、氯化氢、硅烷及二氯氢硅。
可选的，在所述的晶体管的形成方法中，所述淀积工艺的工艺条件包括：
压力为：5Torr～50Torr；
氢气流量为：5sccm～50sccm；
氯化氢流量为：100sccm～1000sccm；
硅烷流量为：10sccm～200sccm；及
二氯氢硅流量为：100sccm～1000sccm。
可选的，在所述的晶体管的形成方法中，所述第一应力调整结构包含锗元素和硅元素。
可选的，在所述的晶体管的形成方法中，所述第一应力调整结构包括：锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层。
可选的，在所述的晶体管的形成方法中，所述第一盖帽层的材料为硅。
可选的，在所述的晶体管的形成方法中，对所述第一盖帽层执行优化处理之后，所述晶体管的形成方法还包括：
在所述第一盖帽层上形成金属硅化物。
可选的，在所述的晶体管的形成方法中，所述晶体管的形成方法还包括：
在所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中形成第一凹槽同时，在所述栅极结构远离所述隔离区一侧的有源区的半导体衬底中形成第二凹槽；
在所述第一凹槽中形成第一应力调整结构同时，在所述第二凹槽中形成第二应力调整结构，以形成源/漏极；
在所述第一应力调整结构上形成第一盖帽层同时，在所述第二应力调整结构上形成第二盖帽层；
其中，所述第二凹槽和所述第二应力结构均为对称sigma结构。
本发明还提供一种晶体管，所述晶体管包括：
半导体衬底，所述半导体衬底包括有源区及与所述有源区相邻的隔离区，所述有源区的半导体衬底上形成有栅极结构，所述隔离区的半导体衬底内形成有隔离结构；
第一凹槽，所述第一凹槽位于所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中，所述第一凹槽露出所述隔离结构；
第一应力调整结构，所述第一应力调整结构位于所述第一凹槽中，以作为源/漏极；
第一盖帽层，所述第一盖帽层覆盖所述第一应力调整结构，所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度。
可选的，在所述的晶体管中，所述第一盖帽层的上表面平坦或者所述第一盖帽层各处的厚度均匀。
可选的，在所述的晶体管中，所述第一应力调整结构为非对称sigma结构。
可选的，在所述的晶体管中，所述第一应力调整结构包含锗元素和硅元素。
可选的，在所述的晶体管中，所述第一应力调整结构包括：锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层。
可选的，在所述的晶体管中，所述第一盖帽层的材料为硅。
可选的，在所述的晶体管中，所述晶体管还包括金属硅化物，所述金属硅化物位于所述第一盖帽层上。
可选的，在所述的晶体管中，所述晶体管还包括第二凹槽，所述第二凹槽位于所述栅极结构远离所述隔离区一侧的有源区的半导体衬底中；第二应力调整结构，所述第二应力调整结构位于所述第二凹槽中，以作为源/漏极；第二盖帽层，所述第二盖帽层覆盖所述第二应力调整结构。
在本发明提供的晶体管及其形成方法中，对于有源区边缘的第一盖帽层，即靠近隔离区的栅极结构一侧的第一盖帽层，形成之后还进行了优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度，由此提高了所述第一盖帽层的质量，避免在后续工艺中，发生第一盖帽层击穿的现象而形成高接触电阻及高漏电流，使得形成的有源区边缘的晶体管能够达到理想的器件性能，即提高了晶体管的质量。
附图说明
图1是一PMOS晶体管的结构示意图；
图2是本发明实施例的晶体管的形成方法的流程示意图；
图3至图8是本发明实施例的晶体管的形成方法中所形成的半导体结构的结构示意图；
其中，10-半导体衬底；10a-有源区；10b-隔离区；11-栅极结构；12-隔离结构；13-凹槽；14-锗硅结构；15-盖帽层；30-半导体衬底；30a-有源区；30b-隔离区；31-栅极结构；310-栅氧化层；311-栅极；32-隔离结构；33-侧墙结构；34-伪栅极结构；35-伪侧墙结构；36-第一凹槽；37-第二凹槽；38-第一应力调整结构；39-第二应力调整结构；40-第一盖帽层；41-第一盖帽层。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶体管及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
首先，请参考图1，其为一PMOS晶体管的结构示意图。如图1所示，所述PMOS晶体管包括：半导体衬底10，所述半导体衬底10包括有源区10a及与所述有源区10a相邻的隔离区10b，所述有源区10a的半导体衬底上形成有栅极结构11，所述隔离区10b的半导体衬底内形成有隔离结构12；凹槽13，所述凹槽13位于所述栅极结构11靠近所述隔离区10b一侧的有源区10a的半导体衬底中，所述凹槽13露出所述隔离结构12(即所述栅极结构11为有源区边缘的栅极结构，所述凹槽13为有源区边缘的凹槽)；锗硅结构14，所述锗硅结构14位于所述凹槽13中；盖帽层15，所述盖帽层15覆盖所述锗硅结构14。
目前，对于晶圆中有源区边缘的晶体管而言，通过应力技术并不能达到理想的器件性能，具体表现为接触电阻较高或者漏电流较高等。
发明人深入研究这一问题后发现，其产生的原因主要是：(位于有源区边缘的)所述锗硅结构14为非对称sigma结构，在此，所述锗硅结构14为非对称sigma结构指：所述锗硅结构14靠近所述隔离结构12的一侧边呈竖直状(在此也即该竖直状侧边紧贴所述隔离结构12)，该竖直状侧边与其连接的、远离所述半导体衬底10表面的侧边之间的夹角不为120°，(该120°为一约数，其可以有本领域技术人员可以理解的微小偏差，例如1°)，在此大于120°，同时，与该竖直状侧边连接的、靠近所述半导体衬底10表面的侧边呈倾斜状，该倾斜状侧边的两端中：远离竖直状侧边的端点高且靠近竖直状侧边的端点低，而与所述倾斜状侧边连接的另一条侧边呈水平状；进一步的，非对称sigma结构的锗硅结构14具体表现为：所述锗硅结构14的上表面(即露出于半导体衬底10的表面)并不是一个平整的表面，该锗硅结构14的上表面越靠近隔离区10b其表面高度越低，在此，所述上表面包括一平面(对应前述的水平状侧边)及与该平面连接的斜面(对应前述的倾斜状侧边)；
而这一点是由于旁边隔离结构12的存在，使得刻蚀形成(限定锗硅结构14形状的)凹槽13时，阻挡了刻蚀工艺，不能够很好的形成对称sigma结构(即通常所说的正六边形结构，该正六边形结构的一侧边为开口，该作为开口的侧边基本与半导体衬底10齐平)，即刻蚀形成了非对称sigma结构的凹槽13，在此，非对称sigma结构的凹槽13指：所述凹槽13包括依次连接的限定其形状的五条侧边(除去了作为开口的侧边)，其中，靠近所述隔离结构12的一侧边呈竖直状，该竖直状侧边与其连接的侧边之间的夹角不为120°(该120°为一约数，其可以有本领域技术人员可以理解的微小偏差，例如1°)，在此大于120°；
进而，填充所述凹槽13形成的锗硅结构14也为非对称sigma结构；
更进而，在所述锗硅结构14上形成盖帽层15时，所形成的盖帽层15在靠近所述隔离结构12处存在了薄区，具体的，由于成膜工艺的特性(在平坦的表面易于成膜，在倾斜/不平坦的表面成膜比较困难)，所形成的盖帽层15将呈现出：靠近所述隔离结构12的盖帽层15的厚度较远离所述隔离结构12的盖帽层15的厚度薄；
由此，后续在所述盖帽层15上形成镍硅(NiSi)作连接结构(图1中未示出)时，易于在靠近所述隔离结构12处发生盖帽层15的击穿，导致镍硅与锗硅结构14接触从而形成镍硅锗(NiSiGe)等积聚结构，影响了锗硅结构14以及镍硅的性能，从而导致相应的晶体管接触电阻较高或者漏电流较高等。
综上所述，基于目前晶圆中有源区边缘的晶体管接触电阻较高或者漏电流较高的现象，发明人研究发现了其原因在于，镍硅锗等积聚结构影响了锗硅结构以及镍硅的性能，从而导致了相应的晶体管接触电阻较高或者漏电流较高等；而进一步深入研究，发明人发现，导致形成镍硅锗等积聚结构的原因在于，盖帽层存在薄(弱)区，从而使得在所述盖帽层上形成镍硅(NiSi)作连接结构时，易于发生盖帽层的击穿，进而使得镍硅与锗硅结构接触形成了镍硅锗等积聚结构；更深入的研究发现，导致盖帽层的厚度不均匀的原因在于，采用嵌入式锗硅技术所形成的锗硅结构为非对称sigma结构，其中，所述锗硅结构的上表面越靠近隔离结构其表面高度越低，由此导致在其上形成盖帽层时，由于沉积工艺的特性(在平坦的表面易于成膜，在倾斜/不平坦的表面成膜比较困难)，所形成的盖帽层将呈现出：靠近所述隔离结构的盖帽层的厚度较远离所述隔离结构的盖帽层的厚度薄。可见，导致晶圆中有源区边缘的晶体管接触电阻较高或者漏电流较高的原因并不是其表面所见的那么简单；同时，由于沉积工艺的特性，要避免盖帽层呈现出：靠近所述隔离结构的盖帽层的厚度较远离所述隔离结构的盖帽层的厚度薄也具有一定的难度。
在此基础上，发明人提出了本申请，其核心思想在于，对于有源区边缘的第一盖帽层，即靠近隔离区的栅极结构一侧的第一盖帽层，形成之后还进行了优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度，由此提高了所述第一盖帽层的质量，避免在后续工艺中，发生第一盖帽层击穿的现象而形成高接触电阻及高漏电流，使得形成的有源区边缘的晶体管能够达到理想的器件性能，即提高了晶体管的质量。
首先，请参考图2，其为本发明实施例的晶体管的形成方法的流程示意图。如图2所示，在本申请实施例中，所述晶体管的形成方法主要包括：
步骤S20：提供半导体衬底，所述半导体衬底包括有源区及与所述有源区相邻的隔离区，所述有源区的半导体衬底上形成有栅极结构，所述隔离区的半导体衬底内形成有隔离结构；
步骤S21：在所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中形成第一凹槽，所述第一凹槽露出所述隔离结构；
步骤S22：在所述第一凹槽中形成第一应力调整结构，以形成源/漏极；
步骤S23：在所述第一应力调整结构上形成第一盖帽层；及
步骤S24：对所述第一盖帽层执行优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度。
接下去，请结合参考图3至图7，本申请实施例将进一步详细描述所述晶体管的形成方法。
如图3所示，提供半导体衬底30，所述半导体衬底30包括有源区30a及与所述有源区30a相邻的隔离区30b，所述有源区30a的半导体衬底上形成有栅极结构31，所述隔离区30b的半导体衬底内形成有隔离结构32。
在本申请实施例中，所述半导体衬底30可以是硅衬底、锗硅衬底或者绝缘体上硅(SOI)衬底等。进一步的，所述半导体衬底30中可以进行N型掺杂以形成N型衬底结构或者P型掺杂以形成P型衬底结构等。
所述栅极结构31可以包括栅氧化层310及形成于所述栅氧化层310上的栅极311，其中，所述栅氧化层310的材料可以是氧化硅、氮化硅或者氮氧化硅等，进一步的，所述栅氧化层310可以是单层结构或者多层叠层结构；所述栅极311的材料可以是多晶硅或者金属等，例如，所述栅极311的材料可以具体是碳化钛、碳化锆、氮化钽、氮化钛、硅化钨、硅化钛、硅化钴或者硅化镍等。此外，所述有源区30a还可进一步包括位于所述栅极结构31两侧的侧墙结构33，所述侧墙结构33的材料可以为氧化硅、氮化硅或者氮氧化硅等，进一步的，所述侧墙结构33可以为单层结构或者多层结构。
其中，所述隔离结构32具体可通过如下方式形成：首先，可通过干法或湿法刻蚀工艺在隔离区30b(的半导体衬底)中形成沟槽；接着，可通过化学气相沉积工艺填充所述沟槽，以在所述沟槽中形成隔离结构32。其中，所述隔离结构32的材料可以为氧化硅、氮化硅等。
进一步的，所述隔离区30b还可包括位于所述半导体衬底30上的伪栅极结构34。在本申请实施例中，所述伪栅极结构34可以与所述栅极结构31采用相同的工艺同时形成，也即所述伪栅极结构34可以与所述栅极结构31的结构、材料相同；进一步的，所述伪栅极结构34两侧也可形成伪侧墙结构35，同样的，所述伪侧墙结构35可以与所述侧墙结构33采用相同的工艺同时形成，也即所述伪侧墙结构35可以与所述侧墙结构33的结构、材料相同。在本申请实施例中，通过所述伪栅极结构34(及所述伪侧墙结构35)可以为后续形成的膜层提供支撑，提高后续形成的膜层的质量。在本申请的其他实施例中，也可以没有所述伪栅极结构34(及所述伪侧墙结构35)。
接着，请继续参考图3，在所述栅极结构31靠近所述隔离区30b一侧(在本申请实施例中，更具体为侧墙结构33一侧)的有源区30a的半导体衬底中形成第一凹槽36，所述第一凹槽36露出所述隔离结构32。其中，所述第一凹槽36可通过湿法刻蚀工艺形成，进一步的，可采用四甲基氢氧化氨(TMAH)溶液对所述半导体衬底30进行刻蚀形成所述第一凹槽36。此时，所述栅极结构31表面、所述侧墙结构33表面以及其他不需要形成凹槽的表面(包括部分半导体衬底30表面、伪栅极结构34表面及伪侧墙结构35表面等)可通过图形化的光刻胶或者图形化的掩膜层予以保护。
在此形成所述第一凹槽36时，目的为形成对称的sigma状的凹槽，但由于所述第一凹槽36靠近所述隔离区30b，更具体的为贴近所述隔离结构32，在其形成过程中，由于所述隔离结构32的存在，所述第一凹槽36将呈非对称sigma状(其中，sigma状也即通常所说的正六边形，或者直接由字母“∑”表示)。
在本申请的其他实施例中，所述第一凹槽36也可通过多步刻蚀工艺形成，具体还可包括干法刻蚀工艺和湿法刻蚀工艺。但是，不管通过哪种工艺实现，由于所述隔离结构32的存在，即其一定程度上所起的阻挡作用，所述第一凹槽36都将呈非对称sigma状。
进一步的，在所述栅极结构31靠近所述隔离区30b一侧的有源区30a的半导体衬底中形成第一凹槽36的同时，在所述栅极结构31远离所述隔离区30b一侧的有源区30a的半导体衬底中形成第二凹槽37，即在所述栅极结构31的另一侧的有源区30a的半导体衬底中形成第二凹槽37。即在此，所述第一凹槽36和所述第二凹槽37同时且采用相同的工艺形成，也即所述图形化的光刻胶或者所述图形化的掩膜层暴露出第一凹槽36对应的部分半导体衬底30的同时，也暴露出第二凹槽37对应的部分半导体衬底30。所述第二凹槽37通常在形成过程中不会受到不同介质材料的阻挡作用(也即所述第二凹槽37不会受到类似于所述隔离结构32的阻挡)，由此，能够形成对称的sigma状的第二凹槽37，即所述第二凹槽37为对称sigma结构。
接着，请参考图4，在所述第一凹槽36中形成第一应力调整结构38，以形成源/漏极。相应的，所述第一应力调整结构38为非对称sigma结构，在此，即所述第一应力调整结构38的上表面(即露出于半导体衬底30的表面)并不是一个平整的表面，该第一应力调整结构38的上表面越靠近隔离区30b其表面高度越低。
在本申请实施例中，所述第一应力调整结构38的材料为能够施加压应力的材料，例如，所述第一应力调整结构38包含锗元素和硅元素。具体的，所述第一应力调整结构38可通过外延生长工艺形成。进一步的，所述第一应力调整结构38可包括锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层。通过形成锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层，可以提高所述第一应力调整结构38的质量，消除所述第一应力调整结构38内部的位错等缺陷。优选的，所述第一应力调整结构38中锗元素的含量为20％～50％，例如，所述第一应力调整结构38中锗元素的含量为25％、28％、30％、35％、40％或者45％等。此外，所述锗硅缓冲层中的锗含量与所述锗硅体层中的锗含量可以相同也可以不相同。
在本申请实施例中，在所述第一凹槽36中形成第一应力调整结构38的同时，可在所述第二凹槽37中形成第二应力调整结构39。相应的，所述第二应力调整结构39为对称sigma结构，也即，所述第二应力调整结构39表面为平整/平坦表面。
请继续参考图4，接着，在所述第一应力调整结构38上形成第一盖帽层40。其中，所述第一盖帽层40可通过外延生长或化学气相沉积(CVD)工艺形成，所述第一盖帽层40的材料优选为硅。在此，由于所述第一应力调整结构38的上表面越靠近隔离区30b其表面高度越低，又由于半导体成膜工艺的特性(在平坦的表面易于成膜，在倾斜/不平坦的表面成膜比较困难)，所形成的第一盖帽层40将呈现出：靠近所述隔离结构32处的第一盖帽层40的厚度较远离所述隔离结构32处的第一盖帽层40的厚度薄，其最大厚度与最小厚度的厚度差可以达到5nm～10nm左右。
在本申请实施例中，此时，所形成的第一盖帽层40的最大厚度为15nm～20nm左右，其中，所述第一盖帽层40远离所述隔离结构32处的最大厚度与靠近所述隔离结构32处的最小厚度的厚度差为5nm～10nm左右。即此时，所形成的第一盖帽层40的最小厚度为5nm～15nm左右。
在本申请实施例中，在所述第一应力调整结构38上形成第一盖帽层40的同时，也在所述第二应力调整结构39上形成第二盖帽层41。而由于所述第二应力调整结构39为对称sigma结构，具有平坦的表面，因而其上所形成的第二盖帽层41表面平坦、各处厚度相等或者基本相等。在此，所述第二盖帽层41的厚度为15nm～20nm左右。
在本申请实施例中，接着，对所述第一盖帽层40执行优化处理，使得所述第一盖帽层40靠近所述隔离结构32的一端的厚度大于或等于另一端的厚度。优选的，使得所述第一盖帽层40上表面平坦或者所述第一盖帽层40各处的厚度均匀。具体的，对所述第一盖帽层40执行优化处理包括：对所述第一盖帽层40执行各向异性刻蚀工艺；及所述各向异性刻蚀工艺之后增加所述第一盖帽层40的厚度。其中，在对所述第一盖帽层40执行优化处理中，所述各向异性刻蚀工艺、增加所述第一盖帽层40的厚度的步骤均执行至少一次；当所述各向异性刻蚀工艺、增加所述第一盖帽层40的厚度的步骤均执行两次以上时，所述各向异性刻蚀工艺、增加所述第一盖帽层40的厚度的步骤交替进行。此时，所述栅极结构31表面、所述侧墙结构33表面、所述伪栅极结构34表面及所述伪侧墙结构35表面等可通过光刻胶或者图形化的掩膜层予以保护。进一步的，所述第二盖帽层41可以与所述第一盖帽层40执行相同的工艺，从而简化整个工艺步骤，即避免了通过额外的掩膜层保护所述第二盖帽层41。
在本申请实施例中，由于(形成时)所述第二盖帽层41具有平坦的表面，经过各向异性刻蚀工艺时，所述第二盖帽层41各位置处去除的厚度相同或者基本相同；经过厚度增加工艺时，所述第二盖帽层41各位置处增加的厚度亦相同或者基本相同，因而经过各向异性刻蚀工艺以及厚度增加工艺后，所述第二盖帽层41仍具有平坦的表面。
在此，由于各向异性刻蚀工艺的特性(即其对于平坦处的去除速度远大于对于倾斜处的去除速度)，由此，对所述第一盖帽层40执行各向异性刻蚀工艺中，靠近所述隔离结构32的第一盖帽层40的去除厚度将远小于远离所述隔离结构32的第一盖帽层40的去除厚度。也就是说，通过对所述第一盖帽层40执行各向异性刻蚀工艺使得所述第一盖帽层40各处的厚度趋于相同，或者使得所述第一盖帽层40表面平坦，甚至使得靠近所述隔离结构32的第一盖帽层40的厚度大于远离所述隔离结构32的第一盖帽层40的厚度。
具体的，可采用包括氯化氢及二氯氢硅的气体对所述第一盖帽层40执行各向异性刻蚀工艺。进一步的，所述各向异性刻蚀工艺的工艺条件包括，压力为：5Torr～50Torr；氯化氢流量为：100sccm～1000sccm；及二氯氢硅流量为：10sccm～200sccm。例如，所述各向异性刻蚀工艺的工艺条件包括，压力为10Torr，氯化氢流量为500sccm，二氯氢硅流量为80sccm；又如，所述各向异性刻蚀工艺的工艺条件包括，压力为20Torr，氯化氢流量为300sccm，二氯氢硅流量为50sccm；还如，所述各向异性刻蚀工艺的工艺条件包括，压力为40Torr，氯化氢流量为700sccm，二氯氢硅流量为100sccm等。通过对于所述各向异性刻蚀工艺的工艺条件的设定与改变，可以控制每次执行各向异性刻蚀工艺时，去除的第一盖帽层40的速度及厚度，相应的，还可以通过控制执行各向异性刻蚀工艺的时间来控制去除的第一盖帽层40的厚度。
较佳的，每次对所述第一盖帽层40执行各向异性刻蚀工艺时，去除的第一盖帽层40的厚度为初始第一盖帽层40(即执行优化处理之前的所述第一盖帽层40)的最小厚度的50％以内。例如，在所述第一应力调整结构38上形成第一盖帽层40时，所形成的第一盖帽层40的最大厚度为20nm，所述第一盖帽层40靠近所述隔离结构32处的厚度与远离所述隔离结构32处的厚度之差为10nm，也即所形成的第一盖帽层40的最小厚度为10nm，则对所述第一盖帽层40执行各向异性刻蚀工艺时，去除的第一盖帽层40的厚度小于等于5nm。由此可以防止在对所述第一盖帽层40执行各向异性刻蚀工艺时对第一应力调整结构38的伤害，即保护了所述第一应力调整结构38。经过对所述第一盖帽层40执行各向异性刻蚀工艺后，所得到的半导体结构可参考图5。
在本申请实施例中，可通过淀积工艺增加所述第一盖帽层40的厚度，即在对所述第一盖帽层40执行各向异性刻蚀工艺减薄、并同时使得所述第一盖帽层40各处的厚度趋于相同之后，再淀积形成第一盖帽层40的材料以增加所述第一盖帽层40的厚度。在本申请实施例中，增加所述第一盖帽层40的厚度主要有如下两个作用：一是使得所述第一盖帽层40的厚度符合一定的要求，避免后续形成金属硅化物时发生第一盖帽层40的击穿问题；二是使得能够再次对所述第一盖帽层40执行各向异性刻蚀工艺，从而进一步使得所述第一盖帽层40各处的厚度均匀或者所述第一盖帽层40表面平坦、甚至使得所述第一盖帽层40靠近所述隔离结构32的一端高于远离所述隔离结构32的一端。
具体的，所述淀积工艺采用的气体可包括氢气、氯化氢、硅烷及二氯氢硅。进一步的，所述淀积工艺的工艺条件包括：压力为：5Torr～50Torr；氢气流量为：5sccm～50sccm；氯化氢流量为：100sccm～1000sccm；硅烷流量为：10sccm～200sccm；及二氯氢硅流量为：100sccm～1000sccm。例如，所述淀积工艺的工艺条件包括，压力为7Torr，氢气流量为20sccm，氯化氢流量为200sccm，硅烷流量为20sccm，及二氯氢硅流量为200sccm；又如，所述淀积工艺的工艺条件包括，压力为10Torr，氢气流量为30sccm，氯化氢流量为400sccm，硅烷流量为25sccm，及二氯氢硅流量为500sccm；还如，所述淀积工艺的工艺条件包括，压力为30Torr，氢气流量为35sccm，氯化氢流量为700sccm，硅烷流量为40sccm，及二氯氢硅流量为700sccm等。
较佳的，每次增加所述第一盖帽层40的厚度时，使得增加后的第一盖帽层40的最大厚度与初始第一盖帽层40(即执行优化处理之前的所述第一盖帽层40)的最大厚度相同。例如，在所述第一应力调整结构38上形成第一盖帽层40时，所形成的第一盖帽层40的最大厚度为20nm，则在增加所述第一盖帽层40的厚度时，增加后的第一盖帽层40的最大厚度仍为20nm。由此，可以使得第一盖帽层40一直处于特定的厚度或者特定的厚度范围内，从而满足器件性能、尺寸等方面的要求。
在本申请实施例中，对所述第一盖帽层40执行各向异性刻蚀工艺；及增加所述第一盖帽层40的厚度可以执行一次或者多次，其目的是使得所述第一盖帽层40各处的厚度均匀或者所述第一盖帽层40表面平坦即可，此外，若所述第一盖帽层40靠近所述隔离结构32的一端高于远离所述隔离结构32的一端，亦可。当执行多次时，优选的，所述各向异性刻蚀工艺、增加所述第一盖帽层40的厚度的步骤交替进行。此外，对所述第一盖帽层40执行各向异性刻蚀工艺的工艺次数与增加所述第一盖帽层40的厚度工艺次数可以相同也可以不相同，其只要能够利于得到所述第一盖帽层40靠近所述隔离结构32的一端的厚度大于或等于另一端的厚度即可。经过上述工艺后，所得到的半导体结构可参考图6至图8。
在本申请实施例中，所述晶体管的形成方法接着可包括：在所述第一盖帽层40上形成金属硅化物(图中未示出)，通过所述金属硅化物以更好的连接后续形成的金属层、接触孔等结构。所述金属硅化物的材料优选为镍硅，以进一步提高连接效果。在本申请实施例中，还可同时在所述第一盖帽层41上形成金属硅化物，即同时在所述第一盖帽层40和所述第一盖帽层41上形成金属硅化物。
相应的，经过上述晶体管的形成方法后可以得到一晶体管，所述晶体管包括：半导体衬底30，所述半导体衬底30包括有源区30a及与所述有源区30a相邻的隔离区30b，所述有源区30a的半导体衬底上形成有栅极结构31，所述隔离区30b的半导体衬底内形成有隔离结构32；第一凹槽36，所述第一凹槽36位于所述栅极结构32靠近所述隔离区30b一侧的有源区30a的半导体衬底中，所述第一凹槽36露出所述隔离结构32；第一应力调整结构38，所述第一应力调整结构38位于所述第一凹槽36中，以作为源/漏极；第一盖帽层40，所述第一盖帽层40覆盖所述第一应力调整结构38，所述第一盖帽层40靠近所述隔离结构32的一端的厚度大于或等于另一端的厚度。
在本申请实施例中所述晶体管具体为PMOS晶体管。所述第一应力调整结构38包含锗元素和硅元素。具体的，所述第一应力调整结构38包括：锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层。所述第一盖帽层40的材料为硅。
进一步的，所述晶体管还包括第二凹槽37，所述第二凹槽37位于所述栅极结构32远离所述隔离区30b一侧的有源区30a的半导体衬底中；第二应力调整结构39，所述第二应力调整结构39位于所述第二凹槽37中，以作为源/漏极；第二盖帽层41，所述第二盖帽层41覆盖所述第二应力调整结构39。所述晶体管还包括金属硅化物，所述金属硅化物位于所述第一盖帽层40上。
在本申请实施例中，所述第一应力调整结构38为非对称sigma结构；所述第二应力调整结构39为对称sigma结构。优选的，所述第一盖帽层40的上表面平坦或者所述第一盖帽层40各处的厚度均匀；所述第二盖帽层40的上表面平坦。
综上可见，在本发明实施例提供的晶体管及其形成方法中，对于有源区边缘的第一盖帽层，即靠近隔离区的栅极结构一侧的第一盖帽层，形成之后还进行了优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度，由此提高了所述第一盖帽层的质量，避免在后续工艺中，发生第一盖帽层击穿的现象而形成高接触电阻及高漏电流，使得形成的有源区边缘的晶体管能够达到理想的器件性能，即提高了晶体管的质量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (26)
1.一种晶体管的形成方法，其特征在于，所述晶体管的形成方法包括：
提供半导体衬底，所述半导体衬底包括有源区及与所述有源区相邻的隔离区，所述有源区的半导体衬底上形成有栅极结构，所述隔离区的半导体衬底内形成有隔离结构；
在所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中形成第一凹槽，所述第一凹槽露出所述隔离结构；
在所述第一凹槽中形成第一应力调整结构，以形成源/漏极；
在所述第一应力调整结构上形成第一盖帽层；及
对所述第一盖帽层执行优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一盖帽层的上表面平坦或者所述第一盖帽层各处的厚度均匀。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一应力调整结构为非对称sigma结构。
4.如权利要求3所述的晶体管的形成方法，其特征在于，执行优化处理之前的所述第一盖帽层靠近所述隔离结构的一端的厚度小于另一端的厚度，其中，执行优化处理之前的所述第一盖帽层的最大厚度与最小厚度的厚度差为5nm～10nm。
5.如权利要求1～4中任一项所述的晶体管的形成方法，其特征在于，对所述第一盖帽层执行优化处理包括：
对所述第一盖帽层执行各向异性刻蚀工艺；及
所述各向异性刻蚀工艺之后增加所述第一盖帽层的厚度。
6.如权利要求5所述的晶体管的形成方法，其特征在于，在对所述第一盖帽层执行优化处理中，所述各向异性刻蚀工艺、增加所述第一盖帽层的厚度的步骤均执行至少一次；
当所述各向异性刻蚀工艺、增加所述第一盖帽层的厚度的步骤均执行两次以上时，所述各向异性刻蚀工艺、增加所述第一盖帽层的厚度的步骤交替进行。
7.如权利要求6所述的晶体管的形成方法，其特征在于，每次对所述第一盖帽层执行各向异性刻蚀工艺时，去除的第一盖帽层的厚度为执行优化处理之前的所述第一盖帽层的最小厚度的50％以内。
8.如权利要求6所述的晶体管的形成方法，其特征在于，所述各向异性刻蚀工艺采用的气体包括：氯化氢及二氯氢硅。
9.如权利要求8所述的晶体管的形成方法，其特征在于，所述各向异性刻蚀工艺的工艺条件包括：
压力为：5Torr～50Torr；
氯化氢流量为：100sccm～1000sccm；及
二氯氢硅流量为：10sccm～200sccm。
10.如权利要求6所述的晶体管的形成方法，其特征在于，每次增加所述第一盖帽层的厚度时，使得增加后的第一盖帽层的最大厚度与执行优化处理之前的所述第一盖帽层的最大厚度相同。
11.如权利要求5所述的晶体管的形成方法，其特征在于，通过淀积工艺增加所述第一盖帽层的厚度。
12.如权利要求11所述的晶体管的形成方法，其特征在于，所述淀积工艺采用的气体包括：氢气、氯化氢、硅烷及二氯氢硅。
13.如权利要求12所述的晶体管的形成方法，其特征在于，所述淀积工艺的工艺条件包括：
压力为：5Torr～50Torr；
氢气流量为：5sccm～50sccm；
氯化氢流量为：100sccm～1000sccm；
硅烷流量为：10sccm～200sccm；及
二氯氢硅流量为：100sccm～1000sccm。
14.如权利要求1～4中任一项所述的晶体管的形成方法，其特征在于，所述第一应力调整结构包含锗元素和硅元素。
15.如权利要求1～4中任一项所述的晶体管的形成方法，其特征在于，所述第一应力调整结构包括：锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层。
16.如权利要求1～4中任一项所述的晶体管的形成方法，其特征在于，所述第一盖帽层的材料为硅。
17.如权利要求1～4中任一项所述的晶体管的形成方法，其特征在于，对所述第一盖帽层执行优化处理之后，所述晶体管的形成方法还包括：
在所述第一盖帽层上形成金属硅化物。
18.如权利要求1～4中任一项所述的晶体管的形成方法，其特征在于，所述晶体管的形成方法还包括：
在所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中形成第一凹槽同时，在所述栅极结构远离所述隔离区一侧的有源区的半导体衬底中形成第二凹槽；
在所述第一凹槽中形成第一应力调整结构同时，在所述第二凹槽中形成第二应力调整结构，以形成源/漏极；
在所述第一应力调整结构上形成第一盖帽层同时，在所述第二应力调整结构上形成第二盖帽层；
其中，所述第二凹槽和所述第二应力结构均为对称sigma结构。
19.一种晶体管，其特征在于，所述晶体管包括：
半导体衬底，所述半导体衬底包括有源区及与所述有源区相邻的隔离区，所述有源区的半导体衬底上形成有栅极结构，所述隔离区的半导体衬底内形成有隔离结构；
第一凹槽，所述第一凹槽位于所述栅极结构靠近所述隔离区一侧的有源区的半导体衬底中，所述第一凹槽露出所述隔离结构；
第一应力调整结构，所述第一应力调整结构位于所述第一凹槽中，以作为源/漏极；
第一盖帽层，所述第一盖帽层覆盖所述第一应力调整结构，所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度。
20.如权利要求19所述的晶体管，其特征在于，所述第一盖帽层的上表面平坦或者所述第一盖帽层各处的厚度均匀。
21.如权利要求19所述的晶体管，其特征在于，所述第一应力调整结构为非对称sigma结构。
22.如权利要求19～21中任一项所述的晶体管，其特征在于，所述第一应力调整结构包含锗元素和硅元素。
23.如权利要求19～21中任一项所述的晶体管，其特征在于，所述第一应力调整结构包括：锗硅缓冲层及位于所述锗硅缓冲层上的锗硅体层。
24.如权利要求19～21中任一项所述的晶体管，其特征在于，所述第一盖帽层的材料为硅。
25.如权利要求19～21中任一项所述的晶体管，其特征在于，所述晶体管还包括金属硅化物，所述金属硅化物位于所述第一盖帽层上。
26.如权利要求19～21中任一项所述的晶体管，其特征在于，所述晶体管还包括第二凹槽，所述第二凹槽位于所述栅极结构远离所述隔离区一侧的有源区的半导体衬底中；第二应力调整结构，所述第二应力调整结构位于所述第二凹槽中，以作为源/漏极；第二盖帽层，所述第二盖帽层覆盖所述第二应力调整结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710439996.XA CN109037313A (zh) | 2017-06-12 | 2017-06-12 | 晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710439996.XA CN109037313A (zh) | 2017-06-12 | 2017-06-12 | 晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037313A true CN109037313A (zh) | 2018-12-18 |
Family
ID=64628584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710439996.XA Pending CN109037313A (zh) | 2017-06-12 | 2017-06-12 | 晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037313A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783175A (zh) * | 2019-10-25 | 2020-02-11 | 上海华力集成电路制造有限公司 | 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图 |
| CN117690974A (zh) * | 2024-02-04 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 半导体器件、半导体器件的制作方法以及三维存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130252392A1 (en) * | 2010-05-20 | 2013-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing Enhanced Cleaning in the Formation of MOS Devices |
| CN104217952A (zh) * | 2013-06-04 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105990440A (zh) * | 2015-03-16 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 半导体器件结构的结构和形成方法 |
-
2017
- 2017-06-12 CN CN201710439996.XA patent/CN109037313A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130252392A1 (en) * | 2010-05-20 | 2013-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing Enhanced Cleaning in the Formation of MOS Devices |
| CN104217952A (zh) * | 2013-06-04 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105990440A (zh) * | 2015-03-16 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 半导体器件结构的结构和形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783175A (zh) * | 2019-10-25 | 2020-02-11 | 上海华力集成电路制造有限公司 | 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图 |
| CN110783175B (zh) * | 2019-10-25 | 2022-05-27 | 上海华力集成电路制造有限公司 | 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图 |
| CN117690974A (zh) * | 2024-02-04 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 半导体器件、半导体器件的制作方法以及三维存储器 |
| CN117690974B (zh) * | 2024-02-04 | 2024-05-24 | 合肥晶合集成电路股份有限公司 | 半导体器件、半导体器件的制作方法以及三维存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| TWI828806B (zh) | 半導體裝置與其形成方法 | |
| TWI816685B (zh) | 半導體裝置及其製造方法 | |
| CN109841563A (zh) | 选择性覆盖工艺和由此形成的结构 | |
| JP2014528643A (ja) | 非プレーナ型トランジスタ及びその製造方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| CN109390235A (zh) | 半导体结构及其形成方法 | |
| CN109950312A (zh) | 半导体器件及其形成方法 | |
| CN109979986A (zh) | 半导体器件及其形成方法 | |
| CN109037313A (zh) | 晶体管及其形成方法 | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105655383B (zh) | 半导体结构及其形成方法 | |
| CN110534569A (zh) | 半导体器件及其形成方法 | |
| CN103390558B (zh) | 晶体管的形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN105632926B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109148296A (zh) | 半导体结构及其形成方法 | |
| CN106206305B (zh) | 半导体结构的形成方法 | |
| CN105448723B (zh) | 半导体器件及其形成方法 | |
| CN102655092B (zh) | 晶体管的制备方法 | |
| CN109786327A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181218 |