CN104934323B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104934323B CN104934323B CN201410101098.XA CN201410101098A CN104934323B CN 104934323 B CN104934323 B CN 104934323B CN 201410101098 A CN201410101098 A CN 201410101098A CN 104934323 B CN104934323 B CN 104934323B
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- semiconductor substrate
- silicon
- embedded germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000470 constituent Substances 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005137 deposition process Methods 0.000 claims abstract description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims description 5
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 56
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 wherein Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧形成有第一侧墙和第二侧墙，第一侧墙位于栅极结构和第二侧墙之间，第二侧墙的构成材料为采用原子层沉积工艺形成的氮化硅；在半导体衬底的PMOS区的将要形成源/漏区的部分形成嵌入式锗硅层，并在嵌入式锗硅层的顶部形成硅帽层；去除第二侧墙，仅在第一侧墙和硅帽层之间残留部分第二侧墙。根据本发明，可以有效避免去除第二侧墙时实施的湿法蚀刻对嵌入式锗硅层的刻蚀。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种嵌入式锗硅层的制作方法。
背景技术
为了提高PMOS器件沟道中载流子的迁移率，在PMOS器件将要形成源/漏区的部分制作凹槽以形成嵌入式锗硅层的技术已经成为广为关注的热点。对于45nm以下节点的半导体制造工艺，由于器件尺寸的按比例缩小，器件沟道的长度也相应缩短，因此，有相关研究指出在PMOS器件将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，由于这种凹槽具有在栅极侧墙下方较大下切的特点，因此，在这种凹槽中形成的嵌入式锗硅层可以对器件沟道区产生更大的应力。
制作具有上述特点的凹槽的基本思路是：采用干法蚀刻在PMOS器件将要形成源/漏区的部分先形成一个凹槽，然后采用湿法蚀刻使该凹槽的侧壁向器件沟道方向内凹。如图1A所示，在实施所述干法蚀刻之前，需要在栅极结构101（作为示例，栅极结构101包括自下而上层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c）的两侧依次形成第一侧墙102和第二侧墙103，其中，第一侧墙102的构成材料为氧化物，第二侧墙103的构成材料为采用以六氯乙硅烷为基础源气体的炉温化学气相沉积工艺形成的氮化硅，在形成所述凹槽之后，于所述凹槽中外延生长嵌入式锗硅层104，并在嵌入式锗硅层104的顶部形成硅帽层105；如图1B所示，在形成硅帽层105之后，实施湿法蚀刻去除第二侧墙103，由于第二侧墙103的构成材料为采用以六氯乙硅烷为基础源气体的炉温化学气相沉积工艺形成的氮化硅，所述湿法蚀刻的腐蚀液热磷酸对该氮化硅具有很高的蚀刻速率，难以精确控制蚀刻终点，进而导致嵌入式锗硅层104的邻近第二侧墙103的部分也被去除，形成孔洞106，影响器件的性能。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧形成有第一侧墙和第二侧墙，所述第一侧墙位于所述栅极结构和所述第二侧墙之间，所述第二侧墙的构成材料为采用原子层沉积工艺形成的氮化硅；在所述半导体衬底的PMOS区的将要形成源/漏区的部分形成嵌入式锗硅层，并在所述嵌入式锗硅层的顶部形成硅帽层；去除所述第二侧墙，仅在所述第一侧墙和所述硅帽层之间残留部分所述第二侧墙。
进一步，所述第一侧墙的构成材料为氧化物。
进一步，形成所述嵌入式锗硅层的步骤包括：通过所述第二侧墙所构成的工艺窗口，采用先干法蚀刻再湿法蚀刻的工艺在所述半导体衬底中形成∑状凹槽；对所述∑状凹槽进行预处理，以确保所述∑状凹槽的侧壁及底部具有清洁的表面；采用选择性外延生长工艺形成所述嵌入式锗硅层，以完全填充所述∑状凹槽。
进一步，所述选择性外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
进一步，所述嵌入式锗硅层掺杂有硼，所述硅帽层的构成材料为硅或者硼硅。
进一步，采用湿法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为热磷酸。
进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
根据本发明，可以有效避免所述湿法蚀刻对所述嵌入式锗硅层的刻蚀。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为根据现有技术在PMOS的将要形成源/漏区的部分形成嵌入式锗硅层之后的器件的示意性剖面图；
图1B为实施湿法蚀刻去除图1A所示出的PMOS的栅极结构两侧的第二侧墙时在嵌入式锗硅层邻近第二侧墙的部分中形成孔洞的示意性剖面图；
图2A-图2B为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的嵌入式锗硅层的制作方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2B和图3来描述根据本发明示例性实施例的方法形成嵌入式锗硅层的详细步骤。
参照图2A-图2B，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有隔离结构，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构将半导体衬底200分为NMOS区和PMOS区，图示中仅示出PMOS区。半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略，对于PMOS区而言，所述阱结构为N阱并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS区的阈值电压Vth。
在半导体衬底200上形成有栅极结构201，作为示例，栅极结构201包括自下而上依次层叠的栅极介电层201a、栅极材料层201b和栅极硬掩蔽层201c。栅极介电层201a的构成材料包括氧化物，例如二氧化硅（SiO2）。栅极材料层201b的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO2）；金属硅化物包括硅化钛（TiSi）。栅极硬掩蔽层201c的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）；在本实施例中，栅极介电层201a的构成材料为二氧化硅，栅极材料层201b的构成材料为多晶硅，栅极硬掩蔽层201c的构成材料为氮化硅。栅极介电层201a、栅极材料层201b以及栅极硬掩蔽层201c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
在半导体衬底200上还形成有位于栅极结构201两侧且紧靠栅极结构201的第一侧墙202和第二侧墙203。在本实施例中，第一侧墙202的构成材料为氧化物，例如二氧化硅，第二侧墙203的构成材料为采用原子层沉积工艺形成的氮化硅。
在PMOS区的将要形成源/漏区的部分形成有嵌入式锗硅层204。形成嵌入式锗硅层204的步骤包括：首先，通过第二侧墙203所构成的工艺窗口，在半导体衬底200中形成∑状凹槽，通常采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽，该工艺的具体步骤如下：先采用干法蚀刻工艺纵向蚀刻第二侧墙203之间的半导体衬底200以形成沟槽，在本实施例中，采用CF4和HBr作为主蚀刻气体，温度40-60℃，功率200-400W，偏压50-200V，蚀刻时间根据蚀刻深度而定，再采用各向同性的干法蚀刻工艺继续蚀刻所述沟槽，在所述沟槽的下方形成椭圆形凹槽，即形成碗状凹槽，在本实施例中，采用Cl2和NF3作为主蚀刻气体，温度40-60℃，功率100-500W，偏压0-10V，蚀刻时间根据所述碗状凹槽的侧壁向半导体衬底200的沟道区凹进的深度而定，最后采用湿法蚀刻工艺扩展蚀刻所述碗状凹槽，以形成所述∑状凹槽，所述湿法蚀刻的温度为30-60℃，时间依据所述∑状凹槽的期望尺寸而定，一般为100-300s，在本实施例中，采用四甲基氢氧化铵（TMAH）溶液作为所述湿法蚀刻的腐蚀液；接着，对所述∑状凹槽进行预处理，以确保所述∑状凹槽的侧壁及底部具有清洁的表面；接着，采用选择性外延生长工艺形成嵌入式锗硅层204，以完全填充所述∑状凹槽，作为示例，嵌入式锗硅层204的锗含量（锗原子百分比）为5-30％，需要说明的是，形成的嵌入式锗硅层204可以掺杂硼，所述选择性外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种，在实施所述选择性外延生长工艺之前，可以在所述∑状凹槽的底部形成籽晶层。
在嵌入式锗硅层204的顶部形成有硅帽层205。采用原位外延生长工艺形成硅帽层205，即形成硅帽层205所采用的外延生长工艺与形成嵌入式锗硅层204所采用的外延生长工艺在同一个反应腔室中进行。作为示例，硅帽层205的构成材料可以是硅（Si）或者硼硅（SiB），其中，所述硼硅中硼原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2；也可以是掺杂硼和碳的单晶硅（SiCB），其中，所述硼原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2，所述碳原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2。
接着，如图2B所示，去除第二侧墙203。在本实施例中，采用湿法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为热磷酸，热磷酸的温度优选150℃，浓度优选磷酸所占体积百分含量为85％。热磷酸对本发明提出的作为第二侧墙203的构成材料的采用原子层沉积工艺形成的氮化硅的蚀刻速率是对现有的作为所述第二侧墙的构成材料的采用以六氯乙硅烷为基础源气体的炉温化学气相沉积工艺形成的氮化硅的蚀刻速率的四分之一，因而可以精确地控制蚀刻终点。在所述湿法蚀刻终止之后，在第一侧墙202和硅帽层205之间还残留部分第二侧墙203，从而有效避免所述湿法蚀刻对嵌入式锗硅层204的刻蚀。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，包括：形成紧靠第一侧墙202的偏移侧墙；实施源/漏区注入，以在偏移侧墙两侧的半导体衬底200中形成源/漏区；形成自对准硅化物；在半导体衬底200上依次形成接触孔蚀刻停止层和层间介电层，覆盖栅极结构201；实施化学机械研磨，露出栅极结构201的顶部；形成接触孔，露出部分自对准硅化物；在接触孔中形成接触塞。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧形成有第一侧墙和第二侧墙，第一侧墙位于栅极结构和第二侧墙之间，第二侧墙的构成材料为采用原子层沉积工艺形成的氮化硅；
在步骤302中，在半导体衬底的PMOS区的将要形成源/漏区的部分形成嵌入式锗硅层，并在嵌入式锗硅层的顶部形成硅帽层；
在步骤303中，去除第二侧墙，仅在第一侧墙和硅帽层之间残留部分第二侧墙。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (7)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧形成有第一侧墙和第二侧墙，所述第一侧墙位于所述栅极结构和所述第二侧墙之间，所述第二侧墙的构成材料为采用原子层沉积工艺形成的氮化硅；
在所述半导体衬底的PMOS区的将要形成源/漏区的部分形成嵌入式锗硅层，并在所述嵌入式锗硅层的顶部形成硅帽层；
采用湿法蚀刻去除所述第二侧墙，仅在所述第一侧墙和所述硅帽层之间残留部分所述第二侧墙。
2.根据权利要求1所述的方法，其特征在于，所述第一侧墙的构成材料为氧化物。
3.根据权利要求1所述的方法，其特征在于，形成所述嵌入式锗硅层的步骤包括：通过所述第二侧墙所构成的工艺窗口，采用先干法蚀刻再湿法蚀刻的工艺在所述半导体衬底中形成∑状凹槽；对所述∑状凹槽进行预处理，以确保所述∑状凹槽的侧壁及底部具有清洁的表面；采用选择性外延生长工艺形成所述嵌入式锗硅层，以完全填充所述∑状凹槽。
4.根据权利要求3所述的方法，其特征在于，所述选择性外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
5.根据权利要求1所述的方法，其特征在于，所述嵌入式锗硅层掺杂有硼，所述硅帽层的构成材料为硅或者硼硅。
6.根据权利要求1所述的方法，其特征在于，所述湿法蚀刻的腐蚀液为热磷酸。
7.根据权利要求1所述的方法，其特征在于，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410101098.XA CN104934323B (zh) | 2014-03-18 | 2014-03-18 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410101098.XA CN104934323B (zh) | 2014-03-18 | 2014-03-18 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104934323A CN104934323A (zh) | 2015-09-23 |
| CN104934323B true CN104934323B (zh) | 2018-03-16 |
Family
ID=54121432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410101098.XA Active CN104934323B (zh) | 2014-03-18 | 2014-03-18 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104934323B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981424A (zh) * | 2016-01-19 | 2017-07-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077894A (zh) * | 2011-10-25 | 2013-05-01 | 联华电子股份有限公司 | 半导体制作工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136580A1 (en) * | 2003-12-22 | 2005-06-23 | Luigi Colombo | Hydrogen free formation of gate electrodes |
| JP2008243942A (ja) * | 2007-03-26 | 2008-10-09 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
-
2014
- 2014-03-18 CN CN201410101098.XA patent/CN104934323B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077894A (zh) * | 2011-10-25 | 2013-05-01 | 联华电子股份有限公司 | 半导体制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104934323A (zh) | 2015-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103594370B (zh) | 一种半导体器件的制造方法 | |
| CN104425375B (zh) | 一种半导体器件的制造方法 | |
| CN102832128B (zh) | 一种半导体器件的制造方法 | |
| CN104217952B (zh) | 一种半导体器件的制造方法 | |
| CN104934324A (zh) | 一种半导体器件及其制造方法 | |
| CN103151264B (zh) | 一种半导体器件的制造方法 | |
| CN104934323B (zh) | 一种半导体器件的制造方法 | |
| CN103137451B (zh) | 一种半导体器件的制造方法 | |
| CN105470296A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN103794546A (zh) | 一种半导体器件的制造方法 | |
| CN104979291A (zh) | 一种半导体器件的制造方法 | |
| CN106981424A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN104952725B (zh) | 一种半导体器件及其制造方法 | |
| CN103151311B (zh) | 一种半导体器件的制造方法 | |
| CN103903984B (zh) | 一种半导体器件的制造方法 | |
| CN105448715B (zh) | 一种半导体器件的制造方法 | |
| CN104952798B (zh) | 一种半导体器件的制造方法 | |
| CN104576372B (zh) | 一种半导体器件及其制造方法 | |
| CN107665807A (zh) | 一种半导体器件及其制作方法 | |
| CN103594363A (zh) | 一种半导体器件的制造方法 | |
| CN103681257B (zh) | 一种半导体器件的制造方法 | |
| CN105990093B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN104681441A (zh) | 一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法 | |
| CN103545255B (zh) | 一种半导体器件的制造方法 | |
| CN106558550A (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |