CN103545255B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103545255B
CN103545255B CN201210239753.9A CN201210239753A CN103545255B CN 103545255 B CN103545255 B CN 103545255B CN 201210239753 A CN201210239753 A CN 201210239753A CN 103545255 B CN103545255 B CN 103545255B
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
shape groove
material layer
baffle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210239753.9A
Other languages
English (en)
Other versions
CN103545255A (zh
Inventor
隋运奇
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210239753.9A priority Critical patent/CN103545255B/zh
Publication of CN103545255A publication Critical patent/CN103545255A/zh
Application granted granted Critical
Publication of CN103545255B publication Critical patent/CN103545255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

本发明提供一种半导体器件的制造方法，包括：提供包含NMOS部分和PMOS部分的半导体衬底，在所述半导体衬底上形成有栅极结构；形成一由三层材料堆叠而成的遮蔽体；形成一经过图形化的光刻胶层；去除位于所述PMOS部分的第三材料层；蚀刻位于所述PMOS部分的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；去除未被所述侧壁体所覆盖的第一材料层；去除所述光刻胶层，并在所述半导体衬底中形成碗状凹槽；蚀刻所述碗状凹槽，以形成∑状凹槽；去除位于所述NMOS部分的第三材料层；去除位于所述半导体衬底上的第二材料层；在所述∑状凹槽中形成锗硅层；形成覆盖所述栅极结构的间隙壁结构。根据本发明，可将嵌入式锗硅工艺更好地集成到CMOS制程中。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成∑状锗硅层的制作方法。
背景技术
对于CMOS的制造工艺而言，嵌入式锗硅是经常应用的工艺技术，其可以明显提高CMOS中的PMOS部分的性能。
在嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，所述∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽，同时需要使用湿法清洗工艺以去除蚀刻过程所产生的残留物质。
在上述蚀刻以及清洗过程中，存在以下问题：CMOS栅极两侧的侧壁结构会被部分去除。如果在形成所述∑状凹槽之前在所述栅极上形成牺牲层来保护所述侧壁结构不被破坏，则会影响后续形成所述∑状凹槽所采用的蚀刻工艺的工艺窗口，同时，在形成所述∑状凹槽之后，去除所述牺牲层和所述栅极顶部的硬掩蔽层的工艺通常不能在CMOS中的PMOS部分和NMOS部分同时完成，进而造成制造时间的增加，不利于制造成本的降低。
因此，需要提出一种方法，以避免上述问题的出现。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构；在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分；去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层；蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口；去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽；蚀刻所述碗状凹槽，以形成∑状凹槽；去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层；去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层；在所述∑状凹槽中形成锗硅层；形成覆盖所述栅极结构的间隙壁结构。
进一步，所述三层材料中的第一材料层为氮化硅层。
进一步，所述三层材料中的第二材料层为氧化物层。
进一步，所述三层材料中的第三材料层为氮化硅层。
进一步，采用化学气相沉积工艺形成所述遮蔽体。
进一步，采用原位灰化工艺来完成所述经过图形化的光刻胶层的去除。
进一步，形成所述碗状凹槽的工艺步骤包括：先采用干法蚀刻工艺对所述半导体衬底进行纵向蚀刻，以在所述半导体衬底中形成凹槽；再采用各向同性的干法蚀刻工艺继续蚀刻所述凹槽，使所述凹槽转变为所述碗状凹槽。
进一步，所述碗状凹槽的蚀刻为湿法蚀刻。
进一步，在形成∑状凹槽之后，还包括：采用湿法清洗工艺以去除前述蚀刻过程在所述∑状凹槽中形成的残留物。
进一步，采用外延生长工艺形成所述锗硅层。
进一步，所述间隙壁结构的形成是通过蚀刻构成所述半导体衬底上的遮蔽体的三层材料中的第一材料层来完成的。
进一步，所述蚀刻过程通过干法蚀刻工艺来完成，直至露出所述半导体衬底时终止。
进一步，所述半导体器件为CMOS。
进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
根据本发明，可以将嵌入式锗硅工艺更好地集成到CMOS制程中。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1G为本发明提出的形成∑状锗硅层的制作方法的各步骤的示意性剖面图；
图2为本发明提出的形成∑状锗硅层的制作方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成∑状锗硅层的制作方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1G和图2来描述本发明提出的形成∑状锗硅层的制作方法的详细步骤。
参照图1A-图1G，其中示出了本发明提出的形成∑状锗硅层的制作方法的各步骤的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底100分为NMOS部分和PMOS部分。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底100上形成有栅极结构，作为一个示例，所述栅极结构可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。所述栅极介电层可包括氧化物，如，二氧化硅（SiO2）层。所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。所述栅极硬掩蔽层可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si3N4）层；氮氧化物层可包括氮氧化硅（SiON）层。
此外，作为示例，在所述半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构，所述侧壁结构的材料优选氧化物。
上述形成阱(well)结构、隔离结构、栅极结构以及侧壁结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。此外，在形成所述侧壁结构之后，还包括LDD注入以在源/漏区形成轻掺杂漏（LDD）结构（图中未示出）及Halo注入以调节阈值电压Vt和防止源/漏耗尽层的穿通。
接下来，在所述半导体衬底100上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构，其中，构成所述遮蔽体的三层材料中的第一材料层101优选氮化硅层，第二材料层102优选氧化物层，第三材料层103优选氮化硅层。形成所述遮蔽体的工艺可以采用本领域技术人员所熟知的工艺，例如，化学气相沉积工艺。
接着，如图1B所示，在所述半导体衬底100上形成一经过图形化的光刻胶层104，以遮蔽所述NMOS部分。然后，采用各向同性的干法蚀刻工艺去除位于所述PMOS部分的遮蔽体中的第三材料层103，所述蚀刻过程直至完全露出位于所述PMOS部分的遮蔽体中的第二材料层102为止。
接着，如图1C所示，蚀刻所述位于所述PMOS部分的遮蔽体中的第二材料层102，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体102’。所述蚀刻过程可以采用各向异性的干法蚀刻工艺来完成。
接下来，去除未被所述侧壁体102’所覆盖的遮蔽体中的第一材料层101，以形成用于蚀刻硅凹槽的窗口。所述去除过程可以通过本领域技术人员所熟习的各种适宜的工艺来完成，在此不再加以赘述。
接着，如图1D所示，去除所述经过图形化的光刻胶层104。所述去除过程可以采用灰化工艺来完成，并且可以通过原位操作来实施，即在前次的蚀刻操作间内，通过改变输入所述操作间的工艺气体来实现所述原位操作。
接下来，通过所述用于蚀刻硅凹槽的窗口，在位于所述PMOS部分的半导体衬底100中形成碗状凹槽105。在本实施例中，形成所述碗状凹槽105的工艺步骤包括：先采用干法蚀刻工艺对所述半导体衬底100进行纵向蚀刻，以在所述半导体衬底100中形成凹槽，所采用的蚀刻气体主要为HBr气体，功率300-500W，偏压50-200V，温度40-60℃，时间根据蚀刻深度而定；再采用各向同性的干法蚀刻工艺继续蚀刻所述凹槽，使所述凹槽转变为所述碗状凹槽105，其中，采用Cl2和NF3作为主蚀刻气体，功率100-500W，偏压0-10V，温度40-60℃，时间根据所述碗状凹槽105的侧壁向所述半导体衬底100的沟道区凹进的深度而定。
在上述形成所述碗状凹槽105的过程中，所述侧壁体102’可以保护其所覆盖的所述第一材料层101不受到损伤，从而可以最终保护所述栅极结构不受到损伤。
接着，如图1E所示，采用湿法蚀刻工艺蚀刻所述碗状凹槽105，以形成∑状凹槽106。在本实施例中，利用所述湿法蚀刻的蚀刻剂在所述半导体衬底100的材料的不同晶向上的蚀刻速率不同的特性（100和110晶向的蚀刻速率高于111晶向的蚀刻速率），扩展蚀刻所述碗状凹槽105以形成所述∑状凹槽106。所述湿法蚀刻的温度为30-60℃，时间依据所述∑状凹槽106的期望尺寸而定，一般为100-300s。
接下来，采用湿法清洗工艺以去除前述蚀刻过程在所述∑状凹槽106中形成的残留物。所述湿法清洗工艺的腐蚀液为稀释的氢氟酸（DHF）。在所述湿法清洗过程中，位于所述NMOS部分的遮蔽体中的第三材料层103可以保护其下方的第二材料层102不受到损伤。
接着，如图1F所示，去除位于所述NMOS部分的遮蔽体中的第三材料层103，所述第三材料层103的去除可以通过湿法蚀刻来完成，所述湿法蚀刻的腐蚀液为热磷酸。然后，去除位于所述半导体衬底100上的遮蔽体中的第二材料层102，所述第二材料层102的去除可以通过湿法蚀刻来完成，所述湿法蚀刻的腐蚀液为稀释的氢氟酸（DHF）。
接下来，采用外延生长工艺在所述∑状凹槽106中形成锗硅层107。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。由于位于所述半导体衬底100上的遮蔽体中的第一材料层101的存在，所述锗硅层107只会形成于所述∑状凹槽106中，且所述锗硅层107的厚度不低于所述∑状凹槽106的深度和所述第一材料层101的厚度之和。
接着，如图1G所示，形成覆盖所述栅极结构的间隙壁结构101’。所述间隙壁结构101’的形成是通过蚀刻位于所述半导体衬底100上的遮蔽体中的第一材料层101来完成的，所述蚀刻过程通过干法蚀刻工艺来完成，直至露出所述半导体衬底100时终止。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个CMOS器件的制作，所述后续工艺与传统的CMOS器件加工工艺完全相同。根据本发明，形成所述∑状凹槽106时，由于覆盖所述第一材料层101的只有厚度很小的侧壁体102’，因此可以扩大用于形成所述∑状凹槽的工艺窗口；形成所述锗硅层107时，由于所述第一材料层101的存在，可以控制所述锗硅层只形成于所述∑状凹槽中；同时，可以将所述栅极结构两侧的间隙壁结构的形成过程更好地集成到整个嵌入式锗硅层的形成工艺中。
参照图2，其中示出了本发明提出的形成∑状锗硅层的制作方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构；
在步骤202中，在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构；
在步骤203中，在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分；
在步骤204中，去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层；
在步骤205中，蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；
在步骤206中，去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口；
在步骤207中，去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽；
在步骤208中，蚀刻所述碗状凹槽，以形成∑状凹槽；
在步骤209中，去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层；
在步骤210中，去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层；
在步骤211中，在所述∑状凹槽中形成锗硅层；
在步骤212中，形成覆盖所述栅极结构的间隙壁结构。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构；
在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构，所述三层材料中的第一材料层为氮化硅层，第二材料层为氧化物层，第三材料层为氮化硅层；
在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分；
去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层；
蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；
去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口；
去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽；
蚀刻所述碗状凹槽，以形成∑状凹槽；
去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层；
去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层；
在所述∑状凹槽中形成锗硅层；
形成覆盖所述栅极结构的间隙壁结构。
2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺形成所述遮蔽体。
3.根据权利要求1所述的方法，其特征在于，采用原位灰化工艺来完成所述经过图形化的光刻胶层的去除。
4.根据权利要求1所述的方法，其特征在于，形成所述碗状凹槽的工艺步骤包括：先采用干法蚀刻工艺对所述半导体衬底进行纵向蚀刻，以在所述半导体衬底中形成凹槽；再采用各向同性的干法蚀刻工艺继续蚀刻所述凹槽，使所述凹槽转变为所述碗状凹槽。
5.根据权利要求1所述的方法，其特征在于，所述碗状凹槽的蚀刻为湿法蚀刻。
6.根据权利要求1所述的方法，其特征在于，在形成∑状凹槽之后，还包括：采用湿法清洗工艺以去除前述蚀刻过程在所述∑状凹槽中形成的残留物。
7.根据权利要求1所述的方法，其特征在于，采用外延生长工艺形成所述锗硅层。
8.根据权利要求1所述的方法，其特征在于，所述间隙壁结构的形成是通过蚀刻构成所述半导体衬底上的遮蔽体的三层材料中的第一材料层来完成的。
9.根据权利要求8所述的方法，其特征在于，所述蚀刻过程通过干法蚀刻工艺来完成，直至露出所述半导体衬底时终止。
10.根据权利要求1所述的方法，其特征在于，所述半导体器件为CMOS。
11.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
CN201210239753.9A 2012-07-11 2012-07-11 一种半导体器件的制造方法 Active CN103545255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210239753.9A CN103545255B (zh) 2012-07-11 2012-07-11 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210239753.9A CN103545255B (zh) 2012-07-11 2012-07-11 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103545255A CN103545255A (zh) 2014-01-29
CN103545255B true CN103545255B (zh) 2016-02-03

Family

ID=49968587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210239753.9A Active CN103545255B (zh) 2012-07-11 2012-07-11 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103545255B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171681A (zh) * 2005-03-01 2008-04-30 德克萨斯仪器股份有限公司 活性碳的选择性外延工艺
CN102376582A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构和制作该半导体器件结构的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358551B2 (en) * 2005-07-21 2008-04-15 International Business Machines Corporation Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171681A (zh) * 2005-03-01 2008-04-30 德克萨斯仪器股份有限公司 活性碳的选择性外延工艺
CN102376582A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构和制作该半导体器件结构的方法

Also Published As

Publication number Publication date
CN103545255A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN103594370B (zh) 一种半导体器件的制造方法
CN103187277B (zh) 一种半导体器件的制造方法
CN104425375A (zh) 一种半导体器件的制造方法
JP2009522800A (ja) 半導体装置の製造方法およびこの方法によって得られた半導体装置
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
CN103151264B (zh) 一种半导体器件的制造方法
WO2014014802A1 (en) Method of reducing formation of sige abnormal growths on polycrystalline electrodes for strained-channel pmos transistors
CN102915971B (zh) 一种半导体器件的制造方法
CN103137451B (zh) 一种半导体器件的制造方法
CN105470296A (zh) 一种半导体器件及其制造方法、电子装置
CN103545255B (zh) 一种半导体器件的制造方法
CN103151311B (zh) 一种半导体器件的制造方法
CN103681333A (zh) 一种半导体器件的制造方法
CN105575900A (zh) 一种半导体器件及其制造方法、电子装置
CN104979291A (zh) 一种半导体器件的制造方法
CN103903984B (zh) 一种半导体器件的制造方法
CN103579110B (zh) 一种半导体器件的制造方法
CN104934323B (zh) 一种半导体器件的制造方法
CN104051245A (zh) 一种半导体器件的制备方法
CN102956486B (zh) 半导体器件结构及其制作方法
CN103578994B (zh) 一种半导体器件的制造方法
CN102903637B (zh) 用于制造半导体器件的方法
CN107665807A (zh) 一种半导体器件及其制作方法
CN104952798A (zh) 一种半导体器件的制造方法
CN103594363A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant