CN102956486B

CN102956486B - 半导体器件结构及其制作方法

Info

Publication number: CN102956486B
Application number: CN201110242227.3A
Authority: CN
Inventors: 刘金华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-08-23
Filing date: 2011-08-23
Publication date: 2015-11-25
Anticipated expiration: 2031-08-23
Also published as: CN102956486A

Abstract

本发明公开了一种半导体器件结构及其制作方法。制作方法包括：提供半导体衬底，半导体衬底上形成有覆盖层，覆盖层具有暴露半导体衬底的开口图案；以覆盖层为掩膜对半导体衬底进行刻蚀，以形成开口；在开口的内侧壁上形成侧墙对；在开口内形成硅填充层，且硅填充层的上表面高于半导体衬底的上表面；在硅填充层上形成牺牲层，牺牲层的底部与侧墙对的顶部之间的距离为预定距离；去除覆盖层；以及在硅填充层的两侧形成硅材料层，且去除牺牲层，其中，硅材料层的上表面与硅填充层的上表面齐平。本发明通过在待形成的源极和漏极之间插入侧墙，来降低源极和漏极穿通的可能性，进而降低亚阈值漏电流。

Description

半导体器件结构及其制作方法

技术领域

本发明涉及半导体制造工艺，特别涉及一种半导体器件结构及其制作方法。

背景技术

随着半导体芯片集成度的不断提高，芯片上的半导体器件的几何尺寸不断缩小，导致金属氧化物半导体场效应管（MetalOxideSemiconductorFieldEffectTransistor，MOSFET）内的源极和漏极之间的间距缩短。对于MOSFET的理想电流-电压特性，当测试电压（V_g）小于阈值电压（V_t）时，漏电流（I_d）为0。而实际情况是，当测试电压小于阈值电压时，沟道表面处于弱反型状态（与开启时的强反型有区别），此时漏电流很小，但不为0，此电流称为亚阈值漏电流（Sub-thresholdLeakage）。

以N型MOSFET为例，图1A为NMOSFET中源极与漏极良好绝缘的亚阈值电流形成的示意图。如图1A所示，当栅极110上施加的测试电压小于阈值电压时，会有少量电子从源极120A穿过栅极110下方的沟道区域以及沟道区域与源极120A和漏极120B之间的耗尽区130进入漏极120B，进而产生了亚阈值漏电流。

然而，随着半导体器件尺寸的不断缩小，源极120A与漏极120B不断靠近，导致沟道区域逐渐变窄。图1B为NMOSFET中源极与漏极穿通的亚阈值电流形成的示意图。如图1B所示，由于源极120A与漏极120B之间的间距非常小，导致两侧的耗尽区130连通，这样即使栅极110上施加的测试电压小于阈值电压，仍然会有大量的电子从源极120A穿过沟道区域以及沟道区域与源极120A和漏极120B之间的耗尽区130进入漏极120B，进而导致亚阈值漏电显著增大。当上述穿通现象发生时，MOSFET即使处于“OFF”状态，也无法实现关断。

因此，需要一种半导体器件结构及其制作方法，以解决现有技术存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提供一种半导体器件结构的制作方法，包括：a）提供半导体衬底，所述半导体衬底上形成有覆盖层，所述覆盖层具有暴露所述半导体衬底的开口图案；b）以所述覆盖层为掩膜对所述半导体衬底进行刻蚀，以形成开口；c）在所述开口的内侧壁上形成侧墙对；d）在所述开口内形成硅填充层，且所述硅填充层的上表面高于所述半导体衬底的上表面；e）在所述硅填充层上形成牺牲层，所述牺牲层的底部与所述侧墙对的顶部之间的距离为预定距离；f）去除所述覆盖层；以及g）在所述硅填充层的两侧形成硅材料层，且去除所述牺牲层，其中，所述硅材料层的上表面与所述硅填充层的上表面齐平。

优选地，所述覆盖层的形成方法，包括：在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；以及对所述第一氧化物层和所述第一氮化物层进行刻蚀，以形成具有所述开口图案的所述覆盖层。

优选地，所述侧墙对的形成方法，包括：采用热氧化法在所述开口的底部和内侧壁上形成热氧化层；以及去除位于所述开口的底部的热氧化层，以形成所述侧墙对。

优选地，所述牺牲层的材料为氧化物。

优选地，所述牺牲层是采用热氧化法形成的。

优选地，所述侧墙对的材料为氧化物或氮化物。

优选地，去除所述覆盖层的方法，包括：对所述第一氮化物层进行刻蚀；对所述第一氧化层进行刻蚀。

优选地，所述硅填充层和/或所述硅材料层是采用外延生长法形成的。

优选地，所述侧墙对的高度为50-5000埃。

优选地，所述预定距离为50-2000埃。

优选地，所述方法在所述g）步骤之后还包括：h）在所述g）步骤所获得的器件上形成栅极，所述栅极位于所述侧墙对的正上方，且所述栅极的宽度大于或等于所述侧墙对之间的最大距离。

优选地，所述方法在所述h）步骤之后还包括：i）在所述栅极两侧的所述半导体衬底中形成源极和漏极，其中，所述侧墙对位于所述源极和所述漏极之间。

本发明还提供一种半导体器件结构，包括：半导体衬底；在所述半导体衬底上形成的栅极，以及位于所述栅极两侧的所述半导体衬底中的源极和漏极；侧墙，所述侧墙位于所述半导体衬底中的所述源极和所述漏极之间。

优选地，所述侧墙的材料为氧化物或氮化物。

优选地，所述侧墙为分别临近所述源极和所述漏极的侧墙对。

优选地，所述侧墙的高度为50-5000埃。

优选地，所述侧墙与半导体衬底表面之间的距离为50-2000埃。

本发明通过在待形成的源极和漏极之间插入侧墙，来降低源极和漏极穿通的可能性，进而降低亚阈值漏电流。此外，在源极和漏极之间插入侧墙还可以有效地改善短沟道效应，进而提高半导体器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A为NMOSFET中源极与漏极良好绝缘的亚阈值电流形成的示意图；

图1B为NMOSFET中源极与漏极穿通的亚阈值电流形成的示意图；

图2是根据本发明一个实施方式制作半导体器件结构的工艺流程图；

图3A-3L为根据本发明的实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

图2是根据本发明一个实施方式制作半导体器件结构的工艺流程图，图3A-3L为根据本发明的实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3I来详细说明本发明的方法。

首先，执行步骤201，提供半导体衬底，所述半导体衬底上形成有覆盖层，所述覆盖层具有暴露所述半导体衬底的开口图案。

如图3A所示，提供半导体衬底300。半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底300上可以被定义有源区。此外，在半导体衬底300中可以形成有隔离结构（未示出），所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构等。为了简化，此处仅以一空白来表示半导体衬底300。

半导体衬底300上形成有覆盖层30，覆盖层30具有暴露半导体衬底300的开口图案303。覆盖层30可以是由本领域常用的任意材料制成的，且覆盖层30可以是单层结构，也可以为多层结构，只要其可以覆盖在半导体衬底300上，且在后续工艺中可以独立地其去除即可。

根据本发明一个实施方式，覆盖层30的形成方法，包括：1）在半导体衬底300上依次形成第一氧化物层301和第一氮化物层302；2）对第一氧化物层301和第一氮化物层302进行刻蚀，以形成具有开口图案303的覆盖层30。

接着，执行步骤202，以覆盖层为掩膜对半导体衬底进行刻蚀，以形成开口。

如图3B所示，可以采用本领域采用的方法，例如等离子体刻蚀法，以覆盖层30为掩膜对半导体衬底300进行刻蚀，并在半导体衬底300中形成开口304。其中，等离子体刻蚀法所选用的刻蚀气体可以为刻蚀硅材料的常用气体，因此不再详述。开口304用于在后续工艺中在其侧壁上形成侧墙对（如图3D所示的306），因此，开口304的深度与待形成的侧墙对有关，后文将对侧墙对的高度进行详细描述，本领域的技术人员可以根据其选择的侧墙对的高度来刻蚀形成深度合适的开口304。

然后，执行步骤203，在开口的内侧壁上形成侧墙对，形成所述侧墙的材料包括氧化物或氮化物。

根据本发明一个实施方式，侧墙对的形成方法包括：第一，采用热氧化法在开口304的底部和内侧壁上形成热氧化层305（如图3C所示）；第二，去除位于开口304底部的热氧化层305，以形成侧墙对306（如图3D所示）。应当理解的是，以上所提供的侧墙对的形成方法仅为示范性的，因此并不构成对本发明的限制。作为示例，侧墙对306的形成方法还可以包括：在开口304内和覆盖层30上形成氧化物层；对氧化物层进行干法刻蚀，以形成侧墙对306。

侧墙对306用于插入在待形成的源极和漏极之间，以降低待形成的源极和漏极穿通的可能性，进而降低亚阈值漏电流，因此，优选地，侧墙对306的高度为50-5000埃。此外，在待形成的源极和漏极之间插入侧墙对306还可以有效地改善短沟道效应（ShortChannelEffect）。可以理解的是，侧墙对360之间的距离与待形成的源极和漏极之间的间距有关，本领域的技术人员可以根据其设置的半导体的关键尺寸选择360之间的间距。

接着，执行步骤204，在开口内形成硅填充层，且硅填充层的上表面高于半导体衬底的上表面。

如图3E所示，在开口304内形成硅填充层307。硅填充层307的上表面高于半导体衬底300的上表面，以使侧墙对306插入到待形成的源极和漏极之间，进而降低待形成的源极和漏极穿通的可能性。由于采用外延生长法可以准确地控制薄层的生长厚度，因此，优选地，硅填充层307是采用外延生长法形成的。

然后，执行步骤205，在硅填充层上形成牺牲层，牺牲层的底部与侧墙对的顶部之间的距离为预定距离。

如图3F所示，在硅填充层307上形成牺牲层308，牺牲层308的底部与侧墙对306的顶部之间的距离d为预定距离。由于后续工艺需要去除覆盖层310，而至少部分地保留牺牲层340，因此，牺牲层340的材料和结构与覆盖层310的材料和结构有关。本领域的技术人员可以根据其选择的覆盖层310的材料和结构来合理设置牺牲层340。

根据本发明一个实施方式，覆盖层30包括位于半导体衬底上的第一氧化物层301和第一氮化物层302，为了在去除覆盖层30之后，牺牲层308能够至少部分地剩余在硅填充层307上，因此，牺牲层308的材料为氧化物。并且，优选地，牺牲层308的厚度大于第一氧化物层301的厚度，以避免在去除覆盖层30过程中，将牺牲层308全部去除。优选地，牺牲层是采用热氧化法形成的。为了使侧墙对306起到良好的防穿通作用，优选地，牺牲层308的底部与侧墙对306的顶部之间的预定距离为50-2000埃。

接着，执行步骤206，去除覆盖层。

如图3G所示，将覆盖层30去除，以暴露硅填充层30两侧的半导体衬底300。

根据本发明一个实施方式，覆盖层30包括位于半导体衬底上的第一氧化物层301和第一氮化物层302，且牺牲层308的材料为氧化物，去除所述覆盖层的方法，包括：对第一氮化物层进行刻蚀；以及对第一氧化层进行刻蚀。

最后，执行步骤207，在硅填充层的两侧形成硅材料层，且去除牺牲层，其中，硅材料层的上表面与硅填充层的上表面齐平。

如图3H所示，硅填充层307的两侧形成有硅材料层309，硅材料层309的上表面与硅填充层307的上表面齐平，以便经后续工艺在其上形成栅极等半导体器件。

根据本发明一个实施方式，在硅填充层307的两侧形成硅材料层309且去除牺牲层308的方法，包括：1）采用外延生长法在硅填充层307的两侧形成硅材料层309，以准确地控制硅材料层309的厚度使其上表面与硅填充层307齐平；2）去除牺牲层308。

根据本发明另一个实施方式，在硅填充层307的两侧形成硅材料层309且去除牺牲层308的方法，包括：1）在半导体衬底300和牺牲层308上形成硅层，所述硅层的形成方法可以包括化学气相沉积（CVD）；2）采用化学机械研磨至硅填充层307的上表面。

优选地，如图3I所示，根据本发明的方法在步骤207之后还包括：在步骤207所获得的器件上形成栅极310。栅极310位于侧墙对306的正上方，且栅极306的宽度大于或等于侧墙对306之间的最大距离w。作为示例，栅极310包括栅氧化物层（未示出）和栅极材料层（未示出）。

优选地，如图3J-3L所示，所述方法在还包括：在栅极310两侧的半导体衬底300中形成源极和漏极314，其中，侧墙对306位于源极和漏极314之间。根据本发明一个实施方式，源极和漏极314的形成方法包括：执行浅掺杂注入工艺，以在栅极310两侧的半导体衬底300中形成浅掺杂区311（如图3J所示）；执行袋形注入工艺，以在栅极310两侧的半导体衬底300中形成袋状掺杂区312（如图3K所示）；在栅极两侧形成间隙壁；执行源/漏注入工艺，以在栅极310两侧的半导体衬底300中形成源极和漏极314（如图3L所示）。应当说明的是，当执行上述三个掺杂步骤时，源极和漏极314包括了上述三个掺杂步骤所形成的掺杂区。当仅执行浅掺杂注入工艺和源/漏注入工艺时，则源极和漏极包括这两个掺杂步骤所形成的掺杂区。

本发明通过在待形成的源极和漏极之间插入侧墙对，来降低源极和漏极穿通的可能性，进而降低亚阈值漏电流。此外，在源极和漏极之间插入侧墙对还可以有效地改善短沟道效应，进而提高半导体器件的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件结构的制作方法，其特征在于，包括：

a)提供半导体衬底，所述半导体衬底上形成有覆盖层，所述覆盖层具有暴露所述半导体衬底的开口图案；

b)以所述覆盖层为掩膜对所述半导体衬底进行刻蚀，以形成开口；

c)在所述开口的内侧壁上形成侧墙对；

d)在所述开口内形成硅填充层，且所述硅填充层的上表面高于所述半导体衬底的上表面；

e)在所述硅填充层上形成牺牲层，所述牺牲层的底部与所述侧墙对的顶部之间的距离为预定距离；

f)去除所述覆盖层；以及

g)在所述硅填充层的两侧形成硅材料层，且去除所述牺牲层，其中，所述硅材料层的上表面与所述硅填充层的上表面齐平。

2.如权利要求1所述的制作方法，其特征在于，所述覆盖层的形成方法，包括：

在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；以及

对所述第一氧化物层和所述第一氮化物层进行刻蚀，以形成具有所述开口图案的所述覆盖层。

3.如权利要求1所述的制作方法，其特征在于，所述侧墙对的形成方法，包括：

采用热氧化法在所述开口的底部和内侧壁上形成热氧化层；以及

去除位于所述开口的底部的热氧化层，以形成所述侧墙对。

4.如权利要求1所述的制作方法，其特征在于，所述牺牲层的材料为氧化物。

5.如权利要求4所述的制作方法，其特征在于，所述牺牲层是采用热氧化法形成的。

6.如权利要求1所述的制作方法，其特征在于，所述侧墙对的材料为氧化物或氮化物。

7.如权利要求2所述的制作方法，其特征在于，去除所述覆盖层的方法，包括：

对所述第一氮化物层进行刻蚀；

对所述第一氧化层进行刻蚀。

8.如权利要求1所述的制作方法，其特征在于，所述硅填充层和/或所述硅材料层是采用外延生长法形成的。

9.如权利要求1所述的制作方法，其特征在于，所述侧墙对的高度为50-5000埃。

10.如权利要求1所述的制作方法，其特征在于，所述预定距离为50-2000埃。

11.如权利要求1所述的制作方法，其特征在于，所述方法在所述g)步骤之后还包括：

h)在所述g)步骤所获得的器件上形成栅极，所述栅极位于所述侧墙对的正上方，且所述栅极的宽度大于或等于所述侧墙对之间的最大距离。

12.如权利要求11所述的制作方法，其特征在于，所述方法在所述h)步骤之后还包括：

i)在所述栅极两侧的所述半导体衬底中形成源极和漏极，其中，所述侧墙对位于所述源极和所述漏极之间。