CN103578994B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103578994B CN103578994B CN201210261969.5A CN201210261969A CN103578994B CN 103578994 B CN103578994 B CN 103578994B CN 201210261969 A CN201210261969 A CN 201210261969A CN 103578994 B CN103578994 B CN 103578994B
- Authority
- CN
- China
- Prior art keywords
- grid structure
- shape groove
- germanium silicon
- semiconductor substrate
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000010276 construction Methods 0.000 claims abstract description 11
- 238000005516 engineering process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，且所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构；在所述栅极结构之间的半导体衬底中形成硅凹槽；蚀刻所述硅凹槽，以形成第一∑状凹槽；在所述第一∑状凹槽中形成第一锗硅层；形成覆盖所述栅极结构的间隙壁结构；在所述栅极结构之间的半导体衬底中形成第二∑状凹槽；在所述第二∑状凹槽中形成第二锗硅层。根据本发明，可以通过嵌入式锗硅进一步增强作用于PMOS沟道区的应力，还可以更好地控制器件栅极和漏极之间的叠加电容的大小。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成双嵌入式锗硅的方法。
背景技术
在先进半导体制程中，嵌入式锗硅是经常应用的工艺技术，其可以明显提高PMOS晶体管的电学性能。
在嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，所述∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。
通常的嵌入式锗硅工艺的实施过程如下：
首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成有栅极结构101，作为一个示例，所述栅极结构101可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。此外，作为示例，在所述半导体衬底100上还形成有位于所述栅极结构101两侧且紧靠所述栅极结构101的侧壁结构102。接下来，对所述栅极结构101两侧的半导体衬底100将要形成源/漏区的区域实施离子注入，以形成LDD结构。
接着，如图1B所示，在所述栅极结构101两侧形成紧靠所述侧壁结构102的间隙壁结构103，以形成用于蚀刻硅凹槽的窗口。接下来，通过所述窗口，在所述半导体衬底100中形成∑状凹槽104，通常采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽104。
最后，如图1C所示，采用选择性外延生长工艺在所述∑状凹槽104中形成嵌入式锗硅105。
由于半导体器件的尺寸不断缩小，实施嵌入式锗硅工艺的工艺窗口也随之不断缩小，因此，通过形成具有更宽更深尺寸的嵌入式锗硅来增强作用于PMOS沟道区的应力变得十分困难。
因此，需要提出一种方法，在现有的工艺条件下，可以通过嵌入式锗硅进一步增强作用于PMOS沟道区的应力。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，且所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构；在所述栅极结构之间的半导体衬底中形成硅凹槽；蚀刻所述硅凹槽，以形成第一∑状凹槽；在所述第一∑状凹槽中形成第一锗硅层；形成覆盖所述栅极结构的间隙壁结构；在所述栅极结构之间的半导体衬底中形成第二∑状凹槽；在所述第二∑状凹槽中形成第二锗硅层。
进一步，通过所述侧壁结构构成的工艺窗口来形成所述硅凹槽。
进一步，采用湿法蚀刻工艺实施所述硅凹槽的蚀刻。
进一步，所述第一∑状凹槽的深度为10-30nm。
进一步，所述第一锗硅层的锗含量为5％-20％
进一步，在形成所述第一锗硅层之后，还包括对所述栅极结构两侧的半导体衬底中将要形成源/漏区的区域实施离子注入的步骤，以形成LDD结构。
进一步，通过所述间隙壁结构构成的工艺窗口，采用先干法蚀刻再湿法蚀刻的工艺来形成所述第二∑状凹槽。
进一步，所述第二∑状凹槽的深度为50-90nm。
进一步，所述第二锗硅层的锗含量为15％-60％。
进一步，采用外延生长工艺形成所述第一锗硅层和所述第二锗硅层。
进一步，所述第一锗硅层的锗含量低于所述第二锗硅层的锗含量。
进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
根据本发明，可以通过嵌入式锗硅进一步增强作用于PMOS沟道区的应力，还可以更好地控制器件栅极和漏极之间的叠加电容的大小。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C为现有的嵌入式锗硅工艺的实施过程的各步骤的示意性剖面图；
图2A-图2F为本发明提出的形成双嵌入式锗硅的方法的各步骤的示意性剖面图；
图3为本发明提出的形成双嵌入式锗硅的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成双嵌入式锗硅的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2F和图3来描述本发明提出的形成双嵌入式锗硅的方法的详细步骤。
参照图2A-图2F，其中示出了本发明提出的形成双嵌入式锗硅的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离结构以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底200上形成有栅极结构201，作为一个示例，所述栅极结构201可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。栅极介电层可包括氧化物，如，二氧化硅（SiO2）层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。栅极硬掩蔽层可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si3N4）层；氮氧化物层可包括氮氧化硅（SiON）层。
此外，作为示例，在所述半导体衬底200上还形成有位于所述栅极结构201两侧且紧靠所述栅极结构201的侧壁结构202。本实施例中，所述侧壁结构202的构成材料为二氧化硅。
接下来，通过所述侧壁结构202构成的工艺窗口，在所述栅极结构201之间的半导体衬底200中形成硅凹槽203。形成所述硅凹槽203的工艺可以选用本领域技术人员所熟习的适合的工艺，例如，采用干法蚀刻工艺纵向蚀刻所述栅极结构201之间的半导体衬底200以形成所述硅凹槽203。
接着，如图2B所示，采用湿法蚀刻工艺蚀刻所述硅凹槽203，以形成第一∑状凹槽204。在本实施例中，利用所述湿法蚀刻的蚀刻剂在所述半导体衬底200的材料的不同晶向上的蚀刻速率不同的特性（100和110晶向的蚀刻速率高于111晶向的蚀刻速率），扩展蚀刻所述硅凹槽203以形成所述第一∑状凹槽204。所述第一∑状凹槽204的深度为10-30nm。
接着，如图2C所示，采用外延生长工艺在所述第一∑状凹槽204中形成第一锗硅层205。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。所述第一锗硅层205的锗含量为5％-20％。
接下来，对所述栅极结构201两侧的半导体衬底200中将要形成源/漏区的区域实施离子注入，以形成LDD结构。本领域技术人员可以知晓的是，所述离子注入的具体工艺参数依据设计半导体器件时期望达到的要求而定。
接着，如图2D所示，形成覆盖所述栅极结构201的间隙壁结构206。形成所述间隙壁结构206的工艺为本领域技术人员所熟习，在此不再加以赘述。本实施例中，所述间隙壁结构206的材料为氮化硅。
接着，如图2E所示，通过所述间隙壁结构206构成的工艺窗口，在所述栅极结构201之间的半导体衬底200中形成第二∑状凹槽207。采用先干法蚀刻再湿法蚀刻的工艺形成所述第二∑状凹槽207。所述第二∑状凹槽207的深度为50-90nm。
接着，如图2F所示，采用外延生长工艺在所述第二∑状凹槽207中形成第二锗硅层208。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。所述第二锗硅层的锗含量高于所述第一锗硅层的锗含量，所述第二锗硅层208的锗含量为15％-60％。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，通过形成双嵌入式锗硅来形成具有锗含量梯度的锗硅层，该锗硅层可以对PMOS的沟道区施加更大的应力，同时可以更好地控制PMOS的栅极和漏极之间的叠加电容的大小。
参照图3，其中示出了本发明提出的形成双嵌入式锗硅的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，所述半导体衬底上形成有栅极结构，且所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构；
在步骤302中，在所述栅极结构之间的半导体衬底中形成硅凹槽；
在步骤303中，蚀刻所述硅凹槽，以形成第一∑状凹槽；
在步骤304中，在所述第一∑状凹槽中形成第一锗硅层；
在步骤305中，形成覆盖所述栅极结构的间隙壁结构；
在步骤306中，在所述栅极结构之间的半导体衬底中形成第二∑状凹槽；
在步骤307中，在所述第二∑状凹槽中形成第二锗硅层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，且所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构；
通过所述侧壁结构构成的工艺窗口在所述栅极结构之间的半导体衬底中形成硅凹槽；
蚀刻所述硅凹槽，以形成第一∑状凹槽；
在所述第一∑状凹槽中形成第一锗硅层；
形成覆盖所述栅极结构的间隙壁结构；
通过所述间隙壁结构构成的工艺窗口在所述栅极结构之间的半导体衬底中形成第二∑状凹槽，所述第二∑状凹槽的深度大于所述第一∑状凹槽的深度；
在所述第二∑状凹槽中形成第二锗硅层。
2.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻工艺实施所述硅凹槽的蚀刻。
3.根据权利要求1所述的方法，其特征在于，所述第一∑状凹槽的深度为10-30nm。
4.根据权利要求1所述的方法，其特征在于，所述第一锗硅层的锗含量为5％-20％。
5.根据权利要求1所述的方法，其特征在于，在形成所述第一锗硅层之后，还包括对所述栅极结构两侧的半导体衬底中将要形成源/漏区的区域实施离子注入的步骤，以形成LDD结构。
6.根据权利要求1所述的方法，其特征在于，采用先干法蚀刻再湿法蚀刻的工艺来形成所述第二∑状凹槽。
7.根据权利要求1或6所述的方法，其特征在于，所述第二∑状凹槽的深度为50-90nm。
8.根据权利要求1所述的方法，其特征在于，所述第二锗硅层的锗含量为15％-60％。
9.根据权利要求1所述的方法，其特征在于，采用外延生长工艺形成所述第一锗硅层和所述第二锗硅层。
10.根据权利要求1所述的方法，其特征在于，所述第一锗硅层的锗含量低于所述第二锗硅层的锗含量。
11.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210261969.5A CN103578994B (zh) | 2012-07-26 | 2012-07-26 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210261969.5A CN103578994B (zh) | 2012-07-26 | 2012-07-26 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578994A CN103578994A (zh) | 2014-02-12 |
| CN103578994B true CN103578994B (zh) | 2016-04-06 |
Family
ID=50050503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210261969.5A Active CN103578994B (zh) | 2012-07-26 | 2012-07-26 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578994B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7429775B1 (en) * | 2005-03-31 | 2008-09-30 | Xilinx, Inc. | Method of fabricating strain-silicon CMOS |
| US7554110B2 (en) * | 2006-09-15 | 2009-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with partial stressor channel |
| KR100844933B1 (ko) * | 2007-06-26 | 2008-07-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| CN102403229B (zh) * | 2010-09-17 | 2013-11-13 | 中芯国际集成电路制造(北京)有限公司 | 台阶状硅锗源/漏结构的制造方法 |
| CN102437184B (zh) * | 2010-09-29 | 2015-07-08 | 联华电子股份有限公司 | 半导体结构 |
-
2012
- 2012-07-26 CN CN201210261969.5A patent/CN103578994B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578994A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103187277B (zh) | 一种半导体器件的制造方法 | |
| CN103594370B (zh) | 一种半导体器件的制造方法 | |
| CN102832128B (zh) | 一种半导体器件的制造方法 | |
| CN103151264B (zh) | 一种半导体器件的制造方法 | |
| CN104217952A (zh) | 一种半导体器件的制造方法 | |
| CN103681333B (zh) | 一种半导体器件的制造方法 | |
| CN102856199A (zh) | 一种半导体器件的制造方法 | |
| CN103137451B (zh) | 一种半导体器件的制造方法 | |
| CN103794546A (zh) | 一种半导体器件的制造方法 | |
| CN105470296A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN102915971B (zh) | 一种半导体器件的制造方法 | |
| CN103578994B (zh) | 一种半导体器件的制造方法 | |
| CN103151311B (zh) | 一种半导体器件的制造方法 | |
| CN104952725B (zh) | 一种半导体器件及其制造方法 | |
| CN103903984B (zh) | 一种半导体器件的制造方法 | |
| CN104517840A (zh) | 一种半导体器件的制造方法 | |
| CN104916588A (zh) | 一种半导体器件及其制造方法 | |
| CN104934323B (zh) | 一种半导体器件的制造方法 | |
| CN103681257B (zh) | 一种半导体器件的制造方法 | |
| CN103579110B (zh) | 一种半导体器件的制造方法 | |
| CN103594363A (zh) | 一种半导体器件的制造方法 | |
| CN103545255B (zh) | 一种半导体器件的制造方法 | |
| CN104576372A (zh) | 一种半导体器件及其制造方法 | |
| CN105990093B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN104022038A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |