CN102903637B

CN102903637B - 用于制造半导体器件的方法

Info

Publication number: CN102903637B
Application number: CN201110212815.2A
Authority: CN
Inventors: 卜伟海
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-07-28
Filing date: 2011-07-28
Publication date: 2015-05-20
Anticipated expiration: 2031-07-28
Also published as: CN102903637A

Abstract

本发明提供一种用于制造半导体器件的方法，所述方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽；在栅极结构两侧形成牺牲侧墙；在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽；在凹槽的底部和侧壁上形成埋氧化层，然后去除牺牲侧墙；淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止；去除浅槽隔离结构上的多晶硅；形成源漏区。根据本发明的MOS器件结构的制造方法，可以增大MOS器件制造的工艺窗口，提高MOS器件性能。

Description

用于制造半导体器件的方法

技术领域

本发明涉及半导体制造工艺，特别是涉及一种局域化绝缘体上硅的金属氧化物半导体场效应晶体管（Localized-SOI MOS）的制造方法。

背景技术

在半导体器件微型化、高密度化、高速化、高可靠化和系统集成化等需求的推动下，半导体器件的最小特征关键尺寸也从最初的1毫米发展到现在的90纳米或65纳米，并且在未来的几年内会进入45纳米及其以下节点的时代。随着尺寸缩小，半导体制造方法也往往需要改进。

在现有的金属氧化物半导体场效应晶体管（MOS）的制造工艺中，常采用绝缘体上硅（Silicon-on-insulator, SOI）技术来制备MOS器件结构，其相对于体硅器件具有更高的性能。图1为现有技术中制备SOI场效应晶体管的方法示意图。如图1A所示，首先提供半导体衬底101，采用常规工艺方法实现浅槽隔离（STI），形成STI隔离氧化层102，并在所述半导体衬底101上依次形成栅氧层103、多晶硅栅104、硬掩膜层105、氧化硅侧墙106和轻掺杂区107，所述氧化硅侧墙106的厚度为L1，然后，如图1B所示，以氧化硅侧墙106为保护层干法刻蚀源漏区的硅至一定深度h1，接着淀积并刻蚀形成氮化硅侧墙108，所述氮化硅侧墙108的厚度为L2；如图1C所示，进一步刻蚀源漏区的硅材料至第二个深度h2，形成更深的硅槽，然后热氧化暴露的硅得到厚度为L3的埋氧化层109；最后，如图1D所示，采用湿法刻蚀去掉氮化硅侧墙108，淀积源漏材料（如多晶硅），以栅区顶端的硬掩膜层105为停止层，化学机械抛光（CMP）多晶硅，然后过刻多晶硅，形成源漏区110。

然而，当采用上述工艺制备场效应晶体管时，埋氧化层的厚度L3需要为氮化硅侧墙的厚度L2的1-3倍，因此需要更大量的热预算，影响MOS器件的栅介质完整性（GOI）；同时上述氧化过程会带来切断源/漏延伸区之间通道的风险。此外，采用该工艺难以控制多晶硅回刻的量，过量蚀刻可能会导致切断源/漏延伸区之间的通道，蚀刻过少可能会导致STI上多晶硅的残留，导致绝缘性能下降，从而影响器件的性能。

因此，需要一种MOS器件结构的制造方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供了用于制造半导体器件的方法，所述方法包括下述步骤：

提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽；在栅极结构两侧形成牺牲侧墙；在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽；在凹槽的底部和侧壁上形成埋氧化层，然后去除牺牲侧墙；淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止；去除浅槽隔离结构上的多晶硅；形成源漏区。

优选地，所述牺牲侧墙的厚度为20-60nm。

优选地，所述刻蚀加深凹槽的步骤包括各向异性刻蚀和各向同性刻蚀。

优选地，所述各向异性刻蚀采用干法刻蚀。

优选地，采用所述各向异性刻蚀方法刻蚀凹槽的深度为50-200nm。

优选地，所述各向同性刻蚀采用干法刻蚀或湿法刻蚀。

优选地，采用湿法氧化形成所述埋氧化层。

优选地，所述湿法氧化的温度为700-750℃。

优选地，所述埋氧化层的厚度在20nm以下。

优选地，采用湿法刻蚀去除所述牺牲侧墙。

优选地，采用各向异性的干法刻蚀来回蚀刻多晶硅。

优选地，所述厚度为10-20nm。

优选地，形成所述牺牲侧墙的材料为抗氧化材料。

优选地，所述抗氧化材料为氮化硅。

优选地，在所述半导体衬底中将要形成源/漏区的部分形成凹槽之前还包括在所述栅极结构的侧壁上形成偏移侧墙以及在所述偏移侧墙之下形成轻掺杂源/漏区的步骤。

根据本发明的MOS器件结构的制造方法，可以增大MOS器件制造的工艺窗口，降低埋氧化层的热预算，并能有效改善漏极感应势垒降低（DIBL）效应，在提高MOS器件结构性能的同时简化了制造工艺，降低了制造成本。此外，该方法还能够与常规的CMOS制造工艺相兼容。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1A-1D是现有技术中制备SOI场效应晶体管的方法示意图；

图2A-2F是本发明提出的MOS器件结构的制造方法的各步骤的示意性剖面图；

图3是根据本发明实施例制造MOS器件结构的方法流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明是如何制作MOS器件结构的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，参照2A-2F来描述本发明提出的金属氧化物半导体场效应晶体管的制造方法的详细步骤。

参照2A-2F，其中示出了本发明提出的金属氧化物半导体场效应晶体管的制造方法的各步骤的示意性剖面图。

首先，如图2A所示，提供半导体衬底201，在所述半导体衬底201上形成有栅极结构210，并且在所述半导体衬底201中将要形成源/漏区的部分形成有凹槽211。此外，在半导体衬底201中还形成有浅沟道隔离槽202，所述浅沟道隔离槽202中填充有绝缘材料，以形成用于定义有源区的浅槽隔离（STI）。通常情况下，所填充的绝缘材料为氧化物（以下被称为STI氧化物），例如，氧化硅。

作为示例，半导体衬底201的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）或锗硅（SiGe）等。作为示例，在本实施例中，半导体衬底101选用单晶硅材料构成。

作为一个示例，栅极结构210可包括依次层叠的栅极介电层203、栅极材料层204和栅极硬掩蔽层205，如图2A所示。栅极介电层203可包括氧化物，如，二氧化硅（SiO₂）层。栅极材料层204可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氮化铱（IrO₂）层；金属硅化物层可包括硅化钛（TiSi）层。栅极硬掩蔽层205可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种。其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）。氮化物层可包括氮化硅（Si₃N₄）层。氮氧化物层可包括氮氧化硅（SiON）层。

作为另一示例，栅极结构210可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。

作为一个示例，在半导体衬底201中还可形成有轻掺杂的浅结源极延伸206A和浅结漏极延伸206B，在浅结源极延伸206A和浅结漏极延伸206B之间隔着沟道区域207，如图2A所示。

作为一个示例，在半导体衬底201上还可以形成有位于栅极结构210两侧且紧靠栅极结构210的偏移侧墙208。其中，偏移侧墙208可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，偏移侧墙208是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构210的侧壁不受损伤。

此外，应予以注意的是，本文所述以及附图所绘的前端器件结构并非是限制性的，而是还可以具有其他结构。例如，在半导体衬底201中还可以形成有隔离槽、埋层等。此外，对于PMOS晶体管而言，半导体衬底201中还可以形成有N阱（图中未示出），并且在形成栅极结构210之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS晶体管的阈值电压V_th。

然后，如图2B所示，在栅极结构210两侧沉积抗氧化材料并采用刻蚀方法形成牺牲侧墙209。作为一个示例，所述抗氧化材料可以为氮化硅（Si₃N₄）。所述牺牲侧墙209可以具有不同的厚度，但优选所述牺牲侧墙209的厚度为20-60nm。

接着，如图2C所示，在所述半导体衬底201中将要形成源/漏区的部分进行凹陷刻蚀加深凹槽211。其中，凹槽211的深度可以根据实际工艺设计时的需要选取适合的数值。

作为示例，所述凹陷刻蚀分两步进行。首先进行各向异性刻蚀，所述刻蚀采用干法刻蚀，其刻蚀凹槽的深度为50-200nm。所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。

然后进行各向同性刻蚀，在牺牲侧墙209的下部形成硅凹槽211。所述各向同性刻蚀步骤可采用干法刻蚀也可采用湿法刻蚀，而不受限制。在所述各向同性刻蚀的步骤中，刻蚀凹槽的深度根据牺牲侧墙209的厚度来确定，通常情况下，其深度稍小于牺牲侧墙209的厚度。

然后，如图2D所述，采用湿法氧化在凹槽211的底部和侧壁上形成厚度均匀的埋氧化层212。作为示例，所述湿法氧化的温度可以为700-750℃。所述埋氧化层212的厚度无特别限制，但优选形成厚度在20nm以下的超薄埋氧化层（UTBOX）。通过形成所述超薄埋氧化层，可以有效地改善漏极感应势垒降低（DIBL）效应，从而提高器件性能。

在形成埋氧化层212之后，可采用本领域常用的刻蚀方法去除牺牲侧墙209。作为示例，可以利用湿法刻蚀，去除牺牲侧墙209。所述湿法刻蚀可以采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))。

如图2E所示，在淀积源漏区多晶硅并进行平坦化后，回刻多晶硅。作为示例，淀积多晶硅材料的方法可以采用低压化学气相沉积（LPCVD）等方法。然后，以栅极结构210顶端的栅极硬掩蔽层205为停止层，采用化学机械抛光（CMP）实现表面的平坦化。

然后，采用刻蚀方法回刻多晶硅。作为一个示例，所述刻蚀方法可以采用各向异性的干法刻蚀，当浅沟道隔离槽202上剩余的多晶硅厚度为10-20nm时停止刻蚀。

最后，如图2F所示，在源漏区多晶硅上形成硬掩膜层，所述硬掩膜层可以包括氧化硅层、氮化硅层，可以采用沉积的方法形成所述硬掩膜层，例如使用化学气相沉积或物理气相沉积等；然后利用图案化的光刻胶作为掩膜，用干法刻蚀去除浅槽隔离结构上的多晶硅。

可进一步进行离子注入工艺，以于栅极周围的半导体衬底中形成源极/漏极区域。紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。

参照图3，其中示出了根据本发明示例性实施例的制作MOS器件结构的方法流程图，用于简要示出整个方法的流程。

首先，在步骤S301中，提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽。

接着，在步骤S302中，在栅极结构两侧形成牺牲侧墙。

在步骤S303中，在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽。

然后，在步骤S304中，在凹槽的底部和侧壁上形成厚度均匀的埋氧化层。在形成埋氧化层之后，去除牺牲侧墙。

在步骤S305中，淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止。

在步骤S306中，去除浅槽隔离结构上的多晶硅。

最后，在步骤S307中，形成源漏区。

至此，完成了根据本发明示例性实施例的方法制作MOS器件结构的全部工艺步骤。

这里，需予以说明的是，利用根据本发明的方法制作的MOS器件结构，可以通过后续工艺（例如，退火优化处理、自对准硅化工艺以及金属互连等）完成整个MOS晶体管的制作。

根据如上所述的实施例制造的半导体器件可应用于多种集成电路（IC）中。例如，根据本发明的IC可以是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）、射频电路或任意其他电路器件。例如，根据本发明的IC芯片可以用于用户电子产品中，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种用于制造半导体器件的方法，所述方法包括下述步骤：

提供半导体衬底，在所述半导体衬底上形成有栅极结构，并且在所述半导体衬底中将要形成源/漏区的部分形成有凹槽；

在栅极结构两侧形成牺牲侧墙，所述牺牲侧墙一直延伸至所述凹槽的底部；

在所述半导体衬底中将要形成源/漏区的部分进行刻蚀加深凹槽；

在凹槽的底部和侧壁上形成埋氧化层，然后去除牺牲侧墙；

淀积多晶硅并进行平坦化后，回蚀刻多晶硅至浅槽隔离结构上的多晶硅具有一厚度为止；

去除浅槽隔离结构上的多晶硅；

形成源漏区。

2.根据权利要求1所述的方法，其特征在于，所述牺牲侧墙的厚度为20-60nm。

3.根据权利要求1所述的方法，其特征在于，所述刻蚀加深凹槽的步骤包括各向异性刻蚀和各向同性刻蚀。

4.根据权利要求3所述的方法，其特征在于，所述各向异性刻蚀采用干法刻蚀。

5.根据权利要求3或4所述的方法，其特征在于，采用所述各向异性刻蚀方法刻蚀凹槽的深度为50-200nm。

6.根据权利要求3所述的方法，其特征在于，所述各向同性刻蚀采用干法刻蚀或湿法刻蚀。

7.根据权利要求1所述的方法，其特征在于，采用湿法氧化形成所述埋氧化层。

8.根据权利要求7所述的方法，其特征在于，所述湿法氧化的温度为700-750℃。

9.根据权利要求1所述的方法，其特征在于，所述埋氧化层的厚度在20nm以下。

10.根据权利要求1所述的方法，其特征在于，采用湿法刻蚀去除所述牺牲侧墙。

11.根据权利要求1所述的方法，其特征在于，采用各向异性的干法刻蚀来回蚀刻多晶硅。

12.根据权利要求1所述的方法，其特征在于，所述厚度为10-20nm。

13.根据权利要求1所述的方法，其特征在于，形成所述牺牲侧墙的材料为抗氧化材料。

14.根据权利要求13所述的方法，其特征在于，所述抗氧化材料为氮化硅。

15.根据权利要求1所述的方法，其特征在于，在所述半导体衬底中将要形成源/漏区的部分形成凹槽之前还包括在所述栅极结构的侧壁上形成偏移侧墙以及在所述偏移侧墙之下形成轻掺杂源/漏区的步骤。