CN104425375A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104425375A
CN104425375A CN201310380190.XA CN201310380190A CN104425375A CN 104425375 A CN104425375 A CN 104425375A CN 201310380190 A CN201310380190 A CN 201310380190A CN 104425375 A CN104425375 A CN 104425375A
Authority
CN
China
Prior art keywords
groove
semiconductor substrate
germanium silicon
layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310380190.XA
Other languages
English (en)
Other versions
CN104425375B (zh
Inventor
林静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310380190.XA priority Critical patent/CN104425375B/zh
Publication of CN104425375A publication Critical patent/CN104425375A/zh
Application granted granted Critical
Publication of CN104425375B publication Critical patent/CN104425375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；对所述凹槽实施预处理；在所述凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽；在所述嵌入式锗硅层上形成帽层。根据本发明，在降低温度和处理时间的情况下，可以确保对所述凹槽的预处理达到对所述凹槽的洁净度的要求，保证后续外延生长所述籽晶层和所述嵌入式锗硅层的质量。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种外延生长锗硅之前对形成的凹槽实施预处理的方法。
背景技术
在先进的CMOS器件制造工艺中，嵌入式锗硅工艺经常被采用以提升CMOS器件的PMOS部分的性能。
在PMOS的源/漏区中形成嵌入式锗硅层的工艺次序为：提供半导体衬底，在所述半导体上形成栅极结构以及栅极结构两侧的侧壁结构→在所述侧壁结构两侧的半导体衬底中形成凹槽→采用选择性外延生长工艺在所述凹槽中依次形成籽晶层（seed layer）和嵌入式锗硅层。在形成籽晶层之前，需要对所述凹槽进行预处理，以确保所述凹槽的侧壁及底部具有清洁的表面。采用现有工艺实施所述预处理包括下述步骤：首先，执行湿法清洗，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；然后，在氢气的氛围下实施烘焙处理，所述烘焙处理的温度为780-850℃，处理时间为60-120s。出于降低工艺热预算的考量，需要降低所述烘焙处理的温度，并缩短所述烘焙处理的时间。然而，所述温度的降低以及所述处理时间的缩短将会导致所述凹槽的侧壁及底部的表面洁净度达不到形成理想籽晶层的要求，进而造成后续形成的嵌入式锗硅层与所述籽晶层的附着性变差以及所述嵌入式锗硅层所具有的应力发生松弛的现象。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；对所述凹槽实施预处理；在所述凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽；在所述嵌入式锗硅层上形成帽层。
进一步，所述凹槽为∑状凹槽。
进一步，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。
进一步，所述预处理包括下述步骤：先执行湿法清洗，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；再对所述半导体衬底实施烘焙处理。
进一步，所述烘焙处理包括下述步骤：先实施紫外光烘焙或者微波烘焙，再实施HCl氛围下的烘焙。
进一步，所述紫外光源于ArF准分子激光器、KrF准分子激光器或者Hg-Xe灯，所述紫外光烘焙或者所述微波烘焙的温度为200-700℃，处理时间为10-300s。
进一步，所述紫外光烘焙或者所述微波烘焙在氘气、氢气或者氘气与氮气的混合气体的氛围下进行。
进一步，所述HCl氛围下的烘焙的温度为200-850℃，处理时间为10-100s，压力为5-780Torr。
进一步，所述籽晶层为具有低锗含量的锗硅层。
进一步，采用选择性外延生长工艺形成所述籽晶层和所述嵌入式锗硅层。
进一步，采用原位外延生长工艺形成所述帽层。
进一步，所述帽层的构成材料为Si、SiB或者SiCB。
进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层，所述栅极结构的两侧形成有紧靠所述栅极结构的偏移间隙壁结构
根据本发明，在降低温度和处理时间的情况下，可以确保对形成的用于外延生长嵌入式锗硅层的凹槽的预处理达到对所述凹槽的洁净度的要求，保证后续外延生长所述籽晶层和所述嵌入式锗硅层的质量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的在外延生长锗硅之前对形成的凹槽实施预处理的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图1A-图1E和图2来描述根据本发明示例性实施例的方法在外延生长锗硅之前对形成的凹槽实施预处理的详细步骤。
参照图1A-图1E，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构以及各种阱(well)结构，为了简化，图示中予以省略。作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。对于PMOS而言，所述阱结构为N阱，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。
在半导体衬底100上形成有栅极结构101，作为示例，栅极结构101包括自下而上依次层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c。栅极介电层101a包括氧化物层，例如二氧化硅（SiO2）层。栅极材料层101b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层包括氮化钛（TiN）层；导电性金属氧化物层包括氧化铱（IrO2）层；金属硅化物层包括硅化钛（TiSi）层。栅极硬掩蔽层101c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层包括氮化硅（Si3N4）层；氮氧化物层包括氮氧化硅（SiON）层。栅极介电层101a、栅极材料层101b以及栅极硬掩蔽层101c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
此外，作为示例，在半导体衬底100上还形成有位于栅极结构101两侧且紧靠栅极结构101的偏移间隙壁结构102。其中，偏移间隙壁结构102可以包括至少一氧化物层和/或氮化物层。
接着，如图1B所示，通过偏移间隙壁结构102所构成的工艺窗口，在半导体衬底100中形成∑状凹槽103。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽103，该工艺的具体步骤如下：先采用干法蚀刻工艺纵向蚀刻偏移间隙壁结构102之间的半导体衬底100以形成沟槽，在本实施例中，采用CF4和HBr作为主蚀刻气体，温度40-60℃，功率200-400W，偏压50-200V，蚀刻时间根据蚀刻深度而定；再采用各向同性的干法蚀刻工艺继续蚀刻所述沟槽，在所述沟槽的下方形成椭圆形凹槽，即形成碗状凹槽，在本实施例中，采用Cl2和NF3作为主蚀刻气体，温度40-60℃，功率100-500W，偏压0-10V，蚀刻时间根据所述碗状凹槽的侧壁向半导体衬底100的沟道区凹进的深度而定；最后采用湿法蚀刻工艺扩展蚀刻所述碗状凹槽，以形成∑状凹槽103，所述湿法蚀刻的温度为30-60℃，时间依据∑状凹槽103的期望尺寸而定，一般为100-300s，在本实施例中，采用四甲基氢氧化铵（TMAH）溶液作为所述湿法蚀刻的腐蚀液。
接下来，对∑状凹槽103进行预处理，以确保∑状凹槽103的侧壁及底部具有清洁的表面。所述预处理包括下述步骤：首先，执行湿法清洗，以去除残留于∑状凹槽103的侧壁及底部的蚀刻残留物和杂质；然后，对半导体衬底100实施烘焙处理。
在本实施例中，所述湿法清洗的清洗液可以是氨水、双氧水和水的混合物（SC1）以及稀释的氢氟酸（DHF）的组合，也可以是臭氧水、SC1和DHF的组合。上述组合中的各个清洗液的浓度以及进行所述湿法清洗所需要的其它条件，例如温度和处理时间等，均可以选用本领域技术人员所熟习的浓度数值和实施条件，在此不再予以例举。
在本实施例中，所述烘焙处理包括下述步骤：首先，实施紫外光烘焙，所述紫外光源于ArF准分子激光器、KrF准分子激光器或者Hg-Xe灯，所述紫外光烘焙的温度为200-700℃，处理时间为10-300s，所述紫外光烘焙可以替换为微波烘焙，所述微波烘焙的温度为200-700℃，处理时间为10-300s，可选地，二者均可以在氘气（D2）、氢气（H2）或者氘气（D2）与氮气（N2）的混合气体的氛围下进行；然后，实施HCl氛围下的烘焙，所述烘焙的温度为200-850℃，处理时间为10-100s，压力为5-780Torr（毫米汞柱）。
接着，如图1C所示，在所述∑状凹槽103的底部形成籽晶层104。采用本领域技术人员所熟习的各种适宜的工艺技术形成籽晶层104，例如选择性外延生长工艺。所述籽晶层104可以为具有低锗含量的锗硅层。另外，由于需要为随后将要形成的嵌入式锗硅层留出足够的空间，所以形成的籽晶层104不能太厚，以防填满整个∑状凹槽103。
接着，如图1D所示，采用选择性外延生长工艺在籽晶层104上形成嵌入式锗硅层105，以完全填充∑状凹槽103。作为示例，嵌入式锗硅层105的锗含量（锗原子百分比）为5-30％。需要说明的是，形成的嵌入式锗硅层105可以掺杂硼。所述选择性外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。
接着，如图1E所示，在嵌入式锗硅层105上形成帽层106。采用原位外延生长工艺形成帽层106，即形成帽层106所采用的外延生长工艺与形成嵌入式锗硅层105所采用的外延生长工艺在同一个反应腔室中进行。作为示例，帽层106的构成材料可以是硅（Si）或者硼硅（SiB），其中，所述硼硅中硼原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2；也可以是掺杂硼和碳的单晶硅（SiCB），其中，所述硼原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2，所述碳原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。以上实施本发明提出的在外延生长嵌入式锗硅层105之前对形成的∑状凹槽103实施预处理的方法的全部工艺步骤是以PMOS晶体管为例进行说明的，本领域的技术人员可以理解的是，这里的PMOS晶体管可以是CMOS晶体管的PMOS部分。此外，所述∑状凹槽103只是示例，上述方法同样适用于对具有其它形状的用于外延生长嵌入式锗硅层105的凹槽的预处理。
根据本发明，在降低温度和处理时间的情况下，可以确保对形成的用于外延生长嵌入式锗硅层105的凹槽的预处理达到对所述凹槽的洁净度的要求，保证后续外延生长籽晶层104和嵌入式锗硅层105的质量。
参照图2，其中示出了根据本发明示例性实施例的方法在外延生长锗硅之前对形成的凹槽实施预处理的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在半导体衬底上形成有栅极结构，在栅极结构两侧的半导体衬底中形成凹槽；
在步骤202中，对凹槽实施预处理；
在步骤203中，在凹槽的底部形成籽晶层；
在步骤204中，在籽晶层上形成嵌入式锗硅层，以完全填充凹槽；
在步骤205中，在嵌入式锗硅层上形成帽层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成凹槽；
对所述凹槽实施预处理；
在所述凹槽的底部形成籽晶层；
在所述籽晶层上形成嵌入式锗硅层，以完全填充所述凹槽；
在所述嵌入式锗硅层上形成帽层。
2.根据权利要求1所述的方法，其特征在于，所述凹槽为∑状凹槽。
3.根据权利要求2所述的方法，其特征在于，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。
4.根据权利要求1所述的方法，其特征在于，所述预处理包括下述步骤：先执行湿法清洗，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；再对所述半导体衬底实施烘焙处理。
5.根据权利要求4所述的方法，其特征在于，所述烘焙处理包括下述步骤：先实施紫外光烘焙或者微波烘焙，再实施HCl氛围下的烘焙。
6.根据权利要求5所述的方法，其特征在于，所述紫外光源于ArF准分子激光器、KrF准分子激光器或者Hg-Xe灯，所述紫外光烘焙或者所述微波烘焙的温度为200-700℃，处理时间为10-300s。
7.根据权利要求6所述的方法，其特征在于，所述紫外光烘焙或者所述微波烘焙在氘气、氢气或者氘气与氮气的混合气体的氛围下进行。
8.根据权利要求4所述的方法，其特征在于，所述HCl氛围下的烘焙的温度为200-850℃，处理时间为10-100s，压力为5-780Torr。
9.根据权利要求1所述的方法，其特征在于，所述籽晶层为具有低锗含量的锗硅层。
10.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺形成所述籽晶层和所述嵌入式锗硅层。
11.根据权利要求1所述的方法，其特征在于，采用原位外延生长工艺形成所述帽层。
12.根据权利要求11所述的方法，其特征在于，所述帽层的构成材料为Si、SiB或者SiCB。
13.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层，所述栅极结构的两侧形成有紧靠所述栅极结构的偏移间隙壁结构。
CN201310380190.XA 2013-08-27 2013-08-27 一种半导体器件的制造方法 Active CN104425375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310380190.XA CN104425375B (zh) 2013-08-27 2013-08-27 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310380190.XA CN104425375B (zh) 2013-08-27 2013-08-27 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104425375A true CN104425375A (zh) 2015-03-18
CN104425375B CN104425375B (zh) 2017-06-16

Family

ID=52974013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310380190.XA Active CN104425375B (zh) 2013-08-27 2013-08-27 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104425375B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943494A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 选择性外延生长工艺的前处理方法及半导体器件制造方法
CN106257631A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106298779A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107665807A (zh) * 2016-07-28 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN110400844A (zh) * 2019-07-25 2019-11-01 上海华力集成电路制造有限公司 锗硅外延层、其形成方法及一pmos器件
CN114078705A (zh) * 2020-08-18 2022-02-22 中芯南方集成电路制造有限公司 一种半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856202A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
US20130052809A1 (en) * 2011-08-25 2013-02-28 United Microelectronics Corporation Pre-clean method for epitaxial deposition and applications thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856202A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
US20130052809A1 (en) * 2011-08-25 2013-02-28 United Microelectronics Corporation Pre-clean method for epitaxial deposition and applications thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943494A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 选择性外延生长工艺的前处理方法及半导体器件制造方法
CN106298779A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106298779B (zh) * 2015-05-21 2019-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106257631A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107665807A (zh) * 2016-07-28 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN107665807B (zh) * 2016-07-28 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN110400844A (zh) * 2019-07-25 2019-11-01 上海华力集成电路制造有限公司 锗硅外延层、其形成方法及一pmos器件
CN114078705A (zh) * 2020-08-18 2022-02-22 中芯南方集成电路制造有限公司 一种半导体结构的形成方法
CN114078705B (zh) * 2020-08-18 2024-01-23 中芯南方集成电路制造有限公司 一种半导体结构的形成方法

Also Published As

Publication number Publication date
CN104425375B (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
CN103594370B (zh) 一种半导体器件的制造方法
CN104425375A (zh) 一种半导体器件的制造方法
CN104217952B (zh) 一种半导体器件的制造方法
CN106558551A (zh) 一种半导体器件及其制造方法、电子装置
CN103151264B (zh) 一种半导体器件的制造方法
CN103137451B (zh) 一种半导体器件的制造方法
CN103794546A (zh) 一种半导体器件的制造方法
CN104979291A (zh) 一种半导体器件的制造方法
CN102856199A (zh) 一种半导体器件的制造方法
CN103681333B (zh) 一种半导体器件的制造方法
CN102915971B (zh) 一种半导体器件的制造方法
CN103943501A (zh) 一种半导体器件的制造方法
CN105470296A (zh) 一种半导体器件及其制造方法、电子装置
CN103151311B (zh) 一种半导体器件的制造方法
CN106298779A (zh) 一种半导体器件及其制造方法、电子装置
CN104934323B (zh) 一种半导体器件的制造方法
CN106981424A (zh) 一种半导体器件及其制造方法、电子装置
CN105448715B (zh) 一种半导体器件的制造方法
CN107665807B (zh) 一种半导体器件及其制作方法
CN103903984B (zh) 一种半导体器件的制造方法
CN105575900A (zh) 一种半导体器件及其制造方法、电子装置
CN104681441A (zh) 一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法
CN106257631A (zh) 一种半导体器件及其制造方法、电子装置
CN103545255B (zh) 一种半导体器件的制造方法
CN103594363A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant