CN104681441A

CN104681441A - 一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法

Info

Publication number: CN104681441A
Application number: CN201310630293.7A
Authority: CN
Inventors: 刘佳磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2013-11-29
Filing date: 2013-11-29
Publication date: 2015-06-03

Abstract

本发明提供一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法，包括：提供形成有栅极结构的半导体衬底，在栅极结构的两侧形成有侧壁体，在侧壁体之间的半导体衬底中形成有嵌入式锗硅层；在嵌入式锗硅层的顶部形成帽层；对帽层进行氧化处理，在帽层的顶部形成氧化层；蚀刻去除侧壁体。根据本发明，形成嵌入式锗硅层及其顶部的帽层之后，蚀刻去除侧壁体的过程中，可以避免蚀刻产生的颗粒残留物对嵌入式锗硅层的危害以及蚀刻腐蚀液对嵌入式锗硅层及其顶部的帽层的损伤。

Description

一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法。

背景技术

在先进半导体器件的制造工艺中，嵌入式锗硅工艺可以明显增强PMOS的性能。当前，形成嵌入式锗硅的工艺顺序有两种：一种是先形成嵌入式锗硅，然后在栅极的两侧形成侧壁体；另一种是先在栅极的两侧形成侧壁体，然后形成嵌入式锗硅。为了获得更大的工艺窗口和更好的电学性能，通常采用上述工艺顺序中的后一种来形成嵌入式锗硅。

在嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，所述∑状凹槽可以有效地将压应力施加于沟道内，从而提高空穴的迁移率，提高器件性能。通常采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽，在上述蚀刻工艺过程中，控制最终形成的所述∑状凹槽的如图1中所示的尖端101的深度是非常困难的。如果所述尖端101的深度过深，将会削弱形成侧壁体102之前所实施的LDD注入对于半导体器件的电学性能的影响。

为了解决上述问题，在所述∑状凹槽中外延生长嵌入式锗硅层之后，通过湿法蚀刻去除侧壁体102，再执行LDD注入。侧壁体102的构成材料通常为氮化硅，所述湿法蚀刻的腐蚀液为磷酸，通过湿法蚀刻去除侧壁体102的过程会产生大量的颗粒残留，这些颗粒残留主要附着在嵌入式锗硅层的顶部，影响后续在嵌入式锗硅层上形成自对准硅化物。此外，为了后续便于在嵌入式锗硅层上形成自对准硅化物，在嵌入式锗硅层的顶部通常形成硅帽层，所述磷酸对硅帽层的损伤较为严重，进而影响后续形成的自对准硅化物的质量，造成器件性能的下降。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法，包括：提供形成有栅极结构的半导体衬底，在所述栅极结构的两侧形成有侧壁体，在所述侧壁体之间的半导体衬底中形成有嵌入式锗硅层；在所述嵌入式锗硅层的顶部形成帽层；对所述帽层进行氧化处理，在所述帽层的顶部形成氧化层；蚀刻去除所述侧壁体。

进一步，形成所述嵌入式锗硅层的工艺步骤包括：采用先干法蚀刻再湿法蚀刻的工艺在所述侧壁体之间的半导体衬底中形成∑状凹槽；沉积锗硅以完全填充所述∑状凹槽，形成所述嵌入式锗硅层。

进一步，所述沉积为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积、物理气相沉积、原子层沉积或分子束外延。

进一步，所述沉积的温度为100-1000℃。

进一步，所述嵌入式锗硅层为单层结构或多层结构，所述多层结构中的锗含量不同以形成锗浓度变化梯度。

进一步，所述帽层的构成材料为硅、硼硅或者掺杂硼和碳的单晶硅。

进一步，所述氧化处理的持续时间为5sec-10min，所述氧化处理所使用的化学物质为具有强氧化性的物质。

进一步，所述具有强氧化性的物质为臭氧水或者双氧水，所述臭氧水中臭氧的浓度为1-100ppm。

进一步，采用湿法蚀刻实施所述蚀刻，腐蚀液为磷酸。

进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层

根据本发明，形成所述嵌入式锗硅层及其顶部的帽层之后，蚀刻去除所述侧壁体的过程中，可以避免蚀刻产生的颗粒残留物对所述嵌入式锗硅层的危害以及蚀刻腐蚀液对所述嵌入式锗硅层及其顶部的帽层的损伤。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为在形成嵌入式锗硅层的工艺过程中所形成的∑状凹槽的示意性剖面图；

图2A-图2C为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的避免嵌入式锗硅顶部帽层受到蚀刻污染的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

下面，参照图2A-图2C和图3来描述根据本发明示例性实施例的方法避免嵌入式锗硅顶部帽层受到蚀刻污染的详细步骤。

参照图2A-图2C，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。在半导体衬底200中还可以形成有隔离结构、埋层等（图中未示出）。此外，对于PMOS而言，半导体衬底200中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压V_th。

在半导体衬底200上形成有栅极结构201，作为示例，栅极结构201包括自下而上依次层叠的栅极介电层201a、栅极材料层201b和栅极硬掩蔽层201c。栅极介电层201a的构成材料包括氧化物，例如二氧化硅（SiO₂）。栅极材料层201b的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO₂）；金属硅化物包括硅化钛（TiSi）。栅极硬掩蔽层201c的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）；在本实施例中，栅极介电层201a的构成材料为二氧化硅，栅极材料层201b的构成材料为多晶硅，栅极硬掩蔽层201c的构成材料为氮氧化硅。栅极介电层201a、栅极材料层201b以及栅极硬掩蔽层201c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

上述形成阱(well)结构、隔离结构以及栅极结构201的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。

接下来，在栅极结构201两侧形成侧壁体202。本实施例中，侧壁体202的材料为氮化硅。形成侧壁体202的工艺步骤包括：在半导体衬底200上形成氮化硅层；采用侧壁蚀刻（blanket etch）工艺蚀刻氮化硅层，以形成侧壁体202。

接下来，在侧壁体202之间的半导体衬底200形成嵌入式锗硅层203。形成嵌入式锗硅层203的工艺步骤包括：在侧壁体202之间的半导体衬底200中形成∑状凹槽，通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽，该工艺的具体步骤如下：先采用干法蚀刻工艺纵向蚀刻侧壁体202之间的半导体衬底200以形成沟槽，在本实施例中，采用CF₄和HBr作为主蚀刻气体，温度40-60℃，功率200-400W，偏压50-200V，蚀刻时间根据蚀刻深度而定，再采用各向同性的干法蚀刻工艺继续蚀刻所述沟槽，在所述沟槽的下方形成椭圆形凹槽，即形成碗状凹槽，在本实施例中，采用Cl₂和NF₃作为主蚀刻气体，温度40-60℃，功率100-500W，偏压0-10V，蚀刻时间根据所述碗状凹槽的侧壁向半导体衬底200的沟道区凹进的深度而定，最后采用湿法蚀刻工艺扩展蚀刻所述碗状凹槽，以形成∑状凹槽，所述湿法蚀刻的温度为20-50℃，时间依据∑状凹槽的期望尺寸而定，一般为100-400s，在本实施例中，采用四甲基氢氧化铵（TMAH）溶液作为所述湿法蚀刻的腐蚀液；沉积锗硅以完全填充所述∑状凹槽，形成嵌入式锗硅层203，作为示例，嵌入式锗硅层203的锗含量（锗原子百分比）为5-50％，嵌入式锗硅层203为单层结构或多层结构，所述多层结构中的锗含量不同以形成锗浓度变化梯度，需要说明的是，形成的嵌入式锗硅层203可以掺杂硼，所述沉积为低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）、物理气相沉积（PVD）、原子层沉积（ALD）和分子束外延（MBE）中的一种，所述沉积的温度为100-1000℃。

接下来，在嵌入式锗硅层203上形成帽层204。采用原位外延生长工艺形成帽层204，即形成帽层204所采用的外延生长工艺与形成嵌入式锗硅层203所采用的外延生长工艺在同一个反应腔室中进行。作为示例，帽层204的构成材料可以是硅（Si）或者硼硅（SiB），也可以是掺杂硼和碳的单晶硅（SiCB）。

接着，如图2B所示，对帽层204进行氧化处理，在其顶部形成氧化层205。所述氧化处理的持续时间为5sec-10min，所述氧化处理所使用的化学物质为具有强氧化性的物质，优选臭氧水或者双氧水，其中，臭氧水中臭氧的浓度为1-100ppm。

接着，如图2C所示，蚀刻去除侧壁体202。在本实施例中，采用湿法蚀刻实施所述蚀刻，其腐蚀液为磷酸。

至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，包括实施LDD注入以在栅极结构201两侧的半导体衬底200中形成LDD注入区。根据本发明，形成嵌入式锗硅层203及其顶部的帽层204之后，蚀刻去除栅极结构201两侧的侧壁体202的过程中，可以避免蚀刻产生的颗粒残留物对嵌入式锗硅层203的危害以及蚀刻腐蚀液对嵌入式锗硅层203及其顶部的帽层204的损伤。

参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供形成有栅极结构的半导体衬底，在栅极结构的两侧形成有侧壁体，在侧壁体之间的半导体衬底中形成有嵌入式锗硅层；

在步骤302中，在嵌入式锗硅层的顶部形成帽层；

在步骤303中，对帽层进行氧化处理，在帽层的顶部形成氧化层；

在步骤304中，蚀刻去除侧壁体。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法，包括：

提供形成有栅极结构的半导体衬底，在所述栅极结构的两侧形成有侧壁体，在所述侧壁体之间的半导体衬底中形成有嵌入式锗硅层；

在所述嵌入式锗硅层的顶部形成帽层；

对所述帽层进行氧化处理，在所述帽层的顶部形成氧化层；

蚀刻去除所述侧壁体。

2.根据权利要求1所述的方法，其特征在于，形成所述嵌入式锗硅层的工艺步骤包括：采用先干法蚀刻再湿法蚀刻的工艺在所述侧壁体之间的半导体衬底中形成∑状凹槽；沉积锗硅以完全填充所述∑状凹槽，形成所述嵌入式锗硅层。

3.根据权利要求2所述的方法，其特征在于，所述沉积为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积、物理气相沉积、原子层沉积或分子束外延。

4.根据权利要求3所述的方法，其特征在于，所述沉积的温度为100-1000℃。

5.根据权利要求1所述的方法，其特征在于，所述嵌入式锗硅层为单层结构或多层结构，所述多层结构中的锗含量不同以形成锗浓度变化梯度。

6.根据权利要求1所述的方法，其特征在于，所述帽层的构成材料为硅、硼硅或者掺杂硼和碳的单晶硅。

7.根据权利要求1所述的方法，其特征在于，所述氧化处理的持续时间为5sec-10min，所述氧化处理所使用的化学物质为具有强氧化性的物质。

8.根据权利要求7所述的方法，其特征在于，所述具有强氧化性的物质为臭氧水或者双氧水，所述臭氧水中臭氧的浓度为1-100ppm。

9.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻实施所述蚀刻，腐蚀液为磷酸。

10.根据权利要求1所述的方法，其特征在于，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。