CN102938377A - 半导体结构及其形成方法，pmos晶体管及其形成方法 - Google Patents
半导体结构及其形成方法，pmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN102938377A CN102938377A CN2011102334959A CN201110233495A CN102938377A CN 102938377 A CN102938377 A CN 102938377A CN 2011102334959 A CN2011102334959 A CN 2011102334959A CN 201110233495 A CN201110233495 A CN 201110233495A CN 102938377 A CN102938377 A CN 102938377A
- Authority
- CN
- China
- Prior art keywords
- layer
- sige
- germanium
- silicon
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，一种PMOS晶体管及其形成方法。本发明所提供的PMOS晶体管形成方法包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；在所述第一凹槽的侧壁形成硅外延层；形成所述硅外延层后，在所述第一凹槽内形成硅锗层，所述硅锗层低于所述半导体衬底或者与所述半导体衬底齐平；进行退火处理，激活所述硅锗层内的掺杂离子形成源、漏极。通过本发明可以提高硅锗层的应力性能。
Description
技术领域
本发明涉及半导体领域，特别涉及半导体结构及其形成方法，PMOS晶体管及其形成方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。
目前，采用嵌入式锗硅(Embedded GeSi)技术，即在需要形成源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS晶体管的性能。
在专利号US7569443的美国专利中公开了一种在PMOS晶体管的源、漏区形成外延硅锗源、漏区的方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；然后在栅极结构两侧形成凹槽，并在所述凹槽内外延形成硅锗层，并对所述硅锗层进行p型掺杂以形成PMOS晶体管的源漏区。
但是实际中发现，通过上述方法所形成的硅锗层的应力性能不够好。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，PMOS晶体管及其形成方法。以解决现有的硅锗层应力性能不够好的问题。
为解决上述问题，本发明一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底内形成有第一凹槽；
在所述第一凹槽的侧壁形成硅外延层；
形成硅外延层后，在所述第一凹槽内形成硅锗层。
可选地，所述第一凹槽的形状是sigma形状。
可选地，所述硅外延层的形成工艺为：温度是650-800摄氏度，压力是5-20torr，硅源气体为SiH4或SiCl2H4，硅源气体的流量是30-200sccm，选择性气体是HCl，选择性气体的流量是50-300sccm。
可选地，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层和硅锗体层。
可选地，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层、第一硅锗渐变层、硅锗体层，其中，所述硅锗种子层的厚度是10-200埃，锗的含量是1％-20％；第一硅锗渐变层的厚度是10-20埃，锗的含量从0逐渐增加到硅锗体层中的锗含量；硅锗体层的厚度是100-500埃，锗的含量是20-40％，硅锗体层中硼的含量是0-2E20/立方厘米。
可选地，形成所述硅锗层的工艺参数为：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。
可选地，形成所述硅锗层的工艺的反应气体还包括硼源气体，所述硼源气体是B2H6或BH3，硼源气体的流量是1-1000sccm。
可选地，所述硅锗层与第一凹槽的底部之间还形成有硅外延层。
可选地，所述硅外延层的厚度是3-100埃。
相应地，本发明还提供一种半导体结构，包括：半导体衬底，所述半导体衬底内形成有第一凹槽；位于所述第一凹槽内的硅锗层；位于所述第一凹槽侧壁与硅锗层之间的硅外延层。
可选地，所述第一凹槽的形状是sigma形状。
可选地，还包括位于所述第一凹槽的底部与硅锗层之间硅外延层。
可选地，所述硅外延层的厚度是3-100埃。
可选地，所述硅锗层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层。
可选地，所述硅锗体层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层。
本发明还提供一种PMOS晶体管形成方法，包括：
提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；
在所述第一凹槽的侧壁形成硅外延层；
形成所述硅外延层后，在所述第一凹槽内形成硅锗层，所述硅锗层低于所述半导体衬底或者与所述半导体衬底齐平；
进行退火处理，激活所述硅锗层内的掺杂离子形成源、漏极。
可选地，所述第一凹槽具有sigma形状。
可选地，所述硅外延层的形成工艺为：温度是650-800摄氏度，压力是5-20torr，硅源气体为SiH4或SiCl2H4，硅源气体的流量是30-200sccm，选择性气体是HCl，选择性气体的流量是50-300sccm。
可选地，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层、第一硅锗渐变层、硅锗体层，其中，所述硅锗种子层的厚度是10-200埃，锗的含量是1％-20％；第一硅锗渐变层的厚度是10-200埃，锗的含量从0逐渐增加到硅锗体层中的锗含量；硅锗体层的厚度是100-500埃，锗的含量是20-40％，硅锗体层中硼的含量是0-2E20/立方厘米。
可选地，形成所述硅锗层的工艺参数为：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。
可选地，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层和硅锗体层。
可选地，在所述硅锗层和第一凹槽底部之间形成硅外延层。
可选地，形成所述硅锗体层的工艺的反应气体还包括硼源气体，所述硼源气体是B2H6或BH3，硼源气体的流量是1-1000sccm。
可选地，所述硅锗种子层与第一凹槽的底部之间还形成有硅外延层。
可选地，所述硅外延层的厚度是3-100埃。
可选地，还包括在所述硅锗体层表面形成覆盖层，所述覆盖层的材料是硅或者硅锗。
可选地，所述硅锗体层和覆盖层之间还形成有第二硅锗渐变层，所述第二硅锗渐变层中的锗含量沿着从硅锗体层到覆盖层的方向逐渐减小。
本发明还提供一种PMOS晶体管，包括：半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；位于所述第一凹槽内的硅锗层，所述硅锗层低于所述半导体衬底或者与所述半导体衬底齐平，所述硅锗层构成源、漏极；位于所述第一凹槽侧壁与硅锗层之间的硅外延层。
可选地，所述第一凹槽的形状是sigma形状。
可选地，所述硅外延层的厚度是3-100埃。
可选地，所述硅锗层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层。
可选地，所述硅锗体层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层，其中，所述硅锗种子层的厚度是10-200埃，锗的含量是1％-20％；第一硅锗渐变层的厚度是10-200埃，锗的含量从0逐渐增加到硅锗体层中的锗含量；硅锗体层的厚度是100-500埃，锗的含量是20-40％，硅锗体层中硼的含量是0-2E20/立方厘米。
可选地，位于所述硅锗层与第一凹槽底部之间的硅外延层。
可选地，位于所述硅锗层表面的覆盖层。
与现有技术相比，本发明具有以下优点：
本发明的技术方案在第一凹槽的侧壁与硅锗层之间形成硅外延层，所述硅外延层可以修复在形成第一凹槽的过程中对第一凹槽侧壁所造成的损伤，使第一凹槽的侧壁变得平整且没有缺陷，所以可以提高后续形成的硅锗层的质量，进而提高硅锗层的应力性能；
进一步，本发明的技术方案中所述第一凹槽的形状是sigma形状，因为sigma形状的第一凹槽的侧壁向位于栅极结构底部的沟道区凹陷，所以可以减小后续形成的硅锗层与沟道区的距离，从而提高硅锗层对沟道区的应力作用；
进一步，本发明的技术方案在硅锗种子层与硅锗体层之间形成第一硅锗渐变层，所述第一硅锗渐变层中锗的含量沿从硅锗种子层到硅锗体层的方向逐渐增加，从而避免了因为硅锗种子层与硅锗体层之间锗含量相差过大，而引起的硅锗体层错位。
附图说明
图1是硅锗材料在相同工艺条件下，在不同晶面取向的晶体表面的生长速度示意图；
图2是本发明第一实施例所提供的PMOS晶体管形成方法的流程示意图；
图3至图7是本发明第一实施例所提供的PMOS晶体管形成过程的剖面结构示意图；
图8是本发明第二实施例所提供的PMOS晶体管形成方法的流程示意图；
图9至图13是本发明第一实施例所提供的PMOS晶体管形成过程的剖面结构示意图；
图14是本发明第二实施例所提供的PMOS晶体管形成方法的流程示意图；
图15至图16是本发明第一实施例所提供的PMOS晶体管形成过程的剖面结构示意图；
图17至图20是本发明的实施例中锗源气体和选择性气体的流量增加方式的示例性的示意图。
具体实施方式
由背景技术可知，现有的硅锗层的应力性能不够好。发明人针对上述问题进行研究，发现受刻蚀工艺的影响，所形成的第一凹槽的表面会比较粗糙，所以在第一凹槽内通过外延工艺所形成的硅锗层的质量会受到影响，使得所形成的硅锗层的应力性能不够好。对此，发明人采用如下解决办法：在形成硅锗层的工艺中，先在第一凹槽的表面形成一层比较薄、且锗含量较低的硅锗种子层，所述硅锗种子层一方面可以修复湿法刻蚀工艺中所形成的粗糙的表面，另一方面可以减小后续形成的锗含量较大的硅锗体层与衬底之间的应力。
但是，在发明人进一步的研究中发现，硅锗材料在不同晶面取向的硅表面的生长速率相差很大，请参考图1，图1是在温度为700摄氏度、压强为20托，SiCl2H4(DCS)与氢气的流量比是0.01的工艺环境下，硅锗材料在不同晶面取向的硅材料表面的生长速度与硅烷与氢气的流量比值的关系，在图1中，氢气的流量不变，锗烷的流量逐渐增加，曲线A、B、C分别为硅锗材料在晶面取向为(100)、(110)、(111)的硅衬底上的沉积速率随锗烷与氢气流量比值的变化关系。从图1可以看出，硅锗材料在晶面取向为(100)的硅材料的表面的生长速度远大于在晶面取向为(111)和(110)的硅材料表面的生长速度。又因为在实际中，为了形成具有sigma形状的第一凹槽，一般选取晶体取向为(100)的半导体衬底作为形成PMOS晶体管的平台，那么所形成的第一凹槽的底部的晶面取向是(100)，侧壁的晶面取向是(111)。所以在第一凹槽的侧壁形成硅锗外延层的工艺会比较复杂。
经过进一步研究，发明人在本发明的实施例中提供一种半导体结构及其形成方法，以及一种PMOS晶体管及其形成方法。
本发明的实施例所提供的半导体结构形成方法包括：提供半导体衬底，所述半导体衬底内形成有第一凹槽；在所述第一凹槽的侧壁形成硅外延层；形成硅外延层后，在所述第一凹槽内形成硅锗层。
本发明的实施例所提供的半导体结构包括：半导体衬底，所述半导体衬底内形成有第一凹槽；位于所述第一凹槽内的硅锗层；位于所述第一凹槽侧壁与硅锗层之间的硅外延层。
本实施例所提供的半导体结构及其形成方法中，通过在第一凹槽的侧壁形成硅外延层，修复第一凹槽侧壁上的缺陷，形成光滑的表面，从而提高后续形成的硅锗层的质量。
本发明的实施例所提供的半导体结构及其形成方法，可以用于形成PMOS晶体管的源、漏极，也可以用于形成其他结构，比如在本发明的一个实施例中，所述半导体结构及其形成方法被用于形成一种填充结构，在所述硅锗层内掺杂，还可以形成具有抗辐射性的填充结构。
第一实施例
图2是本发明第一实施例所提供的PMOS晶体管形成方法的流程示意图，包括：
步骤S101，提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；
步骤S102，在所述第一凹槽的侧壁和底部形成硅外延层；
步骤S103，在所述硅外延层的表面形成硅锗种子层；
步骤S104，在所述硅锗种子层的表面形成硅锗体层，所述硅锗体层低于所述半导体衬底或者与所述半导体衬底齐平，并对所述硅锗体层掺入p型离子；
步骤S105，进行退火处理，激活所述硅锗体层内的掺杂离子形成源、漏极。
相应地，本发明还提供通过上述方法所形成的PMOS晶体管。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
图3至图7是本发明第一实施例所提供的PMOS晶体管形成过程的剖面结构示意图。
首先，参考图3，提供半导体衬底200，所述半导体衬底200表面形成有栅极结构(未标示)，所述栅极结构两侧的半导体衬底200内形成有第一凹槽210。
本实施例中，所述半导体衬底200是晶面取向为(100)的硅衬底，所述第一凹槽210具有sigma形状。
所述第一凹槽210具有sigma形状的好处是，所述第一凹槽210的侧壁向沟道区凹陷，从而可以减小后续形成的硅锗层与沟道区的距离，进而增强硅锗层对沟道区的应力效果，以更好地提高PMOS晶体管的性能。所述沟道区位于栅极结构底部的半导体衬底200内。在本发明的其他实施例中，所述第一凹槽210还可以具有sigma之外的形状，比如U形或V形。
形成具有sigma形状的第一凹槽210的方法是：先在采用干法刻蚀工艺在栅极结构两侧的半导体衬底内形成开口，所述开口的形状为U形；然后利用湿法刻蚀工艺对所述开口进行刻蚀，比如采用TMAH溶液进行湿法刻蚀，由于TMAH溶液沿(100)和(110)晶面的刻蚀速度大于沿(111)晶面的刻蚀速度，所以形成具有sigma形状的第一凹槽210。
参考图4，在所述第一凹槽210的侧壁和底部形成硅外延层220。
本实施例中，所述硅外延层220形成在第一凹槽210的侧壁和底部，在本发明的其他实施例中，所述硅外延层220还可以只生长在第一凹槽210的侧壁，因为后续形成在所述第一凹槽210底部的硅锗种子层可以修复位于第一凹槽210底部的缺陷。在形成所述硅外延层220之后，第一凹槽210的表面缺陷被修复，并且修复后的第一凹槽210表面光滑、平整，为后续形成高质量的硅锗层提供了基础。
本实施例中，所述硅外延层220的形成工艺为：温度是650-800摄氏度，压力是5-20torr，硅源气体为SiH4或SiCl2H4，硅源气体的流量是30-200sccm，选择性气体是HCl，选择性气体的流量是50-300sccm。形成在所述第一凹槽210的侧壁的硅外延层的晶面取向与第一凹槽侧壁的晶面取向相同；形成在所述第一凹槽210的底部的硅外延层的晶面取向与第一凹槽底部的晶面取向相同。
本实施例中，所述硅外延层220的厚度是3-200埃，优选地为3-100埃，更优选地为30-50埃。所述硅外延层220的厚度过小可能不足以修复在形成第一凹槽210的工艺中，对第一凹槽210的表面所造成的损伤；所述硅外延层220的厚度过大，会因为减小后续形成的硅锗层的体积，而减小硅锗层对沟道区的应力。
参考图5，在所述硅外延层220的表面形成硅锗种子层230。
因为在形成掺有p型离子的硅锗体层之后，会进行高温处理以激活掺杂离子，为了防止由于所述p型离子扩散到半导体衬底200中而引起源、漏区电阻率发生偏移，先在所述硅外延层220表面形成硅锗种子层230，所述硅锗种子层230可以起到防止硅锗体层的掺杂离子向半导体衬底200扩散的作用。
所述硅锗种子层230还可以减小半导体衬底200与后续形成的锗含量比较高硅锗体层之间晶格不匹配程度，避免因为后续形成的硅锗体层中锗的含量比较高，硅锗体层与半导体衬底200的晶格不匹配程度高而引起的硅锗体层错位。
在其他实施例中，所述硅锗种子层230还可以只形成在位于第一凹槽底部的硅外延层的表面。
硅锗种子层是既可以只形成在底部，也可以同时形成在底部和侧壁。
本实施例中，形成所述硅锗种子层230的工艺条件是：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。
本实施例中，所述硅锗种子层230的厚度是10-200埃，锗的含量是1％-20％，在形成硅锗种子层230的过程中，锗源气体的流量保持不变。
参考图6，所述硅锗种子层230的表面形成硅锗体层240，所述硅锗体层240低于所述半导体衬底200或者与所述半导体衬底200齐平，并对所述硅锗体层240掺入p型离子。
所述硅锗体层240为形成PMOS晶体管的源、漏极提供平台，且向沟道区提供应力。
所述硅锗体层240可以与半导体衬底200齐平，也可以略低于半导体衬底200，后续形成在硅锗体层240表面的覆盖层会填充满所述第一凹槽。
本实施例中，形成所述硅锗体层240的工艺条件是：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。
在形成硅锗体层240之后，对所述硅锗体层240进行p型掺杂，优选地，掺入硼离子。
在本发明的其他实施例中，还可以在形成硅锗体层240的工艺中，通入硼源气体，在形成硅锗体层240的过程中，原位掺入硼离子，作为一个实施例，所述硼源气体是B2H6或BH3，硼源气体的流量是1-1000sccm。
本实施例中，所述硅锗体层240的厚度是100-500埃，锗的含量是20-40％，硅锗体层240中硼的含量是0-2E20/立方厘米，在形成硅锗体层240的过程中，锗源气体的流量保持不变。
所述硅锗种子层230，硅锗体层240构成形成在第一凹槽内的硅锗层。
参考图7，在所述硅锗体层240表面形成覆盖层250。
在本实施例中，所述覆盖层250的材料是硅或者硅锗。
在覆盖层250的材料是硅锗的情况下，所述覆盖层250的形成工艺为：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。所形成的覆盖层250中锗的含量是0-20％。
进行退火处理，激活所述硅锗体层240内的掺杂离子形成源、漏极。
本实施例中，通过在第一凹槽的表面形成硅外延层，修复了在形成第一凹槽的工艺中对第一凹槽表面造成的损伤，在形成硅外延层后，第一凹槽表面光滑，从而有利于后续过程中形成高质量的硅锗层；
进一步，本实施例在硅外延层与硅锗体层之间形成硅锗种子层，所述硅锗种子层中的锗含量比较小，从而避免了因为硅锗体层中锗含量与半导体衬底中锗含量相差过大，而引起错位。
相应地，本发明的实施例还提供通过上述方法所形成的PMOS晶体管。
请参考图7，本发明的实施例所提供的PMOS晶体管包括：半导体衬底200，所述半导体衬底200表面形成有栅极结构(未标示)，所述栅极结构两侧的半导体衬底200内形成有第一凹槽；位于所述第一凹槽侧壁和底部的硅外延层220，位于所述硅外延层220表面的硅锗种子层230，位于所述硅锗种子层230表面的硅锗体层240，所述硅锗体层240低于所述半导体衬底200或者与所述半导体衬底200齐平，所述硅锗体层240构成源、漏极。
优选地，所述硅锗体层表面还形成有覆盖层250，所述覆盖层250的材料是硅或者硅锗。
第二实施例
图8是本发明的第二实施例所提供的PMOS晶体管形成方法的流程示意图，包括：
步骤S201，提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；
步骤S202，在所述第一凹槽的侧壁形成硅外延层；
步骤S203，形成硅外延层后，在所述第一凹槽的底部形成硅锗种子层；
步骤S204，在所述硅锗种子层的表面形成第一硅锗渐变层；
步骤S205，在所述第一硅锗渐变层表面形成硅锗体层，所述硅锗体层低于所述半导体衬底或者与所述半导体衬底齐平，并对所述硅锗体层掺入p型离子；
步骤S206，进行退火处理，激活所述硅锗层内的掺杂离子形成源、漏极。
图9至图13是本发明第二实施例所提供的PMOS晶体管形成过程的剖面结构示意图。
步骤S201可以参见第一实施例中的步骤S101。
参考图9，在所述第一凹槽210的侧壁形成硅外延层320。
刻蚀形成第一凹槽210的工艺会对第一凹槽210的表面造成损伤，使得第一凹槽的表面比较粗糙，不利于形成硅锗层。形成在第一凹槽侧壁的所述硅外延层320可以修复第一凹槽的侧壁，使得侧壁表面变得平滑，有利于后续形成高质量的硅锗层。
本实施例中，所述硅外延层220的厚度是3-200埃，优选地为3-100埃，更优选地为30-50埃。所述硅外延层220的厚度过小可以不足以修复在形成第一凹槽210的工艺中，对第一凹槽210的表面所造成的损伤；所述硅外延层220的厚度过大，会因为减小后续形成的硅锗层的体积，而减小硅锗层对沟道区的应力。
参考图10，形成硅外延层320后，在所述第一凹槽210的底部形成硅锗种子层330。
本实施例，形成硅锗种子层330的工艺条件可以参见步骤S103，所形成的所述硅锗种子层330的厚度是10-200埃，锗的含量是1％-20％。所述硅锗种子层330可以修复第一凹槽210底部的缺陷；同时，所述硅锗种子层330中锗的含量相对比较小，可以避免因为后续形成的硅锗体层与半导体衬底200之间锗含量相差过大而造成晶格不匹配，并引起错位。
在本发明的其他实施例中，因所述硅锗种子层330还可以形成在第一凹槽210的底部以及硅外延层320的表面。
综上，在形成所述硅外延层320和硅锗种子层330后，第一凹槽210表面的缺陷和损伤都已经被修复，为后续形成质量良好的硅锗体层做好准备。
参考图11，在所述硅锗种子层330的表面形成第一硅锗渐变层340。
本实施例，形成第一硅锗渐变层340的工艺条件为：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。其中，锗源气体的流量逐渐增加，比如，在一个实施例中，锗源气体的流量从10-20sccm，逐渐增加到900-950sccm，所形成的第一硅锗渐变层340中锗的含量沿着从硅锗种子层330到后续形成的硅锗体层的方法逐渐从零增加到硅锗体层中的锗含量，从而避免了因为硅锗体层与硅锗种子层330的锗含量相差过大，而引起硅锗体层错位。
本实施例中，锗源气体的流量逐渐增加的目的是避免在硅锗种子层和硅锗体层之间因为锗含量突然大幅增加而引起错位。具体指的是锗源气体整体上有增加的趋势，并且是渐变式的增加，而没有快速的突变式增加。锗源气体的流量可以沿直线发生变化，比如如图17所示沿y＝kx+b的轨迹发生变化，其中y代表锗源气体和选择性气体的流量，x代表时间，k是大于零的常数，b为一常数，b可以为零；锗源气体和选择性气体的流量还可以如图18所示沿y＝ax+b的轨迹增加，其中a是一大于1的常数；锗源气体和选择性气体的流量还可以如图19所示沿着y＝xn+b的轨迹增加，其中n是一大于零的常数(图19中n小于1，在其他情况中n也可以大于1)；锗源气体和选择性气体的流量还可以如图20所示在某一时间段有一缓慢的下降沿(图17至图20示例性地说明了锗源气体和选择性气体的流量可以以一定的方式逐渐增加，在本发明的实施例中，锗源气体和选择性气体的流量的增加方式可以不同于图17至图20所示出的方式，也可以以图17至图20所示出的方式的组合增加，需要满足的是锗源气体和选择性气体的流量匹配)。
本实施例中，所述第一硅锗渐变层340的厚度是10-200埃，所述第一硅锗渐变层340的厚度过小，可能会因为锗含量增加速度过快，而导致第一硅锗渐变层340与硅锗体层，或者第一硅锗渐变层340与硅锗种子层330的晶格不匹配，并引起第一硅锗渐变层340错位，或锗渐体层错位；所述第一硅锗渐变层340厚度过大，会因为源、漏体积过小而影响器件性能。
参考图12，在所述第一硅锗渐变层340表面形成硅锗体层350，所述硅锗体层350低于所述半导体衬底200或者与所述半导体衬底200齐平，并对所述硅锗体层掺入p型离子。
所述硅锗体层350与第一硅锗渐变层340，以及硅锗种子层330构成硅锗层，对位于栅极结构底部的半导体衬底200内的沟道区产生应力。
后续对所述硅锗体层350退火，激活所述硅锗体层350中的掺杂离子，形成PMOS晶体管的源、漏极。
所述硅锗体层350的形成工艺可以参见第一实施例。可以选择在形成硅锗体层350的工艺中，通入含硼离子的气体，从而以原位掺杂的方法在所述硅锗体层350中掺入硼离子；也可以在形成硅锗体层350之后，采用离子注入的方法对所述硅锗体层350掺入硼离子。
本实施例中，所述硅锗体层350的厚度是100-500埃，锗的含量是20-40％，硅锗体层350中硼的含量是0-2E20/立方厘米。
参考图13，形成所述硅锗体层350之后，还可以在所述硅锗体层350表面形成含硅的覆盖层360，所述覆盖层360的材料是硅或者硅锗，所述覆盖层360为后续形成金属硅化物提供硅源。
进一步，所述覆盖层360和硅锗体层350之间还可以形成锗含量沿着从硅锗体层350到覆盖层360逐渐减小的第二硅锗渐变层，第二硅锗渐变层可以避免因为硅锗体层350与覆盖层360之间锗含量相差过大而引起错位。
进行退火处理，激活所述硅锗体层350内的掺杂离子形成源、漏极370。
本实施例所提供的PMOS晶体管形成方法中，在第一凹槽侧壁形成硅外延层，所述硅外延层修复第一凹槽侧壁的缺陷；在所述第一凹槽底部形成硅锗种子层，所述硅锗种子层修复第一凹槽底部的缺陷，并避免直接在第一凹槽底部形成硅锗体层引起硅锗体层错位；之后，在硅锗种子层表面形成第一硅锗渐变层，所述第一硅锗渐变层可以避免因为硅锗体层与硅锗种子层之间锗含量相差过大而引起硅锗体层错位。
相应地，本实施例还提供一种PMOS晶体管，请参考图13，包括：半导体衬底200，所述半导体衬底200表面形成有栅极结构(未标示)，所述栅极结构两侧的半导体衬底200内形成有第一凹槽；位于所述第一凹槽侧壁的硅外延层320；位于所述第一凹槽底部的硅锗种子层330；位于所述硅锗种子层330表面的第一硅锗渐变层340；位于所述第一硅锗渐变层340表面的硅锗体层350，所述硅锗体层350低于所述半导体衬底200或者与所述半导体衬底200齐平；位于所述栅极结构两侧的源、漏极370。
第三实施例
图14本发明的第三实施例所提供的PMOS晶体管形成方法的流程示意图，包括：
步骤S301，提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；
步骤S302，在所述第一凹槽的侧壁和底部形成硅外延层；
步骤S303，在所述硅外延层的表面形成硅锗种子层；
步骤S304，在所述硅锗种子层与第一凹槽底部正对的表面形成第一硅锗渐变层；
步骤S305，在所述第一硅锗渐变层表面形成硅锗体层，所述硅锗体层低于所述半导体衬底或者与所述半导体衬底齐平，并对所述硅锗体层掺入p型离子；
步骤S306，进行退火处理，激活所述硅锗层内的掺杂离子形成源、漏极。
图15和图16是本发明第三实施例所提供的PMOS晶体管的形成方法的流程示意图。
步骤S301至步骤S303可以参见第一实施例的步骤S101至步骤S103。
下文中在图5的基础上对本发明进行描述。
参考图15，在所述硅锗种子层230与第一凹槽底部正对的表面形成第一硅锗渐变层440。
所述第一硅锗渐变层的锗含量从硅锗种子层到硅锗体层逐渐增加。
所述第一硅锗渐变层440的形成工艺可以参见第二实施例的步骤S204。
参考图16，在所述第一硅锗渐变层440表面形成硅锗体层450，所述硅锗体层450低于所述半导体衬底200或者与所述半导体衬底200齐平，并对所述硅锗体层450掺入p型离子。
所述硅锗种子层、硅锗体层、第一硅锗渐变层构成硅锗层，所述硅锗层对沟道区提供应力。
可选地，还可以在所述硅锗体层表面形成覆盖层。
对硅锗体层掺入p型离子后，进行退火处理，激活所述硅锗层内的掺杂离子形成源、漏极。
本发明的实施例还提供通过上述方法所形成的PMOS晶体管。请参考图16，本发明的实施例所提供的PMOS晶体管包括：半导体衬底200，所述半导体衬底200表面形成有栅极结构(未标示)，所述栅极结构两侧的半导体衬底200内形成有第一凹槽；位于所述第一凹槽侧壁和底部的硅外延层220，位于所述硅外延层220表面的硅锗种子层230，位于所述硅锗种子层230与第一凹槽底部正对的表面的第一硅锗渐变层440，位于所述第一硅锗渐变层440表面硅锗体层240，所述硅锗体层240低于所述半导体衬底200或者与所述半导体衬底200齐平，所述硅锗体层240构成源、漏极。
本实施例中，通过在第一凹槽的底部和侧壁依次形成硅外延层和硅锗种子层，修复第一凹槽表面的缺陷，为形成硅锗体层提供良好的平台；
进一步，本实施例中，在硅锗种子层和硅锗体层之间形成锗含量从硅锗种子层到硅锗体层逐渐增加的第一硅锗渐变层，从而避免了因为硅锗体层的锗含量与硅锗种子层的锗含量相差过大而引起错位。
综上，本发明的技术方案在第一凹槽的侧壁与硅锗层之间形成硅外延层，所述硅外延层可以修复在形成第一凹槽的过程中对第一凹槽侧壁所造成的损伤，使第一凹槽的侧壁变得平整且没有缺陷，所以可以提高后续形成的硅锗层的质量，进而提高硅锗层的应力性能；
进一步，本发明的技术方案中所述第一凹槽的形状是sigma形状，因为sigma形状的第一凹槽的侧壁向位于栅极结构底部的沟道区凹陷，所以可以减小后续形成的硅锗层与沟道区的距离，从而提高硅锗层对沟道区的应力作用；
进一步，本发明的技术方案在硅锗种子层与硅锗体层之间形成第一硅锗渐变层，所述第一硅锗渐变层中锗的含量沿从硅锗种子层到硅锗体层的方向逐渐增加，从而避免了因为硅锗种子层与硅锗体层之间锗含量相差过大，而引起的硅锗体层错位。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (34)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有第一凹槽；
在所述第一凹槽的侧壁形成硅外延层；
形成所述硅外延层后，在所述第一凹槽内形成硅锗层。
2.依据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽的形状是sigma形状。
3.依据权利要求1所述的半导体结构的形成方法，其特征在于，所述硅外延层的形成工艺为：温度是650-800摄氏度，压力是5-20torr，硅源气体为SiH4或SiCl2H4，硅源气体的流量是30-200sccm，选择性气体是HCl，选择性气体的流量是50-300sccm。
4.依据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层和硅锗体层。
5.依据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层、第一硅锗渐变层、硅锗体层，其中，所述硅锗种子层的厚度是10-200埃，锗的含量是1％-20％；所述第一硅锗渐变层的厚度是10-20埃，锗的含量从0逐渐增加到所述硅锗体层中的锗含量；所述硅锗体层的厚度是100-500埃，锗的含量是20-40％，硅锗体层中硼的含量是0-2E20/立方厘米。
6.依据权利要求1或4或5所述的半导体结构的形成方法，其特征在于，还包括，在所述硅锗层和第一凹槽底部之间形成硅外延层。
7.依据权利要求6所述的半导体结构的形成方法，其特征在于，形成所述硅锗层的工艺参数为：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。
8.依据权利要求7所述的半导体结构的形成方法，其特征在于，形成所述硅锗层的工艺的反应气体还包括硼源气体，所述硼源气体是B2H6或BH3，硼源气体的流量是1-1000sccm。
9.依据权利要求1所述的半导体结构的形成方法，其特征在于，所述硅锗层与第一凹槽的底部之间还形成有硅外延层。
10.依据权利要求1或9所述的半导体结构的形成方法，其特征在于，所述硅外延层的厚度是3-100埃。
11.一种半导体结构，包括：半导体衬底，所述半导体衬底内形成有第一凹槽；位于所述第一凹槽内的硅锗层；其特征在于，还包括：位于所述第一凹槽侧壁与硅锗层之间的硅外延层。
12.依据权利要求10所述的半导体结构，其特征在于，所述第一凹槽的形状是sigma形状。
13.依据权利要求11所述的半导体结构，其特征在于，还包括位于所述第一凹槽的底部与硅锗层之间硅外延层。
14.依据权利要求11所述的半导体结构，其特征在于，所述硅外延层的厚度是10-200埃。
15.依据权利要求11所述的半导体结构，其特征在于，所述硅锗层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层。
16.依据权利要求11所述的半导体结构，其特征在于，所述硅锗层包括依次形成在所述第一凹槽底部的硅锗种子层以及硅锗体层。
17.一种PMOS晶体管形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；
在所述第一凹槽的侧壁形成硅外延层；
形成所述硅外延层后，在所述第一凹槽内形成硅锗层，所述硅锗层低于所述半导体衬底或者与所述半导体衬底齐平；
进行退火处理，激活所述硅锗层内的掺杂离子形成源、漏极。
18.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，所述第一凹槽具有sigma形状。
19.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，所述硅外延层的形成工艺为：温度是650-800摄氏度，压力是5-20torr，硅源气体为SiH4或SiCl2H4，硅源气体的流量是30-200sccm，选择性气体是HCl，选择性气体的流量是50-300sccm。
20.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层和硅锗体层。
21.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，形成所述硅锗层的步骤包括依次在所述第一凹槽底部形成硅锗种子层、第一硅锗渐变层、硅锗体层，其中，所述硅锗种子层的厚度是10-200埃，锗的含量是1％-20％；第一硅锗渐变层的厚度是10-200埃，锗的含量从0逐渐增加到硅锗体层中的锗含量；硅锗体层的厚度是100-500埃，锗的含量是20-40％，硅锗体层中硼的含量是0-2E20/立方厘米。
22.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，形成所述硅锗层的工艺参数为：温度是600-1100摄氏度，压强1-500托，硅源气体是SiH4或DCS，锗源气体是GeH4，还包括HCl气体以及氢气，其中硅源气体、锗源气体、HCl的流量均为1-1000sccm，氢气的流量是0.1-50slm。
23.依据权利要求20所述的PMOS晶体管形成方法，其特征在于，形成所述硅锗层的工艺的反应气体还包括硼源气体，所述硼源气体是B2H6或BH3，硼源气体的流量是1-1000sccm。
24.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，所述硅锗种子层与第一凹槽的底部之间还形成有硅外延层。
25.依据权利要求17所述的PMOS晶体管形成方法，其特征在于，所述硅外延层的厚度是3到100埃。
26.依据权利要求20所述的PMOS晶体管形成方法，其特征在于，还包括在所述硅锗体层表面形成覆盖层，所述覆盖层的材料是硅或者硅锗。
27.依据权利要求25所述的PMOS晶体管形成方法，其特征在于，所述硅锗体层和覆盖层之间还形成有第二硅锗渐变层，所述第二硅锗渐变层中的锗含量沿着从硅锗体层到覆盖层的方向逐渐减小。
28.一种PMOS晶体管，包括：半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有第一凹槽；位于所述第一凹槽内的硅锗层，所述硅锗层低于所述半导体衬底或者与所述半导体衬底齐平，所述硅锗层构成源、漏极；其特征在于，还包括：位于所述第一凹槽侧壁与硅锗层之间的硅外延层。
29.依据权利要求28所述的PMOS晶体管，其特征在于，所述第一凹槽的形状是sigma形状。
30.依据权利要求28所述的PMOS晶体管，其特征在于，所述硅外延层的厚度是3-100埃。
31.依据权利要求28所述的PMOS晶体管，其特征在于，所述硅锗层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层。
32.依据权利要求28所述的PMOS晶体管，其特征在于，所述硅锗体层包括依次形成在所述第一凹槽底部的硅锗种子层、第一硅锗渐变层以及硅锗体层，其中，所述硅锗种子层的厚度是10-200埃，锗的含量是1％-20％；第一硅锗渐变层的厚度是10-200埃，锗的含量从0逐渐增加到硅锗体层中的锗含量；硅锗体层的厚度是100-500埃，锗的含量是20-40％，硅锗体层中硼的含量是0-2E20/立方厘米。
33.依据权利要求28所述的PMOS晶体管，其特征在于，还包括：位于所述硅锗层与第一凹槽底部之间的硅外延层。
34.依据权利要求28所述的PMOS晶体管，其特征在于，还包括：位于所述硅锗层表面的覆盖层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110233495.9A CN102938377B (zh) | 2011-08-15 | 2011-08-15 | 半导体结构及其形成方法,pmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110233495.9A CN102938377B (zh) | 2011-08-15 | 2011-08-15 | 半导体结构及其形成方法,pmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102938377A true CN102938377A (zh) | 2013-02-20 |
| CN102938377B CN102938377B (zh) | 2015-06-03 |
Family
ID=47697267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110233495.9A Active CN102938377B (zh) | 2011-08-15 | 2011-08-15 | 半导体结构及其形成方法,pmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102938377B (zh) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943507A (zh) * | 2014-03-24 | 2014-07-23 | 上海华力微电子有限公司 | 嵌入式锗硅外延位错缺陷的改善方法 |
| CN104425375A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104576372A (zh) * | 2013-10-10 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104821336A (zh) * | 2015-04-20 | 2015-08-05 | 上海华力微电子有限公司 | 用于使用保形填充层改善器件表面均匀性的方法和系统 |
| CN105529268A (zh) * | 2014-10-27 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105633154A (zh) * | 2014-11-26 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105632927A (zh) * | 2014-10-30 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN105655383A (zh) * | 2014-11-10 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104183493B (zh) * | 2013-05-21 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制作方法 |
| CN108630545A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109817713A (zh) * | 2017-11-22 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110246763A (zh) * | 2018-03-08 | 2019-09-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN111599763A (zh) * | 2020-05-29 | 2020-08-28 | 上海华力集成电路制造有限公司 | 嵌入式外延层的制造方法 |
| CN114072544A (zh) * | 2019-07-26 | 2022-02-18 | 应用材料公司 | 各向异性的外延生长 |
| CN114121660A (zh) * | 2020-08-31 | 2022-03-01 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| WO2023133980A1 (zh) * | 2022-01-17 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101087002A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 具有应力器件沟道的半导体结构及其形成方法 |
| US20080079024A1 (en) * | 2002-08-23 | 2008-04-03 | Richard Westhoff | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| CN101743627A (zh) * | 2007-03-30 | 2010-06-16 | 英特尔公司 | 在窄隔离有界的源极/漏极区上形成改善的epi填充的方法及由此形成的结构 |
| CN102104067A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 一种外延生长源/漏区的晶体管及制造方法 |
-
2011
- 2011-08-15 CN CN201110233495.9A patent/CN102938377B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080079024A1 (en) * | 2002-08-23 | 2008-04-03 | Richard Westhoff | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| CN101087002A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 具有应力器件沟道的半导体结构及其形成方法 |
| CN101743627A (zh) * | 2007-03-30 | 2010-06-16 | 英特尔公司 | 在窄隔离有界的源极/漏极区上形成改善的epi填充的方法及由此形成的结构 |
| CN102104067A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 一种外延生长源/漏区的晶体管及制造方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183493B (zh) * | 2013-05-21 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制作方法 |
| CN104425375A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104425375B (zh) * | 2013-08-27 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104576372A (zh) * | 2013-10-10 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN103943507A (zh) * | 2014-03-24 | 2014-07-23 | 上海华力微电子有限公司 | 嵌入式锗硅外延位错缺陷的改善方法 |
| CN105529268B (zh) * | 2014-10-27 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105529268A (zh) * | 2014-10-27 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105632927A (zh) * | 2014-10-30 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN105632927B (zh) * | 2014-10-30 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN105655383A (zh) * | 2014-11-10 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105633154B (zh) * | 2014-11-26 | 2020-04-21 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105633154A (zh) * | 2014-11-26 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104821336B (zh) * | 2015-04-20 | 2017-12-12 | 上海华力微电子有限公司 | 用于使用保形填充层改善器件表面均匀性的方法和系统 |
| CN104821336A (zh) * | 2015-04-20 | 2015-08-05 | 上海华力微电子有限公司 | 用于使用保形填充层改善器件表面均匀性的方法和系统 |
| CN108630545A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109817713A (zh) * | 2017-11-22 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110246763A (zh) * | 2018-03-08 | 2019-09-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN114072544A (zh) * | 2019-07-26 | 2022-02-18 | 应用材料公司 | 各向异性的外延生长 |
| CN111599763A (zh) * | 2020-05-29 | 2020-08-28 | 上海华力集成电路制造有限公司 | 嵌入式外延层的制造方法 |
| CN114121660A (zh) * | 2020-08-31 | 2022-03-01 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US20220069127A1 (en) * | 2020-08-31 | 2022-03-03 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
| CN114121660B (zh) * | 2020-08-31 | 2024-03-12 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| WO2023133980A1 (zh) * | 2022-01-17 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102938377B (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102938377B (zh) | 半导体结构及其形成方法,pmos晶体管及其形成方法 | |
| US6730551B2 (en) | Formation of planar strained layers | |
| US9530661B2 (en) | Method of modifying epitaxial growth shape on source drain area of transistor | |
| US9064688B2 (en) | Performing enhanced cleaning in the formation of MOS devices | |
| US9634096B2 (en) | Semiconductor device with trench isolation | |
| US20140252500A1 (en) | Sacrificial replacement extension layer to obtain abrupt doping profile | |
| US20150097235A1 (en) | Semiconductor device | |
| CN103426926B (zh) | 半导体结构及其形成方法、pmos晶体管及其形成方法 | |
| CN104124170A (zh) | 晶体管及其形成方法 | |
| KR101565644B1 (ko) | Epi 이상을 줄이기 위한 순환 증착 에칭 화학적 기상 증착 에피택시 | |
| US8815656B2 (en) | Semiconductor device and method with greater epitaxial growth on 110 crystal plane | |
| CN102104067A (zh) | 一种外延生长源/漏区的晶体管及制造方法 | |
| CN103943508A (zh) | Pmos器件的制造方法 | |
| CN102931058B (zh) | 半导体结构的形成方法,pmos晶体管的形成方法 | |
| CN105529268A (zh) | 晶体管及其形成方法 | |
| CN105514158A (zh) | 半导体结构和测试结构的形成方法、测试方法 | |
| CN103578996A (zh) | 晶体管制造方法 | |
| CN103871951B (zh) | 沟槽填充方法 | |
| CN103515237A (zh) | 晶体管的形成方法 | |
| CN102479711B (zh) | Pmos晶体管的形成方法 | |
| CN105097520A (zh) | 半导体结构的形成方法 | |
| CN103377941A (zh) | Pmos晶体管及形成方法 | |
| US20210057579A1 (en) | Transistor with strained superlattice as source/drain region | |
| CN110246763A (zh) | 半导体结构及其制造方法 | |
| CN103177962B (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |