CN104183493B - Pmos晶体管的制作方法 - Google Patents

Pmos晶体管的制作方法 Download PDF

Info

Publication number
CN104183493B
CN104183493B CN201310190613.1A CN201310190613A CN104183493B CN 104183493 B CN104183493 B CN 104183493B CN 201310190613 A CN201310190613 A CN 201310190613A CN 104183493 B CN104183493 B CN 104183493B
Authority
CN
China
Prior art keywords
side wall
substrate
oxide
star
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310190613.1A
Other languages
English (en)
Other versions
CN104183493A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310190613.1A priority Critical patent/CN104183493B/zh
Publication of CN104183493A publication Critical patent/CN104183493A/zh
Application granted granted Critical
Publication of CN104183493B publication Critical patent/CN104183493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种PMOS晶体管的制作方法，提供衬底，在衬底上形成栅极，在栅极周围形成第一侧墙，在两个相邻第一侧墙之间的衬底上形成保护层；在第一侧墙周围形成牺牲侧墙，牺牲侧墙底部在保护层上；以牺牲侧墙为掩膜，刻蚀保护层和衬底，在衬底内形成碗状或矩形凹槽；刻蚀去除碗状或矩形凹槽表面暴露在空气中形成的氧化物，在刻蚀过程中，保护层保护牺牲侧墙底部；去除氧化物后，刻蚀碗状或矩形凹槽形成sigma形凹槽；在sigma形凹槽内形成半导体材料；形成半导体材料后，去除牺牲侧墙，在第一侧墙周围形成第二侧墙；以第二侧墙为掩膜，对半导体材料进行离子注入形成源极和漏极。采用本发明的方法可以提高形成的PMOS晶体管性能。

Description

PMOS晶体管的制作方法
技术领域
本发明属于半导体制造领域，特别是涉及一种PMOS晶体管的制作方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGeTechnology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。
图1和图2是利用现有的嵌入式硅锗技术形成PMOS晶体管方法的剖面结构示意图。现有的嵌入式硅锗技术PMOS晶体管的形成方法具体如下：
请参考图1，提供衬底100，在所述衬底100上形成栅极101。接着，在栅极101的周围形成侧墙结构105，该侧墙结构105由里向外依次为氮化硅侧墙102、氧化硅侧墙103和氮化硅侧墙104。其中氧化硅侧墙103为“L”型。接着，以侧墙结构105为掩膜，干法刻蚀侧墙结构105两侧的衬底100，形成碗状凹槽106。
结合参考图2，形成碗状凹槽106后，采用TMAH溶液对碗状凹槽106进行湿法腐蚀，形成sigma形凹槽107。形成sigma形凹槽107后，在sigma形凹槽107内填充锗硅材料（图未示）。上述侧墙结构105中的氮化硅侧墙104的作用为形成合格的sigma形凹槽，并且调节合格的sigma形凹槽与栅极之间的距离。当合格的sigma形凹槽形成后，侧墙结构105中的氮化硅侧墙104的使命已经完成。接着，需要去除氮化硅侧墙104，去除氮化硅侧墙104后，在氧化硅侧墙103的周围形成新的氮化硅侧墙（图未示），以所述新的氮化硅侧墙为掩膜，对锗硅材料进行离子注入，形成源极和漏极。其中，新的氮化硅侧墙在形成源极和漏极的工艺中可以调节源极和漏极区域的大小。
但是，利用现有技术形成的PMOS晶体管性能不好。
发明内容
本发明要解决的技术问题是利用现有技术形成的PMOS晶体管性能不好。为解决上述问题，本发明提供了一种PMOS晶体管的形成方法，所述方法包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成第一侧墙，在两个相邻第一侧墙之间的衬底上形成保护层；
在所述第一侧墙周围形成牺牲侧墙，所述牺牲侧墙底部在所述保护层上；
以所述牺牲侧墙为掩膜，刻蚀所述保护层和所述衬底，在所述衬底内形成碗状凹槽或矩形凹槽；
刻蚀去除所述碗状凹槽或矩形凹槽表面暴露在空气中形成的氧化物，在所述刻蚀过程中，所述保护层保护所述牺牲侧墙底部；
去除所述氧化物后，刻蚀所述碗状凹槽或矩形凹槽形成sigma形凹槽；
在所述sigma形凹槽内形成半导体材料；
形成所述半导体材料后，去除所述牺牲侧墙，在所述第一侧墙周围形成第二侧墙；
以所述第二侧墙为掩膜，对所述半导体材料进行离子注入形成源极和漏极。
可选的，在两个相邻第一侧墙之间的衬底上形成保护层的方法为：采用含氮等离子体对所述两个相邻第一侧墙之间的衬底进行轰击，形成保护层，所述保护层的主要成分为氮化硅。
可选的，所述含氮等离子体为氮等离子体，由氮气等离子化而成，所述保护层为氮化硅。
可选的，所述氮气的流量为50sccm～500sccm，将氮气等离子化的功率为50W～1000W，所述氮等离子体轰击的时间为20s～200s。
可选的，所述保护层的厚度为5埃～30埃。
可选的，所述氧化物为氧化硅，采用氢氟酸溶液去除所述碗状凹槽或矩形凹槽表面的氧化物。
可选的，所述半导体材料为锗硅。
可选的，形成sigma形凹槽之后，在所述sigma形凹槽内形成半导体材料之前，还包括：
刻蚀去除所述sigma形凹槽表面暴露在空气中形成的氧化物。
可选的，所述氧化物为氧化硅，采用氢氟酸溶液去除所述sigma形凹槽表面的氧化物。
可选的，所述第一侧墙为单层结构或双层结构。
可选的，所述第一侧墙的材料为氧化硅。
可选的，所述第一侧墙为双层结构，里层侧墙的材料为氮化硅，外层侧墙的材料为氧化硅。
可选的，所述牺牲侧墙的材料为氮化硅。
可选的，采用磷酸溶液去除所述牺牲侧墙。
可选的，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
与现有技术相比，本发明具有以下优点：
以所述牺牲侧墙为掩膜，刻蚀所述保护层和所述衬底，在衬底内形成碗状凹槽或矩形凹槽后，碗状凹槽或矩形凹槽表面暴露在空气中形成氧化物，去除所述碗状凹槽或矩形凹槽表面的氧化物，在去除所述碗状凹槽或矩形凹槽表面的氧化物的过程中，所述保护层不受损伤，因此，牺牲侧墙与衬底之间具有保护层，使牺牲侧墙与衬底之间无法形成空隙，从而使后续形成的sigma形凹槽的尖角处不容易进入栅极下面的沟道区，提高了形成的PMOS晶体管的性能。而且，在sigma形凹槽内填充半导体材料的过程中，牺牲侧墙与衬底之间因为有保护层而无法形成锗硅材料，进一步提高了形成的PMOS晶体管的性能。
附图说明
图1和图2是现有PMOS晶体管制作方法的剖面结构示意图；
图3至图9是本发明具体实施例的PMOS晶体管制作方法的剖面结构示意图。
具体实施方式
发明人经过研究发现出现PMOS晶体管性能不好的原因为：
结合参考图1和图2，形成碗状凹槽106后，碗状凹槽106的表面在空气中会氧化，形成氧化物，为氧化硅。稀释氢氟酸溶液可以清洗碗状凹槽106表面的氧化物。清洗碗状凹槽106表面的氧化物的过程中，“L”型氧化硅侧墙103的底部（所述“L”型由长边和短边组成，所述底部是指“L”型的短边处）被腐蚀，在氮化硅侧墙104与衬底100之间形成空隙，接着，参考图2，采用TMAH溶液继续腐蚀碗状凹槽106形成sigma形凹槽107。如果“L”型氧化硅侧墙103的底部没被腐蚀，采用TMAH溶液腐蚀碗状凹槽106会形成sigma形凹槽108。现有技术中，sigma形凹槽107的尖端比sigma形凹槽108的尖端更容易进入栅极101下面的沟道区，从而影响后续形成的PMOS晶体管的性能。而且，在sigma形凹槽107内填充锗硅材料的过程中，会在氮化硅侧墙104与衬底100之间的空隙处，也就是在“L”型氧化硅侧墙103的被腐蚀处形成锗硅材料，也会影响MOS晶体管的性能。
为了解决以上问题，发明人经过创造性劳动，获得了一种PMOS晶体管的制作方法。
图3至图9是本发明具体实施例的PMOS晶体管制作方法的剖面结构示意图。下面结合图3至图9对本发明具体实施例的PMOS晶体管的制作方法进行详细说明。
首先，请参考图3，提供衬底200，在所述衬底200上形成栅极201，在所述栅极201周围形成第一侧墙202。
所述衬底200的材料可以是单晶硅（monocrystalline）衬底，也可以是绝缘体上硅（silicon on insulator）衬底。当然，它也可以是本领域技术人员所熟知的其他衬底材料。
栅极201的材料为多晶硅。所述栅极201为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
本实施例中，栅极201的上面没有硬掩膜层。在其他实施例中，根据需要，栅极201上还可以具有硬掩膜层，硬掩膜层的材料为氮化硅、氮化钛、氮化硼，氮化钽。
在栅极201周围形成第一侧墙202。本实施例中，第一侧墙202为双层结构。里层侧墙202a的材料为氮化硅，外层侧墙202b的材料为氧化硅。需要说明的是，此时的外层侧墙202b为非“L”型侧墙，后续在采用稀释氢氟酸溶液腐蚀碗状凹槽或矩形凹槽、sigma形凹槽表面的氧化物的过程中，非“L”型侧墙的底部不容易被腐蚀。本实施例中，里层侧墙202a的作用为：控制里层侧墙202a两侧的LDD结构（图未示）与栅极201之间的距离。外层侧墙202b的作用为：在后续去除牺牲侧墙的工艺过程中，外层侧墙202b保护里层侧墙202a不受损伤。第一侧墙202的具体形成方法为本领域技术人员熟知技术，在此不再赘述。
在其他实施例中，第一侧墙可以为单层结构，此时第一侧墙的材料为氧化硅。
请参考图4，在两个相邻第一侧墙202之间的衬底上形成保护层210。
在两个相邻第一侧墙202之间的所述衬底200上形成保护层210的方法为：采用含氮等离子体对两个相邻第一侧墙202之间的衬底200进行轰击，在所述衬底表面形成氮化层，主要成分为氮化硅，所述氮化层为保护层210。
其中，含氮等离子体是由包含氮气的气体在等离子体反应腔中等离子化而成。所述等离子体反应腔可以为ICP（Inductive Couple Plasma，电感耦合等离子体反应腔）、DPN（Decoupled Plasma Nitridation，去耦合等离子体氮化腔）、MMT（Modified Magnetron Tped，改进型磁电管式）等离子反应腔、SPA（SlotPlan Antenna，槽状面天线型）等离子反应腔或其他类似的等离子体反应腔。
本实施例采用氮等离子体对所述两个相邻第一侧墙202之间的衬底200轰击形成氮化硅层，采用的是电感耦合等离子体反应腔对氮气进行等离子化。具体工艺为，氮气等离子化的功率（源功率）为50W～1000W；氮气的流量为50sccm～500sccm；氮等离子体轰击的时间为20s～200s。氮气的流量太大、氮等离子体注入的能量太大或者时间太长，容易造成生产成本的浪费；氮气的流量太小、氮等离子体注入的能量太小或者时间太短，形成的氮化硅层不够致密或者厚度不够，这时的氮化硅层起不到保护的作用。本实施例中，在两个相邻第一侧墙202之间的衬底200上形成的氮化硅层厚度为5埃～30埃。在其他实施例中，可以根据器件的大小来调节厚度范围。在其他实施例中，氮气的流量、氮等离子体注入时间根据具体工艺不同和等离子设备的不同而不同。
接着，请参考图5，在所述第一侧墙202周围形成牺牲侧墙203，所述牺牲侧墙203底部在所述保护层210上。
本实施例中，牺牲侧墙203的材料为氮化硅。具体形成方法为，形成牺牲侧墙的材料层，覆盖保护层210、第一侧墙202和栅极201，然后采用回刻的方法在第一侧墙202的周围形成牺牲侧墙203，该牺牲侧墙203底部在保护层210上。
接着，请参考图6，以所述牺牲侧墙203为掩膜，刻蚀所述保护层210和所述衬底200，在所述衬底200内形成碗状凹槽204，所述碗状凹槽204表面暴露在空气中形成氧化物。
形成碗状凹槽204的方法为各向异性干法刻蚀。所述各向异性干法刻蚀工艺的刻蚀气体包括CF4和HBr。
形成碗状凹槽204后，碗状凹槽204的表面会在空气中氧化，形成氧化物（图未示），为氧化硅。
在其他实施例中，碗状凹槽204也可以为矩形凹槽，刻蚀碗状凹槽形成sigma形凹槽的时间小于刻蚀矩形凹槽形成sigma形凹槽的时间，也就是说形成碗状凹槽会缩短后续形成sigma形凹槽的时间。
接着，继续参考图6，刻蚀去除碗状凹槽204表面的氧化物，在所述刻蚀过程中，所述保护层210保护所述牺牲侧墙203底部。
本实施例中，碗状凹槽204表面的氧化物为氧化硅，保护层的材料为氮化硅。去除碗状凹槽204表面氧化物的方法为湿法腐蚀，湿法腐蚀剂为氢氟酸溶液，氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
本实施例中，采用上述氢氟酸溶液去除碗状凹槽204表面氧化物的过程中，保护层210与碗状凹槽204表面氧化物的刻蚀选择比高，保护层210不受损伤，因此，牺牲侧墙203与衬底200之间具有保护层210，使得牺牲侧墙203与衬底200之间无法形成空隙，从而使后续形成的sigma形凹槽的尖端不容易进入栅极201下面的沟道区，保证后续形成的sigma形凹槽的尖端与栅极201下面的沟道区之间的距离在最佳距离范围之内，提高了形成的PMOS晶体管的性能。而且，后续在sigma形凹槽内填充半导体材料的过程中，牺牲侧墙203与衬底200之间因为有保护层210而无法形成半导体材料，进一步提高了形成的PMOS晶体管的性能。
接着，参考图7，去除所述氧化物后，刻蚀所述碗状凹槽204（参考图6）形成sigma形凹槽205。
本实施例中，sigma形凹槽205的作用为：在有效尺寸范围内，sigma形凹槽205的尖端处更加靠近沟道区，有利于后续在沟道区形成较大的应力，以提高沟道区的载流子迁移率，改善晶体管的性能。
sigma形凹槽205的形成方法具体为：将碗状凹槽204暴露在TMAH（Tetramethyl Ammonium Hydroxied，四甲基氢氧化氨）水溶液中，TMAH水溶液腐蚀碗状凹槽204形成sigma形凹槽205，TMAH水溶液的体积百分比浓度为2%～20%，温度为30℃～60℃，具体的刻蚀时间可根据sigma形凹槽205的期望尺寸而定，本实施例中，时间为100s～300s。
本实施例中，形成sigma形凹槽205后，sigma形凹槽205表面在空气中也会氧化，形成氧化物，为氧化硅，而保护层210的材料为氮化硅。氢氟酸溶液可以清洗sigma形凹槽205表面的氧化物，该氢氟酸溶液中水和氢氟酸的体积比为50～100：1。在清洗sigma形凹槽205表面的氧化物的过程中，保护层210与sigma形凹槽205表面的氧化物的刻蚀选择比高，保护层210不受损伤，后续在sigma形凹槽205内填充锗硅材料的过程中，牺牲侧墙203与衬底200之间的空隙处因为有保护层210而无法形成锗硅材料，进一步提高形成的PMOS晶体管的性能。
接着，参考图8，在所述sigma形凹槽205内形成锗硅材料。
形成sigma形凹槽205后，在sigma形凹槽205内形成锗硅材料。形成锗硅材料的方法为外延生长，具体为本领域技术人员的熟知技术，在此不再赘述。
在其他实施例中，对晶体管的沟道区域产生压应力的其他类型半导体材料也适用于本发明。
接着，参考图9，形成锗硅材料后，去除所述牺牲侧墙203（参考图8），在所述第一侧墙202周围形成第二侧墙206。
本实施例中，牺牲侧墙203的作用为：形成合格的sigma形凹槽205，并且调节合格的sigma形凹槽205与栅极201之间的距离。第二侧墙206的作用为：在形成源极和漏极的工艺过程中，调节源极和漏极区域的大小，因此，合格的sigma形凹槽205形成之后，牺牲侧墙203的使命已经完成，需要去除牺牲侧墙203，然后在第一侧墙202的周围形成第二侧墙206。
本实施例中，牺牲侧墙203的材料为氮化硅。去除牺牲侧墙203的方法为采用磷酸溶液湿法腐蚀。其中，磷酸溶液的质量百分比浓度为70%～85%，温度为120℃～180℃。
需要说明的是，本实施例中，由于第一侧墙202的里层侧墙202a与牺牲侧墙203的材料相同，都为氮化硅，所以在湿法腐蚀牺牲侧墙203的同时，也容易腐蚀第一侧墙202的里层侧墙202a，因此第一侧墙202的外层侧墙202b在去除牺牲侧墙203的过程中保护里层侧墙202a。
需要继续说明的是，本实施例中，牺牲侧墙203的材料为氮化硅，保护层210的材料也为氮化硅，所以，去除牺牲侧墙203的过程中，保护层210也会被去除。
在第一侧墙202的周围形成第二侧墙206的方法为本领域技术人员熟知技术，在此不再赘述。第二侧墙206的厚度根据实际工艺中形成的源极和漏极区域尺寸的大小来定。
接着，请继续参考图9，以所述第二侧墙206为掩膜，对所述半导体材料进行离子注入形成源极和漏极。
形成源极和漏极的方法为本领域技术人员熟知技术，在此不再赘述。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (15)

1.一种PMOS晶体管的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成第一侧墙，在两个相邻第一侧墙之间的衬底上形成保护层；
在所述第一侧墙周围形成牺牲侧墙，所述牺牲侧墙底部在所述保护层上；
以所述牺牲侧墙为掩膜，刻蚀所述保护层和所述衬底，在所述衬底内形成碗状凹槽或矩形凹槽；
刻蚀去除所述碗状凹槽或矩形凹槽表面暴露在空气中形成的氧化物，在所述刻蚀过程中，所述保护层保护所述牺牲侧墙底部；
去除所述氧化物后，刻蚀所述碗状凹槽或矩形凹槽形成sigma形凹槽；
在所述sigma形凹槽内形成半导体材料；
形成所述半导体材料后，去除所述牺牲侧墙，在所述第一侧墙周围形成第二侧墙；
以所述第二侧墙为掩膜，对所述半导体材料进行离子注入形成源极和漏极。
2.根据权利要求1所述的方法，其特征在于，在两个相邻第一侧墙之间的衬底上形成保护层的方法为：采用含氮等离子体对所述两个相邻第一侧墙之间的衬底进行轰击，形成保护层，所述保护层的主要成分为氮化硅。
3.根据权利要求2所述的方法，其特征在于，所述含氮等离子体为氮等离子体，由氮气等离子化而成，所述保护层为氮化硅。
4.根据权利要求3所述的方法，其特征在于，所述氮气的流量为50sccm～500sccm，将氮气等离子化的功率为50W～1000W，所述氮等离子体轰击的时间为20s～200s。
5.根据权利要求3所述的方法，其特征在于，所述保护层的厚度为5埃～30埃。
6.根据权利要求1所述的方法，其特征在于，所述氧化物为氧化硅，采用氢氟酸溶液去除所述碗状凹槽或矩形凹槽表面的氧化物。
7.根据权利要求1所述的方法，其特征在于，所述半导体材料为锗硅。
8.根据权利要求1所述的方法，其特征在于，形成sigma形凹槽之后，在所述sigma形凹槽内形成半导体材料之前，还包括：
刻蚀去除所述sigma形凹槽表面暴露在空气中形成的氧化物。
9.根据权利要求8所述的方法，其特征在于，所述氧化物为氧化硅，采用氢氟酸溶液去除所述sigma形凹槽表面的氧化物。
10.根据权利要求1所述的方法，其特征在于，所述第一侧墙为单层结构或双层结构。
11.根据权利要求10所述的方法，其特征在于，当所述第一侧墙为单层结构时，所述第一侧墙的材料为氧化硅。
12.根据权利要求10所述的方法，其特征在于，所述第一侧墙为双层结构，里层侧墙的材料为氮化硅，外层侧墙的材料为氧化硅。
13.根据权利要求1所述的方法，其特征在于，所述牺牲侧墙的材料为氮化硅。
14.根据权利要求13所述的方法，其特征在于，采用磷酸溶液去除所述牺牲侧墙。
15.根据权利要求1所述的方法，其特征在于，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
CN201310190613.1A 2013-05-21 2013-05-21 Pmos晶体管的制作方法 Active CN104183493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310190613.1A CN104183493B (zh) 2013-05-21 2013-05-21 Pmos晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310190613.1A CN104183493B (zh) 2013-05-21 2013-05-21 Pmos晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN104183493A CN104183493A (zh) 2014-12-03
CN104183493B true CN104183493B (zh) 2016-10-05

Family

ID=51964450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190613.1A Active CN104183493B (zh) 2013-05-21 2013-05-21 Pmos晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN104183493B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225962A (zh) * 2015-09-22 2016-01-06 上海华力微电子有限公司 一种提高半导体器件性能的方法
CN110620084B (zh) * 2019-08-29 2022-04-08 上海华力微电子有限公司 半导体器件的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902736A (zh) * 2003-12-30 2007-01-24 英特尔公司 用于衬底的各向异性蚀刻的非晶蚀刻停止
CN1921086A (zh) * 2005-08-25 2007-02-28 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
CN102810480A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102856202A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN102881591A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902736A (zh) * 2003-12-30 2007-01-24 英特尔公司 用于衬底的各向异性蚀刻的非晶蚀刻停止
CN1921086A (zh) * 2005-08-25 2007-02-28 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
CN102810480A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102856202A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN102881591A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法

Also Published As

Publication number Publication date
CN104183493A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
CN105470132B (zh) 鳍式场效应管的形成方法
CN104299909B (zh) 热调整半导体器件中的应力
US20140187046A1 (en) Method for forming spacers for a transitor gate
CN103871968B (zh) Mos晶体管的制作方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN105448841B (zh) 半导体结构的形成方法
CN105514041B (zh) 晶体管的形成方法
CN104183493B (zh) Pmos晶体管的制作方法
CN105719972B (zh) 半导体结构的形成方法
CN104465486B (zh) 半导体器件的形成方法
CN104425360B (zh) 导电插塞的形成方法
CN105845568B (zh) 一种半导体器件及其制作方法
CN109148296A (zh) 半导体结构及其形成方法
CN107591364A (zh) 半导体结构及其形成方法
CN104183491B (zh) 晶体管的形成方法
CN103426753B (zh) 源漏区的制备方法和mos器件
CN102983073A (zh) 小尺寸鳍形结构的制造方法
CN109891596A (zh) 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法
CN103794503A (zh) Mos晶体管的制作方法
CN104143512B (zh) Pmos晶体管的制作方法
CN102082126B (zh) 用于制造半导体器件的方法
CN106298522B (zh) 半导体结构的形成方法
CN103811403B (zh) 浅沟槽隔离结构的形成方法
CN103681324B (zh) Mos晶体管的制作方法
CN105719971A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant