CN1921086A - 应变cmos的集成制作方法 - Google Patents

应变cmos的集成制作方法 Download PDF

Info

Publication number
CN1921086A
CN1921086A CN 200510029094 CN200510029094A CN1921086A CN 1921086 A CN1921086 A CN 1921086A CN 200510029094 CN200510029094 CN 200510029094 CN 200510029094 A CN200510029094 A CN 200510029094A CN 1921086 A CN1921086 A CN 1921086A
Authority
CN
China
Prior art keywords
pmos
polysilicon
integrated manufacturing
adopts
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510029094
Other languages
English (en)
Other versions
CN100394583C (zh
Inventor
宁先捷
邵向峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005100290946A priority Critical patent/CN100394583C/zh
Publication of CN1921086A publication Critical patent/CN1921086A/zh
Application granted granted Critical
Publication of CN100394583C publication Critical patent/CN100394583C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种应变CMOS的集成制作方法，在形成多晶硅栅极导电结构以及间隔层以后，光刻胶保护PMOS的多晶硅栅极和NMOS区域，对PMOS的源漏进行硅凹陷刻蚀，去除光刻胶层，然后电介质层保护PMOS的多晶硅栅极和NMOS区域，同时进行硅凹陷区域的硅锗外延生长，之后去除电介质层，进行后续的制程。

Description

应变CMOS的集成制作方法
技术领域
本发明涉及互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)的制作方法，特别是涉及应变CMOS的将保护多晶硅栅极和N通道金属氧化物半导体(N Channel Metal OxideSemiconductor，NMOS)区域，对P通道金属氧化物半导体P Channel MetalOxide Semiconductor，PMOS)源漏外延生长硅锗集成的制作方法。
背景技术
采用在源漏区域选择性外延生长硅锗使通道应力变化已经成为提高PMOS场效应管载子迁移性的有效方法。其中的一关键步骤是选择性外延生长硅锗。为了防止硅锗生长在多晶硅上，通常采用一硬掩模，如等离子增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方法形成的膜作为一保护层用于多晶硅的顶上。为了在硅锗外延生长后在多晶硅栅极上形成金属硅化物，需要去除该硬掩模。而且硅锗外延生长只需要生长在PMOS区域，而NMOS区域需要保护以免性能受到影响。
因此，需要在PMOS的源漏区域外延生长硅锗的同时，要保护PMOS的多晶硅栅极和NMOS区域，为此提出本发明。
发明内容
本发明的目的是提供一种应变CMOS的集成制作方法，在保护PMOS多晶硅栅极和NMOS区域的同时PMOS源漏外延生长硅锗。
本发明的应变CMOS的集成制作方法，包括：
a)在衬底上的氧化物层上淀积多晶硅和淀积硬掩模材料，光刻、显影、离子束刻蚀形成多晶硅栅极图案；
b)去除多晶硅上的硬掩模；
c)衬底经过各种离子注入和活化回火掺杂，多晶硅栅极两侧通过淀积电介质和回蚀形成多晶硅间隔层；
d)电介质层淀积在衬底上，光刻胶掩模覆盖PMOS多晶硅和整个NMOS区域的图案；
e)刻蚀工艺去除PMOS源漏区域的淀积的电介质层，硅凹陷刻蚀以形成PMOS区域凹陷源漏；
f)去除光刻胶；
g)PMOS区域凹陷源漏上外延生长硅锗；
h)去除保护PMOS区域多晶硅和NMOS区域的电介质；
i)进行其他后续制程。
根据本发明，保护PMOS多晶硅和NMOS区域以免硅锗生长的电介质是硅氧化物、硅氮化物或硅的氮氧化物。所述的电介质采用等离子增强化学气相淀积(PECVD)方法、低压化学气相淀积(Lower Press ChemicalVapor Deposition，LPCVD)方法，原子层淀积(Atomic Layer Deposition，ALD)方法形成。电介质层的厚度范围为10～80nm。
PMOS源漏区域的电介质层采用刻蚀工艺去除。采用反应离子束刻蚀工艺进行硅凹陷刻蚀以形成PMOS区域凹陷源漏。
湿法工艺或反应离子束刻蚀工艺去除保护多晶硅和NMOS区域的电介质层。湿法工艺采用氢氟酸基湿法工艺。
本发明的优点，
本发明采用电介质层保护PMOS的多晶硅和NMOS区域，同时对PMOS的源漏进行硅锗外延生长，使PMOS的多晶硅栅极和NMOS区域免受硅锗的影响。
附图说明
图1是形成多晶硅图案后的截面示意图。
图2是去除硬掩模后的截面示意图。
图3是衬底经过各种离子注入和活化回火掺杂以及形成多晶硅间隔层后的截面示意图。
图4是全部淀积一层氧化物层，然后在NMOS区域和PMOS的多晶硅上形成光刻胶图案后的截面示意图。
图5是以光刻胶保护NMOS区域和PMOS的多晶硅，去除PMOS源漏的氧化物和进行凹陷刻蚀后的截面示意图。
图6是去除光刻胶后的截面示意图。
图7是以氧化物层保护PMOS的多晶硅和NMOS区域，对PMOS的硅凹陷刻蚀区域进行硅锗外延生长后的截面示意图。
图8是去除氧化物层后的截面示意图。
附图标记说明
10  硅衬底
11  N井
12  PMOS多晶硅栅极氧化物层
13  PMOS多晶硅栅极
14  PMOS多晶硅硬掩模
15  PMOS多晶硅栅极间隔层
16  PMOS多晶硅栅极上氧化物保护层
17  PMOS多晶硅栅极上光刻胶层
18  PMOS源漏硅凹陷刻蚀
181 PMOS源漏硅锗外延生长层
20  浅沟隔离
21  P井
22  NMOS多晶硅栅极氧化物层
23  NMOS多晶硅栅极
24  NMOS多晶硅硬掩模
25  NMOS多晶硅栅极间隔层
26  NMOS区域氧化物保护层
27  NMOS区域光刻胶层
具体实施方式
下面结合附图详细说明本发明。
本发明的应变CMOS的集成制作方法，包括如下步骤：
a)多晶硅淀积在单晶硅氧化层上，如通过化学气相淀积方法，接着淀积硬掩模材料，如结合PECVD氮氧化硅和氧化物，the main chemicals areSiH4 and N2O，该堆叠层光刻、显影、离子束刻蚀形成多晶硅栅极图案，如图1所示。
b)湿式化学去除法，如氢氟酸加水和磷酸去除多晶硅上的硬掩模14，如图2所示。
c)衬底经过离子注入和活化回火掺杂，形成轻掺杂的源漏(LightDeposition Drain，LDD)浅节；在多晶硅栅极两侧通过淀积电介质如氧化硅和氮化硅，回蚀形成PMOS多晶硅间隔层15和NMOS多晶硅间隔层25，如图3所示。
d)一电介质层06淀积在衬底10及PMOS和NMOS上。该电介质06，选自硅氧化物、硅氮化物或硅的氮氧化物，采用PECVD、LPCVD或ALD方法淀积形成，以保护PMOS多晶硅和NMOS区域不被硅锗外延生长。该层的厚度范围为10～80nm。光刻胶掩模用于形成覆盖PMOS多晶硅和整个NMOS区域的图案17和27，如图4所示。
e)以光刻胶17保护PMOS多晶硅栅极和以光刻胶27保护NMOS区域，采用刻蚀工艺去除PMOS源漏区域的电介质层，保留PMOS多晶硅栅极上的电介质层16和NMOS区域的电介质层26，该去除工艺可以是氢氟酸基湿法工艺或反应离子束刻蚀工艺，然后在衬底上采用反应离子束刻蚀工艺进行硅凹陷刻蚀以形成PMOS区域源漏的硅凹陷18，如图5所示。
f)去除光刻胶层17和27，如采用氧的等离子体，如图6所示。
g)以电介质层16保护PMOS的多晶硅和以电介质层26保护NMOS区域，对PMOS的源漏硅凹陷进行硅锗的外延生长，如图7所示。
h)湿法工艺去除保护PMOS多晶硅的电介质层16和NMOS区域的电介质层26，该湿法工艺为氢氟酸基湿法工艺，如氢氟酸与水的比为1∶50-1∶200，较好为含有1％的稀释氢氟酸水溶液，如图8所示。
进行后续的常规工艺制程，包括：离子注入掺杂，栅极、源漏形成金属硅化物，金属接触窗，多层金属互连以及钝化等完成应变源漏CMOS的制作。

Claims (11)

1.应变CMOS的集成制作方法，包括如下步骤：
a)在衬底上的氧化物层上淀积多晶硅和淀积硬掩模材料，光刻、显影、离子束刻蚀形成多晶硅栅极图案；
b)去除多晶硅上的硬掩模；
c)衬底经过各种离子注入和活化回火掺杂，多晶硅栅极两侧通过淀积电介质和回蚀形成多晶硅间隔层；
d)电介质层淀积在衬底上，光刻胶掩模覆盖PMOS多晶硅和整个NMOS区域的图案；
e)刻蚀工艺去除PMOS源漏区域的淀积的电介质层，硅凹陷刻蚀以形成PMOS区域凹陷源漏；
f)去除光刻胶；
g)PMOS区域凹陷源漏上外延生长硅锗；
h)去除保护PMOS区域多晶硅和NMOS区域的电介质；
i)进行其他后续制程。
2.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质是硅氧化物、硅氮化物或硅的氮氧化物。
3.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质采用等离子增强化学气相淀积(PECVD)方法形成。
4.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质采用低压化学气相淀积(LPCVD)方法形成。
5.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质采用原子层淀积(ALD)方法形成。
6.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质层的厚度范围为10～80nm。
7.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的PMOS源漏区域的电介质层采用离子束刻蚀工艺(Reactive Ionetch，RIE)去除。
8.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，采用反应离子束刻蚀工艺进行硅凹陷刻蚀以形成PMOS源漏区域凹陷。
9.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，采用湿法工艺去除保护多晶硅和NMOS区域的电介质层。
10.根据权利要求9所述的应变CMOS的集成制作方法，其特征在于，所述的湿法工艺采用氢氟酸基湿法工艺。
11.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，采用反应离子束刻蚀工艺去除保护多晶硅和NMOS区域的电介质层。
CNB2005100290946A 2005-08-25 2005-08-25 应变cmos的集成制作方法 Active CN100394583C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100290946A CN100394583C (zh) 2005-08-25 2005-08-25 应变cmos的集成制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100290946A CN100394583C (zh) 2005-08-25 2005-08-25 应变cmos的集成制作方法

Publications (2)

Publication Number Publication Date
CN1921086A true CN1921086A (zh) 2007-02-28
CN100394583C CN100394583C (zh) 2008-06-11

Family

ID=37778752

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100290946A Active CN100394583C (zh) 2005-08-25 2005-08-25 应变cmos的集成制作方法

Country Status (1)

Country Link
CN (1) CN100394583C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789364B (zh) * 2009-01-23 2012-05-30 中芯国际集成电路制造(上海)有限公司 半导体元器件的离子注入方法
CN102044419B (zh) * 2009-10-20 2012-08-22 中芯国际集成电路制造(上海)有限公司 锗硅薄膜制备方法以及半导体器件制作方法
CN103151264A (zh) * 2011-12-06 2013-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104332442A (zh) * 2014-11-05 2015-02-04 北京大学 一种锗基cmos的制备方法
CN104412373A (zh) * 2012-07-16 2015-03-11 德克萨斯仪器股份有限公司 减少应变沟道PMOS晶体管的聚晶电极上的SiGe异常生长的形成的方法
CN104183493B (zh) * 2013-05-21 2016-10-05 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998683B2 (en) * 2002-10-03 2006-02-14 Micron Technology, Inc. TFT-based common gate CMOS inverters, and computer systems utilizing novel CMOS inverters
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
US6734527B1 (en) * 2002-12-12 2004-05-11 Advanced Micro Devices, Inc. CMOS devices with balanced drive currents based on SiGe
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7018891B2 (en) * 2003-12-16 2006-03-28 International Business Machines Corporation Ultra-thin Si channel CMOS with improved series resistance
CN1314089C (zh) * 2004-12-21 2007-05-02 北京大学 场效应晶体管的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789364B (zh) * 2009-01-23 2012-05-30 中芯国际集成电路制造(上海)有限公司 半导体元器件的离子注入方法
CN102044419B (zh) * 2009-10-20 2012-08-22 中芯国际集成电路制造(上海)有限公司 锗硅薄膜制备方法以及半导体器件制作方法
CN103151264A (zh) * 2011-12-06 2013-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104412373A (zh) * 2012-07-16 2015-03-11 德克萨斯仪器股份有限公司 减少应变沟道PMOS晶体管的聚晶电极上的SiGe异常生长的形成的方法
CN104183493B (zh) * 2013-05-21 2016-10-05 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制作方法
CN104332442A (zh) * 2014-11-05 2015-02-04 北京大学 一种锗基cmos的制备方法

Also Published As

Publication number Publication date
CN100394583C (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
CN1294648C (zh) 制造多重阈值的方法和工艺
US8361852B2 (en) Methods of manufacturing CMOS transistors
US7981750B2 (en) Methods of fabrication of channel-stressed semiconductor devices
CN1768419A (zh) 形成鳍状场效应晶体管器件中的结构的方法
US8368147B2 (en) Strained semiconductor device with recessed channel
CN1913175A (zh) 半导体元件及其形成方法
CN101064310A (zh) 应用自对准双应力层的cmos结构和方法
US20070059870A1 (en) Method of forming carbon-containing silicon nitride layer
CN1577890A (zh) 具有凸起的结区域的pmos晶体管应变最优化
CN1694231A (zh) 半导体元件与其形成方法
CN1959957A (zh) 使用应变硅用于晶体管的集成设计方法和结构
CN1956199A (zh) 半导体结构及其制造方法
CN1348210A (zh) 用选择性外延淀积制造应变硅cmos结构的方法
CN1728385A (zh) 沟槽应变抬升源/漏结构及其制造方法
CN1897303A (zh) 半导体装置及其形成方法
KR20110123733A (ko) 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법
CN1825627A (zh) 半导体元件及形成半导体元件的方法
CN1921086A (zh) 应变cmos的集成制作方法
CN104616979A (zh) 半导体器件的形成方法
US20160093718A1 (en) Semiconductor structures and fabrication method thereof
CN1925159A (zh) 半导体器件以及其制造方法
CN1457087A (zh) 半导体元件的接触孔的形成方法
CN1909233A (zh) 互补式金属氧化物半导体晶体管元件及其制作方法
CN103578996A (zh) 晶体管制造方法
CN101043002A (zh) 形成半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Semiconductor Manufacturing International (Beijing) Corporation

Assignor: Semiconductor Manufacturing International (Shanghai) Corporation

Contract fulfillment period: 2009.4.29 to 2014.4.29 contract change

Contract record no.: 2009990000626

Denomination of invention: Integrated producing method for strain CMOS

Granted publication date: 20080611

License type: Exclusive license

Record date: 2009.6.5

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.4.29 TO 2014.4.29; CHANGE OF CONTRACT

Name of requester: SEMICONDUCTOR MANUFACTURING INTERNATIONAL ( BEIJIN

Effective date: 20090605

ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111123

Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation