CN101789364B - 半导体元器件的离子注入方法 - Google Patents
半导体元器件的离子注入方法 Download PDFInfo
- Publication number
- CN101789364B CN101789364B CN2009100458269A CN200910045826A CN101789364B CN 101789364 B CN101789364 B CN 101789364B CN 2009100458269 A CN2009100458269 A CN 2009100458269A CN 200910045826 A CN200910045826 A CN 200910045826A CN 101789364 B CN101789364 B CN 101789364B
- Authority
- CN
- China
- Prior art keywords
- layer
- ion
- protective layer
- ion implantation
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明中公开了一种半导体元器件的离子注入方法,该方法包括:在需要进行离子注入的多晶硅层表面形成一层保护层;对具有保护层的多晶硅层进行离子注入;在完成离子注入后,去除上述保护层。通过使用上述的离子注入方法,可使得所注入的离子在多晶硅层中的分布比较均匀,避免穿通现象,从而可取得较好的掺杂效果,提高半导体元器件的性能。
Description
技术领域
本发明涉及半导体元器件的制造技术,尤其是指一种半导体元器件的离子注入方法。
背景技术
在半导体元器件的制造技术中,由于纯净状态下的硅的导电性能很差,因此只有在硅中加入少量的杂质,使得硅的结构和电导率发生改变时,硅才能成为一种有用的半导体,上述在硅中加入少量杂质的过程称为掺杂。硅掺杂技术是制备半导体元器件的基础,而离子注入(Ion Implant)技术则是最重要的掺杂方法之一。由于离子注入技术能够重复控制所掺杂的杂质的浓度和深度,因而已经成为满足亚0.25微米特征尺寸和大直径硅片制作要求的标准工艺。随着半导体技术的快速发展,半导体元器件的特征尺寸不断地减小和集成度的不断提高,现有的半导体元器件制造技术中几乎所有的掺杂工艺都是用离子注入技术实现的。
离子注入技术是一种向硅衬底中引入可控制数量的杂质,从而改变其电学性能的方法。图1为现有技术中离子注入方法的示意图。如图1所示,在进行离子注入时,需要掺杂的杂质离子束流在电场中被加速后,以较高的速度轰击硅片,杂质离子通过与硅片发生原子级的高能碰撞,从而注入到硅片的晶格结构中,形成掺杂区。在上述的离子注入过程中,被注入的离子在硅片中穿行的距离被称为离子射程。由于入射角度、位置以及硅原子的晶格排列等原因,被注入的离子的离子射程是不同的。有些注入离子由于未与硅原子发生碰撞,而是在硅原子的晶格间隙中穿过,从而导致一些离子进入到离硅片表面较深的位置,这一现象称为沟道效应(Channal Effect)。
随着技术的发展,半导体元器件的特征尺寸越来越小,使得元器件上的栅极(Gate)的长度也变短,为了保持合适的纵横比,栅电极(Gate Electrode)之上的多晶硅层也变得越来越薄。当进行离子注入时,注入的离子由于上述沟道效应而进入到上述多晶硅层中很深的位置,甚至穿透多晶硅层之下的栅极,发生穿通(Punch Through)现象,使得源极(Source)和漏极(Drain)之间的通道(Channal)产生短路,从而使得栅极无法对源、漏极之间的通道的导通进行有效地控制,导致半导体元器件失效。
发明内容
有鉴于此,本发明的主要目的在于提供一种半导体元器件的离子注入方法,从而使得所注入的离子在多晶硅层中的分布比较均匀,避免穿通现象。
为达到上述目的,本发明中的技术方案是这样实现的:
一种半导体元器件的离子注入方法,该方法包括:
在需要进行离子注入的多晶硅层表面形成一层保护层;
对具有保护层的多晶硅层进行离子注入;
在完成离子注入后,去除上述保护层;
其中,所述的保护层为氧化层或氮氧化合物层;
所述氧化层包括:通过化学气相沉积形成的四乙基原硅酸盐TEOS层或氧化层;或通过低压化学气相沉积形成的TEOS层或氧化层。
所述保护层的厚度为20~80埃。
所述保护层的厚度为50埃。
综上可知,本发明中提供了一种半导体元器件的离子注入方法。在所述半导体元器件的离子注入方法中,由于在需要进行离子注入的多晶硅层表面形成一层保护层,从而使得所注入的离子在多晶硅层中的分布比较均匀,避免穿通现象。
附图说明
图1为现有技术中离子注入方法的示意图。
图2为本发明中半导体元器件的离子注入方法的流程示意图。
图3为本发明中半导体元器件的离子注入方法的示意图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白,下面结合附图及具体实施例对本发明再作进一步详细的说明。
图2为本发明中半导体元器件的离子注入方法的流程示意图。如图2所示,本发明中所提供的半导体元器件的离子注入方法包括如下所述的步骤:
步骤201,在需要进行离子注入的多晶硅层表面形成一层保护层(Prevent Layer)。
图3为本发明中半导体元器件的离子注入方法的示意图。如图3所示,在本步骤中,可通过现有技术中常用的沉积方法或生长方法,在需要进行离子注入的多晶硅层表面形成一层保护层。所述的保护层是一种非晶体层(Amorphous Layer),该保护层可以是氧化(Oxide)层,例如,通过化学气相沉积(CVD)形成的四乙基原硅酸盐(TEOS)层或氧化层;也可以是通过低压化学气相沉积(LPCVD)形成的TEOS层或氧化层;还可以是热氧化(Thermal Oxide)层或氮氧化合物(Oxy-nitride)层。
由于上述的保护层的阻碍作用,注入离子在通过上述保护层再进入多晶硅层时,该注入离子的注入方向将是随机的,因此可有效地控制所注入的离子的离子射程,使得所注入的离子不会进入到多晶硅层中很深的位置,从而避免穿通现象。
所述保护层的厚度可根据实际需要预先进行设定,以有效地控制所注入离子的注入深度。在实际应用中,该保护层的厚度不宜太厚,否则会使得一部分或大部分的注入离子滞留在该保护层中,或者使得所注入的离子在多晶硅中的注入深度太浅;该保护层的厚度也不宜太薄,否则将无法避免穿通现象的出现。在本发明的技术方案中,所述保护层的厚度为20~80埃(A,angstrom);较佳的,该保护层的厚度为50A。
步骤202,对具有保护层的多晶硅层进行离子注入。
在本步骤中,可离子注入机进行离子注入,具体的离子注入方法可使用现有技术中常用的离子注入方法,在此不再赘述。
步骤203,在完成离子注入后,去除上述保护层。
在本发明的技术方案中,当完成上述的离子注入后,还需去除上述保护层,然后再进行后续的制造工艺。所述去除保护层的方法,可使用现有技术中常用的去除保护层的方法,在此不再赘述。
通过使用上述的注入方法,半导体元器件的性能可得到较大的提高。例如,通过实际的硅片级可靠性测试(WAT,Wafer level Analysis Test)的测试结果可知,在使用上述的注入方法后,饱和电流(Idsat)得到了较好的提高,同时也避免了截止漏电流扩散(IOFF Scatter)现象的发生,因此避免的穿通现象的发生。此外,当所述保护层的厚度为50A时,相对于没有保护层的情况而言,半导体元器件的薄层电阻(Rs,Sheet Resistance)降低了36%左右。
此外,本发明所提供的上述离子注入方法,还可用于制造各种半导体元器件,例如互补型金属氧化物半导体(CMOS,Complementary Metal OxideSemiconductor)、N沟道金属氧化物半导体(NMOS,N-channel Metal OxideSemiconductor)、P沟道金属氧化物半导体(PMOS,P-channel Metal OxideSemiconductor)等。例如,本发明所提供的上述离子注入方法,可用于在进行多晶硅光刻(Poly Photo)之前的多晶薄膜的注入中。在所述多晶薄膜(PolyFilm)注入中,对于PMOS来说,所注入的离子为磷(Phosphorus)离子,此时,离子能量为3~15KeV,剂量为514~415每平方厘米;而对于PMOS来说,所注入的离子为硼(boron)离子,离子能量为1~10KeV,剂量为214~215每平方厘米。
综上可知,通过使用上述的离子注入方法,可使得所注入的离子在多晶硅层中的分布比较均匀,避免穿通现象,从而可取得较好的掺杂效果,提高半导体元器件的性能。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种半导体元器件的离子注入方法,其特征在于,该方法包括:
在需要进行离子注入的多晶硅层表面形成一层保护层;
对具有保护层的多晶硅层进行离子注入;
在完成离子注入后,去除上述保护层;
其中,所述的保护层为氧化层或氮氧化合物层;
所述氧化层包括:通过化学气相沉积形成的四乙基原硅酸盐TEOS层或氧化层;或通过低压化学气相沉积形成的TEOS层或氧化层。
2.根据权利要求1所述的方法,其特征在于:所述保护层的厚度为20~80埃。
3.根据权利要求2所述的方法,其特征在于,所述保护层的厚度为50埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100458269A CN101789364B (zh) | 2009-01-23 | 2009-01-23 | 半导体元器件的离子注入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100458269A CN101789364B (zh) | 2009-01-23 | 2009-01-23 | 半导体元器件的离子注入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101789364A CN101789364A (zh) | 2010-07-28 |
CN101789364B true CN101789364B (zh) | 2012-05-30 |
Family
ID=42532525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100458269A Active CN101789364B (zh) | 2009-01-23 | 2009-01-23 | 半导体元器件的离子注入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101789364B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104617151B (zh) * | 2015-01-23 | 2018-07-03 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913123A (en) * | 1996-08-26 | 1999-06-15 | National Science Council | Manufacturing method for deep-submicron P-type metal-oxide semiconductor shallow junction |
CN1921086A (zh) * | 2005-08-25 | 2007-02-28 | 中芯国际集成电路制造(上海)有限公司 | 应变cmos的集成制作方法 |
CN101308786A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的离子注入方法 |
-
2009
- 2009-01-23 CN CN2009100458269A patent/CN101789364B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913123A (en) * | 1996-08-26 | 1999-06-15 | National Science Council | Manufacturing method for deep-submicron P-type metal-oxide semiconductor shallow junction |
CN1921086A (zh) * | 2005-08-25 | 2007-02-28 | 中芯国际集成电路制造(上海)有限公司 | 应变cmos的集成制作方法 |
CN101308786A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的离子注入方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101789364A (zh) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100495663C (zh) | 集成电路的制造方法 | |
CN102664165B (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
US8236675B2 (en) | Semiconductor device and method of fabricating a semiconductor device | |
CN101728274A (zh) | 通过共注入碳和氮降低多晶硅耗尽 | |
US20080200020A1 (en) | Semiconductor device and method of fabricating a semiconductor device | |
CN102194869B (zh) | 一种抗辐照性能增强的超陡倒掺杂mos器件 | |
CN101789364B (zh) | 半导体元器件的离子注入方法 | |
CN102800595A (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
CN102446767B (zh) | Nmos晶体管的制造方法 | |
CN101483140A (zh) | 一种可减小漏电流的mos管制造方法 | |
CN101431024A (zh) | 一种分开优化源/漏极的方法 | |
CN108470680A (zh) | 半导体结构的制作方法 | |
US8409975B1 (en) | Method for decreasing polysilicon gate resistance in a carbon co-implantation process | |
CN208835069U (zh) | 场效应管器件 | |
CN104332409A (zh) | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 | |
CN102468237A (zh) | 半导体器件的制造方法 | |
CN102024701A (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
CN101989549B (zh) | Nmos晶体管的制造方法 | |
CN101894748B (zh) | 离子注入的方法 | |
CN101770955B (zh) | 一种制作p型金属氧化物半导体的方法 | |
KR20100079139A (ko) | 반도체 소자의 제조 방법 | |
CN101989550A (zh) | Nmos晶体管的制造方法 | |
CN105140113A (zh) | 一种改善离子注入准直性的方法 | |
KR101088817B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |