CN208835069U - 场效应管器件 - Google Patents
场效应管器件 Download PDFInfo
- Publication number
- CN208835069U CN208835069U CN201821756811.4U CN201821756811U CN208835069U CN 208835069 U CN208835069 U CN 208835069U CN 201821756811 U CN201821756811 U CN 201821756811U CN 208835069 U CN208835069 U CN 208835069U
- Authority
- CN
- China
- Prior art keywords
- ion
- region
- state
- kenel
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型提出一种场效应管器件,涉及半导体生产技术领域。所述场效应管器件包括:衬底;阱区,位于所述衬底中,注入有第一型态的离子,所述阱区包含沟道区、轻掺杂区、源区与漏区;栅极结构,位于所述衬底上,所述栅极结构位于沟道区正上方;其中,沟道区包括反态掺杂区,所述反态掺杂区注入有与第一型态相反型态的反态离子,且相对于所述沟道区的中心轴对称分布。本实用新型提供的场效应管器件的沟道区包括注入有反态离子的反态掺杂区,该反态掺杂区相对于沟道区的中心轴对称分布,使得器件的导电沟道变宽,减少了电子形成热载流子的机率,从而降低器件的热载流子注入效应,使得器件的饱和电流增加,阈值电压降低,提高了器件性能。
Description
技术领域
本实用新型涉及半导体生产技术领域,尤其涉及一种场效应管器件。
背景技术
集成电路中的金属氧化物半导体场效应晶体管(Metal Oxide SemiconductorField Effect Transistor,MOSFET)器件工作一段时间后,器件的电学性能会逐步发生变化,例如:阈值电压(Vt)漂移,跨导(Gm)降低,饱和电流(Idsat)减小,这些变换最后将导致器件不能正常工作。研究表明,这种现象是由于热载流子注入效应(Hot CarrierInjection,HCI)导致的。
在制造动态随机存储器(DRAM)时,改善存储器外围电路中NMOSFET器件的热载流子注入效应,可以提高存储器件的可靠性。
因而,在存储器领域中,由于HCI造成的器件性能漂移的问题亟须简单有效的方法解决。
需要说明的是,在上述背景技术部分实用新型的信息仅用于加强对本实用新型的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
实用新型内容
本实用新型的目的在于提供一种场效应管器件,至少在一定程度上克服热载流子注入效应带来的器件性能漂移问题。
本实用新型的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本实用新型的实践而习得。
根据本实用新型提供一种场效应管器件,所述器件包括:衬底;阱区,位于所述衬底中,注入有第一型态的离子,所述阱区包含沟道区、轻掺杂区、源区与漏区,所述源区和所述漏区分别位于所述沟道区两侧,所述轻掺杂区也位于所述沟道区两侧;栅极结构,位于所述衬底上,所述栅极结构包括栅氧化层和位于所述栅氧化层上的电极材料层,所述栅极结构位于所述沟道区正上方;其中,所述沟道区包括反态掺杂区,所述反态掺杂区注入有与第一型态相反型态的反态离子,且相对于所述沟道区的中心轴对称分布。
上述方案中,所述器件为N型金属氧化物场效应管器件,所述反态离子包括砷离子。
上述方案中,所述反态离子的注入剂量为1.5E12每立方厘米~1.9E12每立方厘米,所述反态离子的注入能量为30KeV~35KeV。
上述方案中,所述第一型态的离子为硼离子,所述硼离子的注入剂量为1.5E13每立方厘米~3E13每立方厘米,所述硼离子的注入能量为130KeV~160KeV。
上述方案中,所述轻掺杂区不与所述反态掺杂区相连,且所述轻掺杂区注入的离子包括磷离子或砷离子。
本实用新型实施例提供的技术方案可以包括以下有益效果:
本实用新型一种示例性实施例所提供的技术方案中,场效应管器件的沟道区包括注入有反态离子的反态掺杂区,该反态掺杂区相对于沟道区的中心轴对称分布,使得器件的导电沟道变宽,减少了电子形成热载流子的机率,从而降低器件的热载流子注入效应,使得器件的饱和电流增加,阈值电压降低,提高了器件性能。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本实用新型。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本实用新型的实施例,并与说明书一起用于解释本实用新型的原理。显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示意性示出了本实用新型实施例的一种场效应管器件的结构图;
图2示意性示出了本实用新型的实施例的一种场效应管器件制造方法的流程图;
图3为执行步骤S304进行第二型态离子注入的示意图;
图4是进行第一型态离子注入的示意图;
图5是完成步骤S306后的剖面示意图;
图6是完成步骤S307后的剖面示意图;
图7是完成步骤S308后的剖面示意图。
具体实施方式
现在将参考附图更全面地描述示例性实施方式。然而,示例性实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本实用新型将更加全面和完整,并将示例性实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的模块翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语,例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
在相关技术中一种NMOSFET中,导电沟道采用对称结构,该半导体器件包括衬底,P型阱区,两个通过N型离子掺杂形成的N型区,即源区和漏区,两个N型区之间形成导电沟道,导电沟道之上一般覆盖栅极氧化层、多晶硅栅极层和栅极金属,对应源区形成有源极金属,对应漏区形成有漏极金属。其中衬底为硅衬底,P型阱区为注入P型离子(硼B或镓Ga等Ⅲ族元素离子)剂量较低的阱区,源区和漏区为两个注入N型离子(磷P或砷As等Ⅴ族元素离子)剂量较高的N+区。
此外,导电沟道中包括P型掺杂区,其中掺入硼B离子(注入能量为10KeV~15KeV,注入剂量为2E12每立方厘米~5.5E12每立方厘米)。在导电沟道靠近两个高注入剂量的N+区的部分还有分别对应有一个轻掺杂区,其中掺入磷P或砷As等离子。多晶硅栅极层为N型离子掺杂形成的多晶硅,栅极金属连接栅极控制线,以便向MOSFET的栅极输入栅极电压Vg。漏极金属连接数据线,以便向MOSFET的漏极输入数据电压Vd。
这里,热载流子效应的产生主要受到水平方向的电场强度的影响,其中在水平方向,电场强度最大的地方就是在导电沟道所在的导电沟道靠近漏极的地方,也就是在漏极-栅极区域形成强电场区。热载流子效应的产生主要受到水平方向的电场强度的影响,在水平方向中电场强度最大的地方就是在导电沟道靠近漏极的地方,因此HCI通常发生在漏极侧。
传统解决HCI的方法可以是增加栅极氧化层或者使用轻掺杂(Light DopedDrain,简称轻掺杂)技术。其中增加栅极氧化层主要就是提高栅氧的质量,例如可以减少Si-SiO2界面的H和H2O、减少金属腐蚀等反应离子刻蚀(Reactive Ion Etching,简称RIE)工艺中对于氧化层的等离子体损伤或采用氮氧化硅代替原来的SiO2做栅氧等方式。轻掺杂即是在沟道中靠近漏极的附近设置一个低掺杂的漏区,让低掺杂的漏区也承受部分电压,这种结构可防止热电子退化效应。
本公开实施例提供一种场效应管器件,将相关技术中的导电沟道中P型掺杂区的P型离子更改为反态N型离子。下面结合附图对本公开示例实施方式进行详细说明。
图1示意性示出了本公开的示例性实施方式的场效应管器件的结构图。
参考图1,本实用新型实施例提供的场效应管器件200包括:衬底201,阱区202,位于衬底201中,注入有第一型态的离子,阱区202包括沟道区205、轻掺杂区、源区203与漏区204,源区203和漏区204分别位于沟道区的两侧;栅极结构位于衬底201上,栅极结构包括栅氧化层206和位于栅氧化层上的电极材料层,栅极结构位于沟道区正上方;其中,沟道区205包括反态掺杂区,该反态掺杂区注入有与第一型态相反型态的反态离子,且相对于沟道区的中心轴对称分布。
以上方案中,场效应管器件的沟道区有注入反态离子形成的反态掺杂区2051,可以使器件的导电沟道变宽,减少了电子形成热载流子的机率,从而降低器件的热载流子注入效应,使得器件的饱和电流增加,阈值电压降低,提高了器件性能。
在本公开的示例性实施例中,反态离子的注入剂量为1.5E12每立方厘米~1.9E12每立方厘米,反态离子的注入能量为30KeV~35KeV。
本公开实施例中的技术方案中,场效应管为N型MOSFET,简称NMOS。
以下以采用N型衬底的NMOS为例详述本公开示例性实施例的具体结构。
如图1所示,场效应管200为NMOS器件,衬底201为N型衬底。阱区202通过在衬底201上掺入第一型态离子即P型离子形成。这里,P型离子包括硼B等+3价离子。进行硼离子注入时,硼离子的注入剂量为1.5E13每立方厘米~3E13每立方厘米,硼离子的注入能量为130KeV~160KeV。
源区203、漏区204均为掺杂区,二者掺杂的离子型态均为N型离子。这里,N型离子包括磷P、砷As等+5价离子。
如图1所示,轻掺杂区包括第一轻掺杂区2052和第二轻掺杂区2053。第一轻掺杂区2052位于靠近所述源区203一侧;第二轻掺杂区2053位于靠近漏区204一侧。第一轻掺杂区2052和第二轻掺杂区2053与传统NMOS管的轻掺杂区(如轻掺杂漏区,Lightly DopedDrain,简称LDD)相同,其中轻掺杂区与源区203和漏区204掺入型态相同的离子,即第一轻掺杂区307和第二轻掺杂区308中掺入的离子型态也是N型离子,如磷P或砷As等+5价离子。
在本实施例中,反态掺杂区2051中掺杂离子的型态是N型,源区203、漏区204、第一轻掺杂区2052和第二轻掺杂区2053中掺入的离子的型态也均是N型,即反态掺杂区2051与源区203、漏区204、第一轻掺杂区2052和第二轻掺杂区2053中掺杂离子的型态均相同,仅仅与阱区202中掺杂离子的型态不同。
此外,如图2所示,轻掺杂区2052和轻掺杂区2053均不与反态掺杂区2051相连,这里,轻掺杂区注入的离子为磷离子或砷离子。
如图1所示,导电沟道205之上还设置栅极氧化层206、多晶硅栅极层207和栅极金属208,以及设置在源区203之上的源极金属209和设置在漏区204之上的漏极金属210。多晶硅栅极层207为N型离子掺杂形成的多晶硅,栅极金属308连接栅极控制线,以便向MOSFET的栅极输入栅极电压Vg。漏极金属210连接数据线,以便向MOSFET的漏极输入数据电压Vd。
综上所示,本实用新型实施例提供的场效应管器件的沟道区包括注入有反态离子的反态掺杂区,反态掺杂区相对于沟道区的中心轴对称分布,这样,器件的导电沟道变宽,减少了电子形成热载流子的机率,从而降低器件的热载流子注入效应,使得器件的饱和电流增加,阈值电压降低,提高了器件性能。
图2是本公开实施例中场效应管器件的制作方法的流程图,以下以制作NMOS器件为例进行详述,如图2所示,该方法包括以下步骤:
步骤S302,提供衬底。
步骤S304,在衬底中定义出沟道区所在的第一位置,对第一位置的衬底部分进行第二型态离子注入,形成反态掺杂区,反态掺杂区相对于沟道区的中心轴对称分布。
步骤S305,在衬底中定义出阱区所在的第二位置,对第二位置的衬底部分进行第一型态离子注入,第一型态离子与第二型态离子型态相反。
步骤S306,在沟道区上方形成栅极结构。
步骤S307,以栅极结构作为掩模,对第二位置的衬底部分进行轻掺杂离子注入,形成轻掺杂区,轻掺杂区位于沟道区两侧。
步骤S308,以栅极结构作为掩模,对具有轻掺杂区的第二位置的衬底部分进行源漏注入,形成源区和漏区,源区和漏区分别位于沟道区两侧。
采用该方案时制造器件时,导电沟道变宽,减少了电子形成热载流子的机率,从而降低器件的热载流子注入效应,使得器件的饱和电流增加,阈值电压降低,提高了器件性能。
在本公开示例性实施例中,可以直接采用P型衬底,也可以采用N型衬底,而导电沟道位于衬底中的P型阱区中。采用P型衬底时,阱区的P型离子的注入剂量要高于衬底的P型离子的注入剂量。
图3是执行步骤S304进行第一型态离子注入的示意图。如图3所示,在N型衬底901中特定位置(如采用光刻工艺定义特定位置)进行砷As离子注入,形成反态掺杂区9051。该步骤中的离子注入为反态掺杂,即该反态离子注入工艺中在特定的位置所注入的离子型态应该是与传统NMOS管注入离子型态相反的磷P或砷As等N型离子。
在本实施例中,该步骤在整个导电沟道的长度上进行离子注入,以形成相对于沟道区的中心轴对称分布的反态掺杂区。
在步骤S304中,在衬底上进行第一形态离子注入即反态离子注入时,反态离子的注入剂量为1.5E12每立方厘米~1.9E12每立方厘米,反态离子的注入能量为30KeV~35KeV。
例如,在本实施例中,可以选择反态离子注入的注入能量为32KeV,离子的注入剂量为1.7E12每立方厘米。
需要说明的是,离子注入会导致晶体的晶格破坏,造成损伤,离子注入工艺之后,还必须经过高温退火才能恢复晶格的完整性,高温退火会造成离子的进一步扩散,因此离子注入的区域范围应略小于想要达到的反态掺杂区的范围,才能使经过高温退火后形成的反常态掺杂区刚好满足需求。作为示例,该第一次离子注入形成反态掺杂区后还包括退火工艺,利用所退火工艺修复衬底的损伤以及控制注入离子的扩散。
在本公开示例性实施例中,在步骤S305中需要对衬底中定义的阱区所在的第二位置进行第一型态离子注入,第一型态离子与第二型态离子型态相反。因此,这里的第一型态为P型离子。具如图4所示,注入P型离子后形成P型阱区902。
在本公开的一种示例性实施例中,形成阱区的离子即第一型态离子注入的离子型态为P型离子,例如硼离子等+3价离子。这里,硼离子的注入能量为130KeV~160KeV,硼离子的注入剂量为1.5E13每立方厘米~3E13每立方厘米。
例如,在本实施例中,可以选择硼离子的注入能量为150KeV,硼离子的注入剂量为2E13每立方厘米。
在步骤S306中,在衬底的反态掺杂区上形成栅极结构。具体的,如图5所示,在沟道区即导电沟道之上形成栅极氧化层906和多晶硅栅极层907。
具体为,在导电沟道之上经过沉积刻蚀形成栅极氧化层906和多晶硅栅极层907。该步骤中通过在导电沟道上形成多晶硅,具体可以是通过PECVD反应形成非晶硅,然后利用准分子激光退火制得多晶硅。其中此处的多晶硅可以是N掺杂,即N+Poly。
在步骤S307中,在上述导电沟道的两侧进行轻掺杂离子注入,如图6所示,分别形成第一轻掺杂区9052和第二轻掺杂区9053。
在步骤S307中,在导电沟道中除了形成反态掺杂区9051之外,还在所述导电沟道的两侧进行离子注入,以分别形成位于沟道区两侧的第一轻掺杂区9052和第二轻掺杂区9053。其中,轻掺杂区不与反态掺杂区相连,且轻掺杂离子包括磷离子或砷离子。
该步骤中轻掺杂离子的注入能量为15KeV~35KeV,离子的注入剂量为5E13每立方厘米~2E14每平方厘米。如图6所示,反态掺杂区9051中的离子深度比第一轻掺杂区9052和第二轻掺杂区9053中的离子深度更深。
在步骤S308中,在所述导电沟道中靠近第一轻掺杂区9052和第二轻掺杂区9053的位置进行源漏注入,如图7所示,分别形成源区和漏区。这里,栅极结构两侧增加栅极侧墙908,其成分可以为氮化硅。
具体地,在靠近第一轻掺杂区9052和第二轻掺杂区9053的位置经过离子注入工艺,分别形成源极掺杂区即源区903和漏极掺杂区即漏区904。其中第一轻掺杂区9052靠近所述源区903一侧,第二轻掺杂区9053靠近所述漏区904一侧,源区和漏区分别位于沟道区两侧。
步骤S308中源漏注入中注入的离子型态也是P或As等N型离子。形成源区或漏区时,离子的注入能量为15KeV~25KeV,离子的注入剂量为5E13每立方厘米~5E15每平方厘米。
最后,经过构图工艺形成栅极金属、源极金属和漏极金属。该步骤在多晶硅栅极层907之上形成栅极金属,在源极掺杂区903之上形成源极金属,在漏极掺杂区904之上形成漏极金属,最终形成场效应管器件。
在本公开的一种示例性实施例中,反态离子注入与第一型态离子注入的离子型态相反,反态离子注入与轻掺杂离子注入的离子型态相同。
需要说明的是,上述离子注入的步骤中,需要利用预设的掩膜版进行遮挡,以便在衬底上形成所需的结构。
需要说明的是,最后,栅极金属连接栅极控制线,以向栅极输入栅极信号Vg,漏极金属连接数据线,以向漏极输入数据信号Vd,如图1所示。
基于上述制作方法,本实用新型实施例提供的场效应管器件制造方法中,向器件的沟道区注入反态离子,形成相对于沟道区的中心轴对称分布的反态掺杂区,这样,器件的导电沟道变宽,减少了电子形成热载流子的机率,从而降低器件的热载流子注入效应,使得器件的饱和电流增加,阈值电压降低,提高了器件性能。
本领域技术人员在考虑说明书及实践这里公开的实用新型后,将容易想到本实用新型的其它实施方案。本申请旨在涵盖本实用新型的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本实用新型未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本实用新型的真正范围和精神由下面的权利要求指出。
应当理解的是,本实用新型并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求来限制。
Claims (5)
1.一种场效应管器件,其特征在于,所述器件包括:
衬底;
阱区,位于所述衬底中,注入有第一型态的离子,所述阱区包含沟道区、轻掺杂区、源区与漏区,所述源区和所述漏区分别位于所述沟道区两侧,所述轻掺杂区也位于所述沟道区两侧;
栅极结构,位于所述衬底上,所述栅极结构包括栅氧化层和位于所述栅氧化层上的电极材料层,所述栅极结构位于所述沟道区正上方;
其中,所述沟道区包括反态掺杂区,所述反态掺杂区注入有与第一型态相反型态的反态离子,且相对于所述沟道区的中心轴对称分布。
2.根据权利要求1所述的器件,其特征在于,所述器件为N型金属氧化物场效应管器件,所述反态离子包括砷离子。
3.根据权利要求2所述的器件,其特征在于,所述反态离子的注入剂量为1.5E12每立方厘米~1.9E12每立方厘米,所述反态离子的注入能量为30KeV~35KeV。
4.根据权利要求3所述的器件,其特征在于,所述第一型态的离子为硼离子,所述硼离子的注入剂量为1.5E13每立方厘米~3E13每立方厘米,所述硼离子的注入能量为130KeV~160KeV。
5.根据权利要求3所述的器件,其特征在于,所述轻掺杂区不与所述反态掺杂区相连,且所述轻掺杂区注入的离子包括磷离子或砷离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821756811.4U CN208835069U (zh) | 2018-10-24 | 2018-10-24 | 场效应管器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821756811.4U CN208835069U (zh) | 2018-10-24 | 2018-10-24 | 场效应管器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208835069U true CN208835069U (zh) | 2019-05-07 |
Family
ID=66319647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821756811.4U Active CN208835069U (zh) | 2018-10-24 | 2018-10-24 | 场效应管器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208835069U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111092120A (zh) * | 2018-10-24 | 2020-05-01 | 长鑫存储技术有限公司 | 场效应管器件及其制造方法 |
-
2018
- 2018-10-24 CN CN201821756811.4U patent/CN208835069U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111092120A (zh) * | 2018-10-24 | 2020-05-01 | 长鑫存储技术有限公司 | 场效应管器件及其制造方法 |
CN111092120B (zh) * | 2018-10-24 | 2024-05-14 | 长鑫存储技术有限公司 | 场效应管器件的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104992977B (zh) | Nldmos器件及其制造方法 | |
CN104662666B (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
CN101517741B (zh) | 具有包含性能增进材料成分的受应变沟道区的晶体管 | |
TW201407781A (zh) | 半導體裝置及其製造方法 | |
CN102130012B (zh) | Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法 | |
CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
CN101740517A (zh) | 轻掺杂漏极的形成方法和半导体器件 | |
CN104037083A (zh) | 一种半导体器件的制造方法 | |
JP6770177B2 (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
CN107785365B (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
CN101621009A (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
CN208835069U (zh) | 场效应管器件 | |
CN102496568A (zh) | 沟槽功率器件结构的制造方法 | |
CN108565212A (zh) | 一种mos晶体管的制作方法及mos晶体管 | |
CN102487084B (zh) | Mosfet及其制造方法 | |
CN102157384B (zh) | 晶体管的制造方法 | |
EP1142014B1 (en) | A method of manufacturing a peripheral transistor of a non-volatile memory | |
KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
CN102280495A (zh) | 一种齐纳二极管及其制造方法 | |
CN105609568B (zh) | 结型场效应晶体管 | |
CN108470680A (zh) | 半导体结构的制作方法 | |
CN111092120B (zh) | 场效应管器件的制造方法 | |
CN208904025U (zh) | 半导体器件和集成电路 | |
CN103996622B (zh) | 一种制作vdmos的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |