CN108565212A - 一种mos晶体管的制作方法及mos晶体管 - Google Patents
一种mos晶体管的制作方法及mos晶体管 Download PDFInfo
- Publication number
- CN108565212A CN108565212A CN201711227979.6A CN201711227979A CN108565212A CN 108565212 A CN108565212 A CN 108565212A CN 201711227979 A CN201711227979 A CN 201711227979A CN 108565212 A CN108565212 A CN 108565212A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- active area
- grid
- mos
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 60
- 238000002347 injection Methods 0.000 claims abstract description 37
- 239000007924 injection Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000003471 anti-radiation Effects 0.000 claims description 4
- 230000002596 correlated effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 abstract description 17
- 239000001301 oxygen Substances 0.000 abstract description 17
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 14
- 238000000137 annealing Methods 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 239000002253 acid Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000005527 interface trap Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001706 oxygenating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供一种MOS晶体管制作方法及MOS晶体管，所述MOS晶体管制作方法，在离子注入形成源漏极之后，栅极形成之前，对预设区域进行额外离子注入，通过额外的离子注入工艺可以形成更多的非桥键氧，通过后续退火工艺，所述非桥键氧可以扩散到Si/SiO2界面，填补氧空位，从而改善界面的性质，使得界面的陷阱空穴数量减少，从而避免在辐照作用下，出现漏电的情况，提高了高压MOS管的抗辐照能力。
Description
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种MOS晶体管的制作方法及MOS晶体管。
背景技术
MOS管是金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管，随着集成电路的密度越来越大，器件的尺寸越来越小，栅氧化层的厚度不断减薄，辐照在栅氧化层中电离效应对集成电路的影响也在减弱。当栅氧化层厚度小于10nm时，栅氧化层的电离辐照效应对器件造成的影响可以忽略。
对于高压器件而言，如图1a和图1b所示，其中，图1a为传统高压MOS晶体管的俯视结构示意图，图1b为沿图1a中传统高压MOS晶体管的CC’线截面得到的剖面结构示意图；传统高压MOS晶体管包括衬底11，位于衬底11上的有源区12，以及位于所述有源区12的栅极14，栅极14和有源区12之间还设置有栅氧化层13，栅氧化层13的厚度越厚，高压MOS晶体管承受的高压越大；因此，为了满足高压器件的要求，栅氧化层的厚度不能过小。
但当栅氧化层的厚度大于某一临界值，则辐照必定会在介质表面、内部和周围产生缺陷，从而导致器件的漏电流产生。因此，高压MOS晶体管的辐照产生的漏电较为严重，如何降低高压MOS晶体管辐照漏电成为亟待解决的问题。
发明内容
有鉴于此，本发明提供一种MOS晶体管的制作方法及MOS晶体管，以解决现有技术中高压MOS晶体管的辐照漏电较为严重的问题。
为实现上述目的，本发明提供如下技术方案：
一种MOS晶体管制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有浅沟槽隔离结构，将所述浅沟槽隔离结构之外的区域作为有源区；
在所述有源区上形成栅氧化层；
在所述栅氧化层的两侧进行源漏区域的离子注入，形成源极和漏极；
对预设区域进行额外离子注入，所述预设区域为相邻两个所述MOS晶体管的栅极之间的所述有源区的一部分，或者所述有源区和所述浅沟槽隔离结构的一部分；
在所述栅氧化层上形成栅极。
优选地，所述额外离子注入的注入离子包括第III族元素离子或第VII族元素离子。
优选地，所述额外离子注入的离子注入剂量与所述MOS晶体管的抗辐照性能指标成正相关关系。
优选地，当所述MOS晶体管中的多个MOS晶体管均位于同一个有源区内时，所述对预设区域进行额外离子注入，具体包括：
形成掩膜层，所述掩膜层至少覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区的一半，所述掩膜层的开口对应所述预设区域；
对所述预设区域进行额外离子注入。
优选地，当所述MOS晶体管中的多个MOS晶体管均位于不同有源区内时，所述对预设区域进行额外离子注入，具体包括：
形成掩膜层，所述掩膜层至少覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区以及所述浅沟槽隔离结构的一部分，所述掩膜层的开口对应所述预设区域；
对所述预设区域进行额外离子注入。
本发明还提供一种MOS晶体管，采用上面任意一项所述的MOS晶体管制作方法制作形成，所述MOS晶体管包括：
衬底；
位于所述衬底上的浅沟槽隔离结构，和位于所述浅沟槽隔离结构之外区域的有源区；
位于所述有源区上的栅极氧化层；
位于所述栅极氧化层背离所述衬底一侧的栅极；
其中，所述栅极两侧的有源区分别为源极和漏极。
优选地，包括一个有源区和多个MOS晶体管，所述多个MOS晶体管位于同一个所述有源区内。
优选地，包括多个有源区和多个MOS晶体管，所述多个MOS晶体管分别位于不同的所述有源区内。
优选地，包括多个有源区和多个MOS晶体管，所述多个MOS晶体管中的部分MOS晶体管位于同一个所述有源区内，其余MOS晶体管位于不同的有源区内。
经由上述的技术方案可知，本发明提供的高压MOS晶体管制作方法，在形成源漏极之后，形成栅极之前，在预设区域增加一道额外的离子注入工艺；通过额外的离子注入工艺可以形成更多的非桥键氧，通过后续退火工艺，所述非桥键氧可以扩散到Si/SiO2界面，填补氧空位，从而改善界面的性质，使得界面的陷阱空穴数量减少，从而避免在辐照作用下，出现漏电的情况，提高了高压MOS管的抗辐照能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1a为传统高压MOS晶体管的俯视结构示意图；
图1b为沿图1a中传统高压MOS晶体管的CC’线截面得到的剖面结构示意图；
图2为现有技术中体硅MOS晶体管的结构示意图；
图3a为本发明实施例提供的一种高压MOS器件的俯视结构示意图；
图3b为沿图3a中DD’线切割的高压MOS器件的剖面结构示意图；
图4a为本发明另一实施例提供的一种高压MOS器件的俯视结构示意图；
图4b为沿图4a中EE’线切割的高压MOS器件的剖面结构示意图；
图5为本发明又一实施例提供的一种高压MOS器件的俯视结构示意图；
图6为沿图5中FF’线切割的高压MOS器件的剖面结构示意图。
具体实施方式
正如背景技术部分所述，对于高压MOS器件而言，栅氧化层的厚度不能过小，但当栅氧化层的厚度过大时，则会出现辐照漏电现象。
出现辐照漏电现象的原因是，半导体器件在辐照的作用下，首先形成电子空穴对，然后在电场的影响下，越来越多的空穴转移到Si和SiO2的界面，最终在Si和SiO2的界面处产生陷阱，引起漏电。
在现有工艺CMOS器件中，如图2所示，为现有技术中体硅CMOS晶体管的结构示意图，CMOS器件中包括NMOS晶体管和PMOS晶体管，其中，NMOS晶体管与PMOS晶体管之间采用STI(shallow trench isolation，浅沟道隔离)01隔离。NMOS晶体管包括图2中所示的P型衬底04、两个n+区域和栅极02，其中，所述n+区域为高掺杂的源漏区域；PMOS晶体管包括图2中所示的N型衬底03、两个p+区域和栅极02，其中，所述p+区域为高掺杂的源漏区域。
发明人发现，在体硅工艺CMOS器件中，STI氧化物是辐照损伤的重要敏感因素，主要原因是，在STI侧墙处产生的辐照缺陷。也即，如图2中所示，通道A和通道B是体硅工艺器件经辐照导致漏电的主要路径。
为解决上述体硅工艺器件存在的问题，本发明提供一种MOS晶体管制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有浅沟槽隔离结构，将所述浅沟槽隔离结构之外的区域作为有源区；
在所述有源区上形成栅氧化层；
在所述栅氧化层的两侧进行源漏区域的离子注入，形成源极和漏极；
对预设区域进行额外离子注入，所述预设区域为相邻两个所述MOS晶体管的栅极之间的所述有源区的一部分，或者所述有源区和所述浅沟槽隔离结构的一部分；
在所述栅氧化层上形成栅极。
本发明提供的高压MOS晶体管制作方法，在形成源漏极之后，形成栅极之前，在预设区域增加一道额外的离子注入工艺；通过额外的离子注入工艺可以形成更多的非桥键氧，通过后续退火工艺，所述非桥键氧可以扩散到Si/SiO2界面，填补氧空位，从而改善界面的性质，使得界面的陷阱空穴数量减少，从而避免在辐照作用下，出现漏电的情况，提高了高压MOS管的抗辐照能力。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图3a和图3b所示，其中，图3a为一种高压MOS器件的俯视结构示意图，图3b为沿图3a中DD’线切割的高压MOS器件的剖面结构示意图；本发明实施例中，高压MOS器件包括衬底21，位于衬底21上的有源区22，位于同一个有源区22上的栅氧化层23，以及后续工艺形成的栅极24。
本发明实施例中主要针对图2中所示的漏电途径A而言，多个MOS晶体管位于同一个有源区内，其制作过程主要包括：
提供半导体衬底，该半导体衬底包括衬底21以及位于衬底21上的STI(图3a和图3b中未示出)，STI定义出有源区22；
在有源区22上形成栅氧化层23；
在栅氧化层23上的两侧通过离子注入方式掺杂高浓度杂质形成，形成源极和漏极。需要说明的是，本实施例中不限定源极和漏极的掺杂的杂质类型，根据衬底类型以及需要制作的是NMOS晶体管还是PMOS晶体管进行选择，本实施例中对此不做限定。
本发明实施例中在源漏极的离子注入工艺之后，还包括额外增加的离子注入工艺，具体为，对预设区域进行额外离子注入，对于多个MOS晶体管位于同一个有源区的情况中，本实施例中所述预设区域为相邻两个所述MOS晶体管的栅极之间的所述有源区的一部分；请参见图3a和图3b，本实施例中在多个MOS晶体管具有多个栅极24，在预设区域进行离子注入时，需要首先对不需要离子注入的地方进行遮盖，也即先形成掩膜层，在掩膜层之外的区域即为预设区域，对所述预设区域进行离子注入即可。
本实施例中，在其中一个MOS晶体管的两侧形成额外离子注入掩膜层25，如图3a和图3b所示，掩膜层至少覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区的一半，所述掩膜层的开口对应所述预设区域。可选的，为了保证抗辐照效果最好，本实施例中掩膜层正好覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区的一半，若不足一半，则会造成相邻器件漏电不能完全阻挡漏电；若超过一半较多，则对相邻的器件的性能造成影响。
需要说明的是，本实施例中所述的“一半”如图3b所示，为截面示意图中，相邻两个MOS晶体管的栅极之间的距离W2的一半W1，也即所述掩膜层25至少覆盖相邻两个MOS晶体管之间有源区的一半。
在掩膜层制作完毕后，对掩膜层外的区域进行额外离子注入，需要说明的是，本实施例中不限定额外离子注入的注入离子类型，可选的，为第III族元素离子，也可以是第VII族元素离子，更加可选为B、P、As等。同时也不限定额外离子注入的离子注入剂量，具体的，所述离子注入剂量与抗辐照性能指标成正相关关系。即，可以根据待形成高压MOS晶体管的抗辐照指标进行设置对应的离子注入的注入剂量。也即，针对不同的高压MOS晶体管，其栅氧化层厚度不同，从而抗辐照能力不同，而且针对不同的高压MOS器件，MOS晶体管的抗辐照能力要求不同，从而额外离子注入工艺中的离子注入剂量也不同，本实施例中对此不做具体说明。
另外，本实施例中不限定额外离子注入的注入离子类型，所述额外离子注入类型与源漏极形成时的离子注入类型采用相同的掺杂，也可以采用不同掺杂类型的离子进行注入。
在额外离子注入工艺之后，在栅氧化层23上形成栅极，本实施例中对栅极的形成工艺不详细赘述。
需要说明的是，在额外离子注入工艺之后，形成栅极之前，还可以包括去除额外离子注入掩膜层的步骤，本实施例对去除掩膜层的过程也不做详细赘述，根据掩膜层的材质不同，可以采用不同的去除方式。
为了减少通路A上的漏电，在栅形成之前，需要在设计指定的高压MOS晶体管的源漏离子注入之后，额外加入一道离子注入工艺，其注入剂量根据抗辐照性能指标决定。本发明实施例中，高压MOS晶体管都位于同一个有源区内，额外离子注入掩膜层需覆盖的有源区为相邻栅之间距离的一半。通过额外新增加的离子注入可以形成更多的非桥键氧，其通过后续退火工艺可扩散到Si/SiO2界面；填补氧空位，从而改善界面的性质，最终界面陷阱空穴数量减少，达到抗辐照的作用。
为了减少通路B上的漏电，本发明还提供一个实施例，请参见图4a和图4b，其中，图4a为一种高压MOS器件的俯视结构示意图，图4b为沿图4a中EE’线切割的高压MOS器件的剖面结构示意图；本发明实施例中，高压MOS器件包括衬底31，位于衬底31上的有源区32，位于不同有源区32上的栅氧化层33，以及后续工艺形成的栅极34。
需要说明的是，本实施例中与上一实施例不同的是，多个MOS晶体管分别位于不同的有源区内，不同有源区之间包括有浅沟槽隔离结构(图中未示出)。
本实施例中MOS晶体管的制作方法与上面实施例的制作方法相同，唯一不同的是，由于不同MOS晶体管制作在不同有源区上，而造成辐照漏电的主要路径如图2中的路径B，STI的侧墙处容易形成辐照漏电，为减少该处的辐照漏电，本实施例中掩膜层35至少要覆盖STI的侧墙。也即，本实施例中当所述MOS晶体管中的多个MOS晶体管均位于不同有源区内时，所述对预设区域进行额外离子注入，具体包括：形成掩膜层，所述掩膜层至少覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区以及所述浅沟槽隔离结构的一部分，所述掩膜层的开口对应所述预设区域；对所述预设区域进行额外离子注入。
需要说明的是，本实施例中其他步骤与上一实施例相同，本实施例中对此不做详细赘述，可参考上面实施例中的描述。
本实施例中由于不同的MOS晶体管位于不同的有源区内，不同有源区之间采用STI隔离，因此，为防止STI侧墙辐照漏电，本实施例中在栅极形成之前，源漏极离子注入形成之后，采用额外增加一道离子注入工艺，在STI侧墙部分进行离子注入，由于额外新增加的离子注入可以形成更多的非桥键氧，其通过后续退火工艺可扩散到Si/SiO2界面；填补氧空位，从而改善界面的性质，最终界面陷阱空穴数量减少，达到抗辐照的作用。
本发明的另一实施例中，为了同时减少通路A和通路B上的漏电，请参见图5和图6，其中，图5为一种高压MOS器件的俯视结构示意图，图6为沿图5中FF’线切割的高压MOS器件的剖面结构示意图；本发明实施例中，高压MOS器件包括衬底41，位于衬底41上的有源区42，位于不同有源区42上的栅氧化层43，以及后续工艺形成的栅极44。
本实施例中，如图6所示，三个MOS晶体管中，中间的MOS晶体管和左侧的MOS晶体管位于相同的有源区内，中间的MOS晶体管与右侧的MOS晶体管分别位于不同的有源区内，因此，中间的MOS晶体管和左侧的MOS晶体管之间的辐照漏电与通路A的辐照漏电原理相同，在额外离子注入工艺中，掩膜层45只要覆盖至少一半有源区的部分即可，而中间的MOS晶体管与右侧的MOS晶体管之间的辐照漏电与通道B的辐照漏电原理相同，在额外离子注入工艺中，掩膜层45需要覆盖相邻两个栅极之间距离的一半的有源区和STI区域。
本实施例中在栅极形成之前，在预设区域增加一道额外的离子注入工艺，由于额外新增加的离子注入可以形成更多的非桥键氧，其通过后续退火工艺可扩散到Si/SiO2界面；填补氧空位，从而改善界面的性质，最终界面陷阱空穴数量减少，达到抗辐照的作用。
需要说明的是，本发明实施例中还提供一种MOS晶体管，包括：
衬底；
位于所述衬底上的浅沟槽隔离结构，所述浅沟槽隔离结构定义有源区；
位于所述有源区上的栅极氧化层；
位于所述栅极氧化层背离所述衬底一侧的栅极；
其中，所述栅极两侧的有源区分别为源极和漏极。
需要说明的是，本实施例中的MOS晶体管采用上面任意一个实施例中的MOS晶体管制作方法形成，因此在相邻的两个MOS晶体管之间还包括有额外离子注入的区域，从而能够提高高压MOS晶体管的抗辐照能力。
本实施例中对MOS晶体管的具体结构不做限定，可选的，所述MOS晶体管包括一个有源区和多个MOS晶体管，所述多个MOS晶体管位于同一个所述有源区内，此种结构对应上面图2所示的通路A的漏电形式，可采用第一个实施例中的额外离子注入工艺进行处理，减少通路A的漏电。可选的，所述MOS晶体管包括多个有源区和多个MOS晶体管，所述多个MOS晶体管分别位于不同的所述有源区内，此种结构对应上面图2所示的通路B的漏电形式，可采用第二个实施例中的额外离子注入工艺进行处理，减少通路B的漏电。还可选地，所述MOS晶体管包括多个有源区和多个MOS晶体管，所述多个MOS晶体管中的部分MOS晶体管位于同一个所述有源区内，其余MOS晶体管位于不同的有源区内，该种结构可以结合上面第三个实施例中的额外离子注入方式，从而同时减少通路A和通路B的漏电，提高高压MOS晶体管的抗辐照能力。
以上，本发明各实施例中，在不改变高压MOS晶体管结构的基础上，通过改变制作工艺，在栅极形成之前，源漏极形成之后，额外增加一道离子注入工艺，新增加的离子注入可以形成更多的非桥键氧，其通过后续退火工艺可扩散到Si/SiO2界面；填补氧空位，从而改善界面的性质，最终界面陷阱空穴数量减少，达到抗辐照的作用。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种MOS晶体管制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有浅沟槽隔离结构，将所述浅沟槽隔离结构之外的区域作为有源区；
在所述有源区上形成栅氧化层；
在所述栅氧化层的两侧进行源漏区域的离子注入，形成源极和漏极；
对预设区域进行额外离子注入，所述预设区域为相邻两个所述MOS晶体管的栅极之间的所述有源区的一部分，或者所述有源区和所述浅沟槽隔离结构的一部分；
在所述栅氧化层上形成栅极。
2.根据权利要求1所述的MOS晶体管制作方法，其特征在于，所述额外离子注入的注入离子包括第III族元素离子或第VII族元素离子。
3.根据权利要求1所述的MOS晶体管制作方法，其特征在于，所述额外离子注入的离子注入剂量与所述MOS晶体管的抗辐照性能指标成正相关关系。
4.根据权利要求1-3任意一项所述的MOS晶体管制作方法，其特征在于，当所述MOS晶体管中的多个MOS晶体管均位于同一个有源区内时，所述对预设区域进行额外离子注入，具体包括：
形成掩膜层，所述掩膜层至少覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区的一半，所述掩膜层的开口对应所述预设区域；
对所述预设区域进行额外离子注入。
5.根据权利要求1-3任意一项所述的MOS晶体管制作方法，其特征在于，当所述MOS晶体管中的多个MOS晶体管均位于不同有源区内时，所述对预设区域进行额外离子注入，具体包括：
形成掩膜层，所述掩膜层至少覆盖相邻两个所述MOS晶体管的栅极之间的所述有源区以及所述浅沟槽隔离结构的一部分，所述掩膜层的开口对应所述预设区域；
对所述预设区域进行额外离子注入。
6.一种MOS晶体管，其特征在于，采用权利要求1-5任意一项所述的MOS晶体管制作方法制作形成，所述MOS晶体管包括：
衬底；
位于所述衬底上的浅沟槽隔离结构，和位于所述浅沟槽隔离结构之外区域的有源区；
位于所述有源区上的栅极氧化层；
位于所述栅极氧化层背离所述衬底一侧的栅极；
其中，所述栅极两侧的有源区分别为源极和漏极。
7.根据权利要求6所述的MOS晶体管，其特征在于，包括一个有源区和多个MOS晶体管，所述多个MOS晶体管位于同一个所述有源区内。
8.根据权利要求6所述的MOS晶体管，其特征在于，包括多个有源区和多个MOS晶体管，所述多个MOS晶体管分别位于不同的所述有源区内。
9.根据权利要求6所述的MOS晶体管，其特征在于，包括多个有源区和多个MOS晶体管，所述多个MOS晶体管中的部分MOS晶体管位于同一个所述有源区内，其余MOS晶体管位于不同的有源区内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711227979.6A CN108565212A (zh) | 2017-11-29 | 2017-11-29 | 一种mos晶体管的制作方法及mos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711227979.6A CN108565212A (zh) | 2017-11-29 | 2017-11-29 | 一种mos晶体管的制作方法及mos晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108565212A true CN108565212A (zh) | 2018-09-21 |
Family
ID=63529499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711227979.6A Pending CN108565212A (zh) | 2017-11-29 | 2017-11-29 | 一种mos晶体管的制作方法及mos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108565212A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687716A (zh) * | 2020-12-28 | 2021-04-20 | 中国电子科技集团公司第四十四研究所 | 提高抗电离效应辐照能力的ccd放大器结构 |
| CN112992936A (zh) * | 2021-02-09 | 2021-06-18 | 京东方科技集团股份有限公司 | 一种显示背板的制作方法、显示背板及显示装置 |
| WO2022205169A1 (zh) * | 2021-03-31 | 2022-10-06 | 华为技术有限公司 | 一种场效应晶体管、其制作方法、开关电路及电路板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146977A (en) * | 1995-09-08 | 2000-11-14 | Nec Corporation | Method of manufacturing a radiation-resistant semiconductor integrated circuit |
| CN101221957A (zh) * | 2007-01-10 | 2008-07-16 | 中国科学院微电子研究所 | 双栅全耗尽soi cmos器件及其制备方法 |
| CN103928520A (zh) * | 2014-03-21 | 2014-07-16 | 上海新储集成电路有限公司 | 一种背栅调制全耗尽mos器件及其制备方法 |
| CN104752513A (zh) * | 2015-03-12 | 2015-07-01 | 西安电子科技大学 | 基于65nm工艺的冗余掺杂抗辐照MOS场效应管 |
-
2017
- 2017-11-29 CN CN201711227979.6A patent/CN108565212A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146977A (en) * | 1995-09-08 | 2000-11-14 | Nec Corporation | Method of manufacturing a radiation-resistant semiconductor integrated circuit |
| CN101221957A (zh) * | 2007-01-10 | 2008-07-16 | 中国科学院微电子研究所 | 双栅全耗尽soi cmos器件及其制备方法 |
| CN103928520A (zh) * | 2014-03-21 | 2014-07-16 | 上海新储集成电路有限公司 | 一种背栅调制全耗尽mos器件及其制备方法 |
| CN104752513A (zh) * | 2015-03-12 | 2015-07-01 | 西安电子科技大学 | 基于65nm工艺的冗余掺杂抗辐照MOS场效应管 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687716A (zh) * | 2020-12-28 | 2021-04-20 | 中国电子科技集团公司第四十四研究所 | 提高抗电离效应辐照能力的ccd放大器结构 |
| CN112687716B (zh) * | 2020-12-28 | 2022-06-24 | 中国电子科技集团公司第四十四研究所 | 提高抗电离效应辐照能力的ccd放大器结构 |
| CN112992936A (zh) * | 2021-02-09 | 2021-06-18 | 京东方科技集团股份有限公司 | 一种显示背板的制作方法、显示背板及显示装置 |
| CN112992936B (zh) * | 2021-02-09 | 2022-07-19 | 京东方科技集团股份有限公司 | 一种显示背板的制作方法、显示背板及显示装置 |
| US20220254852A1 (en) * | 2021-02-09 | 2022-08-11 | Boe Technology Group Co., Ltd. | Method for fabricating displaying backplane, displaying backplane and displaying device |
| US11864422B2 (en) * | 2021-02-09 | 2024-01-02 | Boe Technology Group Co., Ltd. | Method for fabricating displaying backplane, displaying backplane and displaying device |
| WO2022205169A1 (zh) * | 2021-03-31 | 2022-10-06 | 华为技术有限公司 | 一种场效应晶体管、其制作方法、开关电路及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100875159B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US9343571B2 (en) | MOS with recessed lightly-doped drain | |
| CN105745748B (zh) | 使用低压工艺制造的高压器件 | |
| JP2010258226A (ja) | 半導体装置およびその製造方法 | |
| CN108565212A (zh) | 一种mos晶体管的制作方法及mos晶体管 | |
| CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
| TW201310640A (zh) | 高壓元件及其製造方法 | |
| CN101621009B (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
| KR20140043682A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| CN105304489A (zh) | 半导体器件的形成方法 | |
| US10062619B2 (en) | Air gap spacer implant for NZG reliability fix | |
| US6525380B2 (en) | CMOS with a fixed charge in the gate dielectric | |
| CN102157384B (zh) | 晶体管的制造方法 | |
| KR100496244B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103715087B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN110517985B (zh) | 一种提高高压器件抗辐照性能的方法 | |
| CN208835069U (zh) | 场效应管器件 | |
| CN111092120B (zh) | 场效应管器件的制造方法 | |
| CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR100850105B1 (ko) | 반도체장치의 제조방법 | |
| CN109065624A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN208655650U (zh) | 半导体器件 | |
| CN111785777B (zh) | 高压cmos器件及其制造方法 | |
| CN101572263B (zh) | 互补金属氧化物半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200728 Address after: Room 203, building 3, Tsinghua Science and Technology Park, 101 Tangjiawan University Road, high tech Zone, Zhuhai City, Guangdong Province Applicant after: SHENZHEN RESEARCH INSTITUTE OF TSINGHUA University INNOVATION CENTER IN ZHUHAI Address before: 519080 A906-907 unit, block A, Tsinghua Science and Technology Park (Zhuhai) innovation building, 101 University Road, Tangjia Bay, Zhuhai, Guangdong. Applicant before: Zhuhai Chuangfeixin Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180921 |
|
| RJ01 | Rejection of invention patent application after publication |