CN101621009B - 一种制作部分耗尽soi器件体接触结构的方法 - Google Patents

一种制作部分耗尽soi器件体接触结构的方法 Download PDF

Info

Publication number
CN101621009B
CN101621009B CN2008101160430A CN200810116043A CN101621009B CN 101621009 B CN101621009 B CN 101621009B CN 2008101160430 A CN2008101160430 A CN 2008101160430A CN 200810116043 A CN200810116043 A CN 200810116043A CN 101621009 B CN101621009 B CN 101621009B
Authority
CN
China
Prior art keywords
source
soi
injects
epitaxial wafer
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101160430A
Other languages
English (en)
Other versions
CN101621009A (zh
Inventor
宋文斌
毕津顺
韩郑生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Newmicrot Technology Development Co., Ltd.
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2008101160430A priority Critical patent/CN101621009B/zh
Publication of CN101621009A publication Critical patent/CN101621009A/zh
Application granted granted Critical
Publication of CN101621009B publication Critical patent/CN101621009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种制作部分耗尽SOI器件体接触结构的方法，包括：选用P<100>SOI外延片，并对该SOI外延片进行第一次Trench腐蚀；进行第二次Trench腐蚀形成源引出端和体引出端的隔离，在沟槽下方与BOX层之间留出空间，为侧向体接触保留体引出通道；全部剥离SiN，生长SiO2掩蔽膜，刻蚀该SiO2掩蔽膜，形成两个局部埋氧层的注入窗口；进行局部埋氧层注入，形成源漏下方局部埋氧层；光刻形成有源区，两次调栅注入后通过牺牲氧化控制硅膜厚度，生长栅氧，淀积多晶硅，光刻多晶硅栅，LDD注入，侧墙隔离，源漏端注入形成漏端和源端，体引出端注入，源漏金属硅化物，淀积PMD和平坦化；光刻与刻蚀接触孔，淀积金属层，形成压焊点层，合金，并进行背面处理。

Description

一种制作部分耗尽SOI器件体接触结构的方法
技术领域
本发明涉及半导体器件及其制造方法，尤其是涉及一种制作部分耗尽绝缘体上硅(SOI)器件体接触结构的方法。
背景技术
SOI技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽SOI器件的浮体效应。浮体效应会产生kink效应、漏击穿电压降低、反常亚阈值斜率等浮体效应，严重影响器件的性能，甚至使器件失效。
由于浮体效应对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是SOI器件研究的热点。针对浮体效应的解决措施也分为两类，一类是采用体接触方式使积累的空穴得到释放，一类是从工艺的角度出发采取源漏工程或衬底工程减轻浮体效应。
所谓体接触，就是使埋氧层上方、硅膜底部处于电学浮空状态的中性区域和外部相接触，导致空穴不可能在该区域积累。比较常用的体接触结构有T型栅、H型栅和BTS结构。
但是，BTS结构直接在源区形成P+区，其缺点是源漏不对称，使得源漏无法互换，有效沟道宽度减小。T型栅、H型栅器件的体引出电阻随沟道越宽度增加而迅速增大，浮体效应越显著。虽然加大硅膜厚度可以减小体引出电阻。但是，硅膜厚度的增加会使器件源漏结深加大，使得源漏侧壁与体区的接触面积增大，致使体寄生电容增大，从而影响器件性能，寄生电容的增大也会延长体放电的时间，不利于抑制浮体效应，而且，较大的源漏结深可能引起穿通效应。
本发明提出的新型部分耗尽SOIMOSFET体接触技术与其他体接触不同的地方在于，可以通过增大硅膜厚度来减小体引出电阻，使得体接触效果更好，重要的是，其硅膜厚度的增加不会引起寄生电容的加大。而且，该器件结构的体引出电阻随器件宽度增大而减小。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种制作部分耗尽SOI器件体接触结构的方法。
通常的部分耗尽体接触结构，其体引出电阻的变大会严重影响部分耗尽SOI MOSFET的体接触效果，加大硅膜厚度可以减小体引出电阻。但是，硅膜厚度的增加会使器件源漏结深加大，使得源漏侧壁与体区的接触面积增大，致使体寄生电容增大，影响器件特性，寄生电容的增大还会延长体放电的时间，不利于抑制浮体效应，而且，较大的源漏结深可能引起穿通效应。
采用本发明提供的方法制作的部分耗尽SOI器件体接触结构，可以解决这一矛盾，该结构的硅膜厚度的增加不会引起寄生电容的增加，从而，可以通过加大硅膜厚度的方法减小体引出电阻。另外，通常的部分耗尽体接触结构，其体引出电阻随器件宽度增大而增加，在大尺寸器件结构中，其抑制浮体效应的效果明显下降。本发明制作的部分耗尽SOI器件体接触结构可以解决这一矛盾，该结构采用侧向体引出结构，该结构的体引出电阻随器件宽度增大而减小，从而能更好的抑制附体效应。
(二)技术方案
为达到上述目的，本发明采用的技术方案如下：
一种制作部分耗尽SOI器件体接触结构的方法，该方法包括：
步骤1、选用P<100>SOI外延片，并对该SOI外延片进行第一次Trench腐蚀；
步骤2、对该SOI外延片进行第二次Trench腐蚀，形成源引出端和体引出端的隔离，在沟槽下方与BOX层之间留出空间，为侧向体接触保留体引出通道；
步骤3、全部剥离SiN，生长SiO2掩蔽膜，刻蚀该SiO2掩蔽膜，形成两个局部埋氧层的注入窗口，两个窗口之间的距离等于栅长；
步骤4、采用局部SIMOX技术，用低剂量低能量进行局部埋氧层注入，形成源漏下方局部埋氧层，局部埋氧层距硅表面深度就是最终源漏结的深度，埋氧层下方的硅膜为体引出通道，局部埋氧层厚度为80nm，距离硅表面深度为70nm；
步骤5、光刻形成有源区，两次调栅注入后通过牺牲氧化控制硅膜厚度，生长栅氧，淀积多晶硅，光刻多晶硅栅，LDD注入，侧墙隔离，源漏端注入形成漏端和源端，体引出端注入，源漏金属硅化物，淀积PMD和平坦化；光刻与刻蚀接触孔，淀积金属层，形成压焊点层，合金，并进行背面处理。
上述方案中，所述步骤1具体包括：选用P<100>SOI外延片，该SOI外延片的硅膜(1)厚度600nm，BOX层(2)厚度400nm，衬底(3)厚度2000nm，对该SOI外延片进行吸杂氧化，P阱曝光，P阱(4)注入，生长SiO2氧化层，再生长SiN(5)，腐蚀SiN(5)形成STI隔离窗口，然后进行第一次Trench腐蚀，沟槽达到BOX层，退火氧化，形成器件之间的隔离层(6)。
上述方案中，所述步骤2具体包括：在进行第一次Trench腐蚀的SOI外延片上生长SiN，腐蚀SiN形成STI隔离窗口，然后对该SOI外延片进行第二次Trench腐蚀，沟槽深度150nm，退火氧化，形成源引出端和体引出端的隔离层(7)，该隔离层(7)作为源引出端和体引端的隔离层，在该隔离层(7)与BOX层之间留出空间，为侧向体接触保留体引出通道(8)。
上述方案中，所述步骤5具体包括：光刻形成有源区，两次调栅注入后通过牺牲氧化控制硅膜厚度，制备硅膜厚度为300nm，生长栅氧(11)，厚度为12nm，淀积生成多晶硅，光刻多晶硅栅(12)，尺寸为0.8um，LDD注入；侧墙隔离，源漏端注入形成漏端(13)和源端(14)，体引出端注入(15)，源漏金属硅化物，淀积PMD和平坦化；光刻与刻蚀接触孔，淀积金属层，形成压焊点层，合金，并进行背面处理。
(三)有益效果
本发明采用国际通用的专业工艺器件模拟软件ISE对本器件进行了仿真模拟。图7是T型栅接触和新型体接触结构的输出特性随器件宽度变化情况对比。从图中可以清楚地发现T型栅在器件宽度较大时，漏电流特性变化更加剧烈，Kink效应明显，而新结构没有出现kink效应。这是因为随着器件宽度的增加，H型栅体引出电阻增大，kink效应的触发电压逐渐降低。而新结构采用的侧向体引出结构，该结构的体电阻随器件宽度增加而减小。因而，在器件宽度较大时，该结构抑制浮体效应的效果明显。
图8是膜厚度对体区空穴引出速度RbCb的影响。从图中可以看到，随着器件厚度的增加H型栅的RbCb延时趋于饱和，而新结构的延时随着硅膜厚度的增加而减小。说明随着器件宽度增加，H型栅结构的体电阻Rb减小，但与此同时，体电容Cb在增大，在而且Cb增加的幅度和Rb减小的幅度一致，从而使得RbCb趋于饱和。而对于新体接触结构而言，电阻Rb随硅膜厚度增加而减小的同时，体电容Cb并不改变，因此，RbCb随硅膜加大而逐渐减小。
以上结果说明，该结构可以在不增加寄生电容为代价的情况下，通过增加硅膜厚度的方法可以有效减小体引出电阻，从而更好的抑制浮体效应。而且，该结构的体电阻随器件宽度的增加而减小，有利于器件抑制浮体效应。
附图说明
图1是本发明制作部分耗尽SOI器件体接触结构的方法流程图；
图2是第一次LOCOS隔离的示意图；
图3是第二次LOCOS隔离的示意图；
图4是形成局部埋氧层的窗口示意图；
图5是利用SIMOX技术形成局部埋氧层的示意图；
图6是最终的器件结构的简略图；
图7是器件宽度对T型栅接触和新结构的输出特性的影响；其中(a)是T型栅体接触结构，(b)是本发明提供的新型体接触结构；
图8是膜厚度对体区空穴引出速度RbCb的影响器件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1是本发明制作部分耗尽SOI器件体接触结构的方法流程图，以下结合附图详细说明本实用新型结构的具体实施方式。
步骤1、如图2所示，选用P<100>SOI外延片，硅膜(1)厚度600nm，BOX层(2)厚度400nm，衬底(3)厚度2000nm，吸杂氧化，P阱曝光，P阱(4)注入，注B+能量为60KEV，剂量为8.5E12，生长SiO2氧化层，生长SiN(5)，腐蚀SiN形成STI隔离窗口，进行第一次Trench腐蚀，沟槽达到BOX层，退火氧化，形成器件之间的隔离层(6)；
步骤2、如图3所示，在进行第一次Trench腐蚀的SOI外延片上生长SiN，腐蚀SiN形成STI隔离窗口，然后对该SOI外延片进行第二次Trench腐蚀，沟槽深度150nm，退火氧化，形成源引出端和体引出端的隔离(7)，该隔离层(7)作为源引出端和体引端的隔离层，该隔离层(7)与BOX层之间留出空间，为侧向体接触保留体引出通道(8)；
步骤3、如图4所示，SiN全剥，生长SiO2掩蔽膜(9)，刻蚀SiO2掩蔽膜，形成两个局部埋氧层的注入窗口，两个窗口之间的距离等于栅长0.8um；
步骤4、如图5所示，采用局部SIMOX技术，用低剂量低能量进行局部埋氧层注入，形成源漏下方局部埋氧层(10)，氧离子注入的能量为80keV，剂量为2×E1016cm，退火温度为1200℃，时间为3小时。局部埋氧层距硅表面深度就是最终源漏结的深度，埋氧层下方的硅膜为体引出通道，局部埋氧层厚度在80nm左右，距离硅表面深度在70nm左右。
步骤5、如图6所示，以下的工艺步骤根标准SOI工艺相似：光刻形成有源区，两次调栅注入后，通过牺牲氧化控制硅膜厚度，制备硅膜厚度为300nm，生长栅氧(11)，厚度为12nm，淀积生成多晶硅，光刻多晶硅栅(12)，栅长为0.8um，LDD注入，As+剂量2.5E13/cm2，能量40KeV，侧墙隔离，源端漏端注入，As+剂量2.5E15/cm2，能量40KeV，形成漏端(13)，源端(14)，体引出端注入(15)，BF2+剂量8E14/cm2，能量30KeV，源漏金属硅化物；淀积PMD和平坦化；光刻与刻蚀接触孔，淀积金属层，形成压焊点层，合金，并进行背面处理。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种制作部分耗尽绝缘体上硅SOI器件体接触结构的方法，其特征在于，该方法包括：
步骤1、选用P<100>SOI外延片，并对该SOI外延片进行第一次Trench腐蚀；
步骤2、对该SOI外延片进行第二次Trench腐蚀，形成源引出端和体引出端的隔离，在沟槽下方与BOX层之间留出空间，为侧向体接触保留体引出通道；
步骤3、全部剥离SiN，生长SiO2掩蔽膜，刻蚀该SiO2掩蔽膜，形成两个局部埋氧层的注入窗口，两个窗口之间的距离等于栅长；
步骤4、采用局部SIMOX技术，用低剂量低能量进行局部埋氧层注入，形成源漏下方局部埋氧层，局部埋氧层距硅表面深度就是最终源漏结的深度，埋氧层下方的硅膜为体引出通道，局部埋氧层厚度为80nm，距离硅表面深度为70nm；
步骤5、光刻形成有源区，两次调栅注入后通过牺牲氧化控制硅膜厚度，生长栅氧，淀积多晶硅，光刻多晶硅栅，LDD注入，侧墙隔离，源漏端注入形成漏端和源端，体引出端注入，源漏金属硅化物，淀积PMD和平坦化；光刻与刻蚀接触孔，淀积金属层，形成压焊点层，合金，并进行背面处理。
2.根据权利要求1所述的制作部分耗尽SOI器件体接触结构的方法，其特征在于，所述步骤1具体包括：
选用P<100>SOI外延片，该SOI外延片的硅膜(1)厚度600nm，BOX层(2)厚度400nm，衬底(3)厚度2000nm，对该SOI外延片进行吸杂氧化，P阱曝光，P阱(4)注入，生长SiO2氧化层，再生长SiN(5)，腐蚀SiN(5)形成STI隔离窗口，然后进行第一次Trench腐蚀，沟槽达到BOX层，退火氧化，形成器件之间的隔离层(6)。
3.根据权利要求1所述的制作部分耗尽SOI器件体接触结构的方法，其特征在于，所述步骤2具体包括：
在进行第一次Trench腐蚀的SOI外延片上生长SiN，腐蚀SiN形成STI隔离窗口，然后对该SOI外延片进行第二次Trench腐蚀，沟槽深度150nm，退火氧化，形成源引出端和体引出端的隔离层(7)，该隔离层(7)作为源引出端和体引端的隔离层，在该隔离层(7)与BOX层之间留出空间，为侧向体接触保留体引出通道(8)。
4.根据权利要求1所述的制作部分耗尽SOI器件体接触结构的方法，其特征在于，所述步骤5具体包括：
光刻形成有源区，两次调栅注入后通过牺牲氧化控制硅膜厚度，制备硅膜厚度为300nm，生长栅氧(11)，厚度为12nm，淀积生成多晶硅，光刻多晶硅栅(12)，尺寸为0.8um，LDD注入；侧墙隔离，源漏端注入形成漏端(13)和源端(14)，体引出端注入(15)，源漏金属硅化物，淀积PMD和平坦化；光刻与刻蚀接触孔，淀积金属层，形成压焊点层，合金，并进行背面处理。
CN2008101160430A 2008-07-02 2008-07-02 一种制作部分耗尽soi器件体接触结构的方法 Active CN101621009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101160430A CN101621009B (zh) 2008-07-02 2008-07-02 一种制作部分耗尽soi器件体接触结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101160430A CN101621009B (zh) 2008-07-02 2008-07-02 一种制作部分耗尽soi器件体接触结构的方法

Publications (2)

Publication Number Publication Date
CN101621009A CN101621009A (zh) 2010-01-06
CN101621009B true CN101621009B (zh) 2012-03-21

Family

ID=41514167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101160430A Active CN101621009B (zh) 2008-07-02 2008-07-02 一种制作部分耗尽soi器件体接触结构的方法

Country Status (1)

Country Link
CN (1) CN101621009B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569359B (zh) * 2010-12-08 2015-07-29 四川长虹电器股份有限公司 部分soi横向双扩散器件
CN102347367B (zh) * 2011-11-03 2014-07-02 中国电子科技集团公司第五十八研究所 一种基于部分耗尽型soi工艺的抗辐射mos器件结构
CN102683417A (zh) * 2012-05-17 2012-09-19 中国科学院微电子研究所 Soi mos晶体管
CN102709296B (zh) * 2012-06-11 2014-12-03 中国电子科技集团公司第五十八研究所 通过负电荷泵在背栅接负电压的soi/mos器件结构及制造方法
CN102916047B (zh) * 2012-10-23 2015-09-30 哈尔滨工程大学 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
CN106298526B (zh) * 2015-06-01 2019-05-28 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法
CN112054061B (zh) * 2020-08-25 2024-04-05 中国科学院微电子研究所 一种部分耗尽绝缘体上硅的体接触结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160293A (zh) * 1995-12-30 1997-09-24 现代电子产业株式会社 半导体器件及其制造方法
US20020089031A1 (en) * 2001-01-08 2002-07-11 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI mosfet
CN1564323A (zh) * 2004-03-26 2005-01-12 中国科学院上海微系统与信息技术研究所 双埋层结构的绝缘体上的硅材料、制备及用途

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160293A (zh) * 1995-12-30 1997-09-24 现代电子产业株式会社 半导体器件及其制造方法
US20020089031A1 (en) * 2001-01-08 2002-07-11 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI mosfet
CN1564323A (zh) * 2004-03-26 2005-01-12 中国科学院上海微系统与信息技术研究所 双埋层结构的绝缘体上的硅材料、制备及用途

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-26769A 1999.01.29

Also Published As

Publication number Publication date
CN101621009A (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
CN101621009B (zh) 一种制作部分耗尽soi器件体接触结构的方法
CN102893380B (zh) 不对称外延生长及其应用
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN205177843U (zh) 集成电路
US8324035B2 (en) Manufacturing method of SOI MOS device eliminating floating body effects
US8354714B2 (en) SOI MOS device having BTS structure and manufacturing method thereof
US20110291191A1 (en) MOS Structure with Suppressed SOI Floating Body Effect and Manufacturing Method thereof
US20040253773A1 (en) SOI shaped structure
US6566680B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor
CN101312209B (zh) 半导体装置及其制造方法
US8530967B2 (en) Lateral insulated-gate bipolar transistor and manufacturing method thereof
CN103579079B (zh) 抑制浅沟槽隔离工艺中双峰效应的方法
CN209045564U (zh) 晶体管及半导体器件
CN102931126A (zh) 提高mos器件窄宽度效应的方法
KR100361764B1 (ko) 반도체소자의 소자분리막 형성방법
KR20100020688A (ko) Ｌｄｍｏｓ 반도체 소자와 그 제조 방법
CN102916047A (zh) 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
KR20100001815A (ko) 반도체소자의 트랜지스터 및 그 형성방법
CN103426759B (zh) Pldmos的制造方法
CN103208512B (zh) 低源漏结电容的nmos开关器件及其制造方法
KR20120120682A (ko) 반도체 장치 및 그 제조방법
CN103165508B (zh) 一种半导体器件的制造方法
CN110858545B (zh) 半导体结构及其形成方法
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
CN115274566A (zh) 一种集成肖特基二极管的屏蔽栅沟槽mosfet的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING CAS MICRO-INVESTMENT MANAGEMENT CO., LTD.

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20131121

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131121

Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3, building 15, room 328

Patentee after: Beijing Zhongke micro Investment Management Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

ASS Succession or assignment of patent right

Owner name: BEIJING ZHONGKE NEWMICROT TECHNOLOGY DEVELOPMENT C

Free format text: FORMER OWNER: BEIJING CAS MICRO-INVESTMENT MANAGEMENT CO., LTD.

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 100029 Beijing city Chaoyang District Beitucheng No. 11 Institute of microelectronics building 4 layer

Patentee after: Beijing Zhongke Newmicrot Technology Development Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3, building 15, room 328

Patentee before: Beijing Zhongke micro Investment Management Co., Ltd.