CN106298526B - 准绝缘体上硅场效应晶体管器件的制作方法 - Google Patents
准绝缘体上硅场效应晶体管器件的制作方法 Download PDFInfo
- Publication number
- CN106298526B CN106298526B CN201510292699.8A CN201510292699A CN106298526B CN 106298526 B CN106298526 B CN 106298526B CN 201510292699 A CN201510292699 A CN 201510292699A CN 106298526 B CN106298526 B CN 106298526B
- Authority
- CN
- China
- Prior art keywords
- area
- side wall
- polysilicon
- groove
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 30
- 239000010703 silicon Substances 0.000 title claims abstract description 30
- 239000012212 insulator Substances 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 238000001312 dry etching Methods 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 60
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000011049 filling Methods 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种准绝缘体上硅场效应晶体管器件的制作方法，采用两次干法刻蚀，第一干法刻蚀，同时在用于形成准绝缘体上硅场效应晶体管的有源区第一区域，与用于形成准绝缘体上硅场效应晶体管体区电极的有源区第二区域形成某一深度的凹槽，第二区域的凹槽深度满足体区电极的需求；接着保护第二区域的凹槽，对第一区域的凹槽进一步进行第二干法刻蚀以加大该凹槽深度，满足场效应晶体管源漏重掺杂区所需的掺杂多晶硅填入量。上述制作方法，兼容了场效应晶体管与体区电极的制作，减少了工艺步骤。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种准绝缘体上硅(SOI)场效应晶体管器件的制作方法。
背景技术
准SOI场效应晶体管，结合了场效应晶体管与SOI两者的优势，采用氧化层隔绝场效应晶体管的源漏区与半导体衬底，实现了两者之间绝缘，避免了源漏区的载流子与半导体衬底内的载流子复合；此外，场效应晶体管的沟道仍由半导体衬底充当，起到了方便场效应晶体管的热量通过半导体衬底散发出去的作用。
基于上述好处，近年来，准SOI场效应晶体管越来越多使用在集成电路中。在使用过程中，为对准SOI场效应晶体管的体区施压，或将体区的信号引出，需在体区制作电极。
本发明提供一种准SOI场效应晶体管与体区电极制作工艺兼容的准绝缘体上硅场效应晶体管器件的制作方法。
发明内容
本发明实现的目的是使得准SOI场效应晶体管与体区电极制作工艺兼容。
为实现上述目的，本发明提供一种准绝缘体上硅场效应晶体管器件的制作方法，包括：
提供半导体衬底，所述半导体衬底具有若干有源区，所述有源区包括：用于形成准绝缘体上硅场效应晶体管的第一区域，与用于形成所述准绝缘体上硅场效应晶体管的体区电极的第二区域，所述第一区域与第二区域采用浅沟槽隔离结构隔开；
在所述第一区域上形成栅极结构，在所述栅极结构两侧的第一区域内形成轻掺杂区以及在所述栅极结构侧壁形成侧墙；
以所述侧墙为掩膜，对所述第一区域与第二区域进行第一干法刻蚀，保留所述侧墙下的轻掺杂区并至少去除其它区域的轻掺杂区以形成凹槽；
在所述凹槽内、浅沟槽隔离结构表面、侧墙以及栅极结构顶表面形成硬掩膜层，遮盖所述第二区域的硬掩膜层，回蚀所述第一区域的硬掩膜层以仅保留侧墙上的硬掩膜层以及侧墙下的轻掺杂区侧壁上的硬掩膜层；
以所述第二区域上的硬掩膜层以及第一区域保留的硬掩膜层为掩膜，对所述第一区域进行第二干法刻蚀，以加大第一区域凹槽的深度；
在第一区域的凹槽表面形成氧化层；
去除所述第一区域与第二区域的硬掩膜层，在所述第一区域与第二区域上沉积多晶硅，回蚀所述多晶硅，第一区域保留的多晶硅用于形成准绝缘体上硅场效应晶体管的源漏重掺杂区，第二区域保留的多晶硅至少部分用于形成所述准绝缘体上硅场效应晶体管的体区电极；
去除浅沟槽隔离结构顶部的部分多晶硅，至少使得第一区域与第二区域所保留的的多晶硅绝缘；
分别对所述第一区域的多晶硅与第二区域的至少部分多晶硅进行离子注入重掺杂以对应形成场效应晶体管的源漏重掺杂区与体区电极。
可选地，所述有源区为P型，对所述第二区域的多晶硅进行离子注入重掺杂时注入的离子为P型，对所述第一区域的多晶硅进行离子注入重掺杂时注入的离子为N型；或所述有源区为N型，对所述第二区域的多晶硅进行离子注入重掺杂时注入的离子为N型，对所述第一区域的多晶硅进行离子注入重掺杂时注入的离子为P型。
可选地，所述栅极结构侧壁的侧墙包括第一侧墙与第二侧墙，其中，所述轻掺杂区位于所述第二侧墙下。
可选地，所述第一侧墙材质为氮化硅，所述第二侧墙材质为二氧化硅。
可选地，所述第一区域的轻掺杂区以及栅极结构侧壁的侧墙的形成方法为：
在所述栅极结构侧壁、顶部、栅极结构两侧的第一区域、第二区域以及浅沟槽隔离结构上沉积第一侧墙材料层，回蚀所述第一侧墙材料层，以形成第一侧墙，以所述第一侧墙为掩膜对所述第一区域与第二区域进行离子注入以形成轻掺杂区；
之后在所述第一侧墙、栅极结构顶部、栅极结构两侧的第一区域、第二区域以及浅沟槽隔离结构上沉积第二侧墙材料层，回蚀所述第二侧墙材料层，以形成第二侧墙。
可选地，所述栅极结构顶部具有保护层。
可选地，所述保护层的材质为二氧化硅。
可选地，所述硬掩膜层的材质为氮化硅，所述硬掩膜层采用热磷酸去除。
可选地，回蚀所述第一区域的硬掩膜层时，所述第二区域的硬掩膜层采用图形化的光刻胶层遮盖。
可选地，第一区域的凹槽表面的氧化层通过热氧化法形成。
可选地，所述热氧化法的温度范围为600℃～800℃。
可选地，回蚀第一区域与第二区域上沉积的多晶硅前，先化学机械研磨所述多晶硅至所述栅极结构的顶部暴露出，之后再进行回蚀工序。
可选地，所述第一干法刻蚀形成的凹槽与所述轻掺杂区的深度齐平。
可选地，所述第一干法刻蚀形成的凹槽的深度范围为10nm～50nm。
可选地，所述第二干法刻蚀形成的凹槽的深度范围为80nm～250nm。
可选地，浅沟槽隔离结构顶部的部分多晶硅采用干法刻蚀实现去除。
与现有技术相比，本发明的技术方案具有以下优点：1)对于准SOI场效应晶体管来说，其源漏重掺杂区采用掺杂多晶硅充当，源漏轻掺杂区采用离子注入后的半导体衬底充当，沟道由导体衬底体区充当，使得源漏轻掺杂区与沟道之间无错位现象，避免了沟道中载流子在错位处复合。2)对于集成了体区电极的准SOI MOS器件来说，源漏重掺杂区与体区电极的制作工艺兼容，上述兼容包括：a)有源区第一区域与第二区域的凹槽制作工艺兼容，与b)第一区域与第二区域的凹槽在填充多晶硅时可以同时进行，其中，第一区域的凹槽填充掺杂多晶硅后形成准SOI场效应晶体管的重掺杂源漏区，第二区域的凹槽填充掺杂多晶硅后形成体区电极，该电极与位于第一区域的准SOI场效应晶体管的体区电连接。具体地，对于a)，在第一区域，为形成凹槽，需对半导体衬底进行干法刻蚀，同时，为形成由半导体衬底充当的源漏轻掺杂区，需先以栅极结构为掩膜，对半导体衬底进行轻掺杂，后在栅极结构两侧形成侧墙，以该侧墙为掩膜进行第一干法刻蚀，形成一深度至少与该轻掺杂深度齐平的凹槽；上述对第一区域进行离子注入轻掺杂以及第一干法刻蚀形成凹槽过程中，对第二区域也进行了离子注入轻掺杂以及干法刻蚀形成凹槽；有源区第一区域与第二区域之间采用浅沟槽隔离结构隔开，均为半导体衬底内的一阱区，上述第一区域与第二区域同时进行离子注入以及干法刻蚀，避免了采用掩膜板制程，较少了工序。对于b)，为达到源漏重掺杂区的填充量要求，需对栅极结构两侧的第一区域进行第二干法刻蚀以加深凹槽深度，上述第二干法刻蚀过程中，为保护保留的轻掺杂区侧壁，在上述侧壁上形成硬掩膜层；同时，为满足第二区域中，电极所需的掺杂多晶硅填充量要求，该第二干法刻蚀不再对第二区域的半导体衬底进行，为实现上述要求，第二区域在第二干法刻蚀过程中，其上覆盖有硬掩膜层；之后在加深后的凹槽表面形成氧化层，并同时在第一区域与第二区域的凹槽内填入多晶硅，并分别进行对应类型离子掺杂，以在形成晶体管的源漏重掺杂区同时形成了与晶体管体区电连接的电极。
可选方案中，第一区域的凹槽表面的氧化层通过热氧化法形成，上述方案的好处在于：对于第一区域的轻掺杂区，其侧壁由硬掩膜层保护，对于第二区域的半导体衬底，其表面由也由硬掩膜层保护，此时进行炉管工艺热氧化，仅在第一区域的凹槽表面形成该氧化层，工序简单。
附图说明
图1至图9是本发明一实施例中的准绝缘体上硅场效应晶体管器件在不同制作阶段的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明一实施例中的准绝缘体上硅场效应晶体管器件在不同制作阶段的结构示意图。以下结合图1至图9所示，详细介绍该器件的制作方法。
首先，参照图1所示，提供半导体衬底1，半导体衬底1具有若干有源区10，该有源区10包括：用于形成准绝缘体上硅场效应晶体管的第一区域Ⅰ，与用于形成该准绝缘体上硅场效应晶体管的体区电极的第二区域Ⅱ，第一区域Ⅰ与第二区域Ⅱ采用浅沟槽隔离结构101隔开。
参照图1所示，本实施例中的准SOI场效应晶体管为N沟道型，即源漏区、沟道都形成在P型阱区有源区10内。
半导体衬底1的材质例如为硅、锗、绝缘体上硅(SOI)等。
接着，仍参照图1所示，在第一区域Ⅰ上形成栅极结构11，在栅极结构11两侧的第一区域Ⅰ内形成轻掺杂区14，以及在栅极结构11侧壁形成侧墙12。
该栅极结构11包括：自下而上依次堆叠于半导体衬底1表面的栅极氧化层111与栅极112。
此外，为防止后续形成凹槽的刻蚀过程对栅极112造成损伤，栅极112上覆盖有保护层13。该保护层13的材质例如为二氧化硅。其它实施例中，该保护层13的材质也可以为氮化硅、氮氧化硅等。
侧墙12包括：由内而外的第一侧墙121与第二侧墙122。
可以看出，轻掺杂区14，也为浅掺杂区，仅形成在第二侧墙122下。
一个实施例中，轻掺杂区14、侧墙12的形成工序为：在栅极结构11以及保护层13侧壁、顶部、栅极结构11两侧的第一区域Ⅰ、第二区域Ⅱ以及浅沟槽隔离结构101上沉积第一侧墙材料层(未图示)，回蚀该第一侧墙材料层，以形成第一侧墙121；以第一侧墙121为掩膜对第一区域Ⅰ与第二区域Ⅱ进行低浓度、低能量离子注入以形成轻掺杂区14(LDD)；
之后在第一侧墙121、保护层13上表面、栅极结构11两侧的第一区域Ⅰ、第二区域Ⅱ以及浅沟槽隔离结构101上沉积第二侧墙材料层(未图示)，回蚀第二侧墙材料层，以形成第二侧墙122。
上述第一侧墙121与第二侧墙122形成过程中采用的回蚀(Etch Back)即无掩膜板刻蚀。形成轻掺杂区14中采用的低浓度、低能量离子注入参照现有场效应晶体管轻掺杂区中的剂量及能量。本实施例中，轻掺杂区14注入的离子为N型离子。
在具体实施过程中，栅极氧化层111例如采用TEOS化学气相沉积法生成，栅极112的材质例如为掺杂多晶硅，保护层13的材质为二氧化硅，第一侧墙121材质为氮化硅，第二侧墙122材质为二氧化硅。在其它实施例中，上述各结构的材质也可以采用现有场效应晶体管中对应各结构的材质。
其它实施例中，也可以省略保护层13与第一侧墙121。
接着，参照图2所示，以侧墙12为掩膜，对第一区域Ⅰ与第二区域Ⅱ进行第一干法刻蚀，保留第二侧墙122下的轻掺杂区14并去除其它区域的轻掺杂区14以形成凹槽15。
本次干法刻蚀中，不采用图形化的掩膜层，即不采用掩膜板，避免了光刻、显影工序，节省了工序、降低了制作成本。
上述第一干法刻蚀过程中，1)对于第一区域Ⅰ：a)形成了一具有某一深度的凹槽15，该深度例如为10nm～50nm，该凹槽15可以用于填充掺杂多晶硅，以形成源漏重掺杂区，b)保留了采用半导体衬底1，例如单晶硅形成的轻掺杂区14，由于场效应晶体管的沟道(未标示)也由该半导体衬底1充当，这使得源漏轻掺杂区14与沟道之间无错位现象，避免了沟道中载流子在错位处复合。2)对于第二区域Ⅱ，也形成了一凹槽15，该凹槽15填充掺杂多晶硅后，可以形成电连接场效应晶体管体区的电极。即上述第一干法刻蚀兼容了场效应晶体管源漏重掺杂区与体区电极的制作，提高了制作效率。
需要说明的是，图2所示中，凹槽15的深度与轻掺杂区14的深度齐平，其它实施例中，第一干法刻蚀也可以通过时间控制，使得凹槽15深度大于轻掺杂区14的深度。
第一干法刻蚀的气体及工艺参数参照现有技术中的干法刻蚀参数，例如对于单晶硅衬底，采用含氟气体，CF4、C3F8等刻蚀气体。
之后，参照图3所示，在凹槽15内、浅沟槽隔离结构101表面、侧墙12以及保护层13上表面形成硬掩膜层16，遮盖第二区域Ⅱ的硬掩膜层16，回蚀第一区域Ⅰ的硬掩膜层16以仅保留第二侧墙122上的硬掩膜层16以及第二侧墙122下的轻掺杂区14侧壁上的硬掩膜层16。
一个实施例中，本步骤回蚀过程中，第二区域Ⅱ的硬掩膜层16采用图形化的光刻胶17遮盖。上述图形化的光刻胶17采用光刻、显影工艺形成。
对于第二区域Ⅱ，第一干法刻蚀形成的凹槽15深度满足：在该凹槽15内填入掺杂多晶硅后，符合体区电极的需求。
回蚀完毕后，残留的光刻胶采用灰化法去除。
本步骤执行完毕后，形成的结构如图4所示。
之后，参照图4与图5所示，以第二区域Ⅱ上的硬掩膜层16以及第一区域Ⅰ保留的硬掩膜层16为掩膜，对第一区域Ⅰ进行第二干法刻蚀，以加大第一区域Ⅰ凹槽15的深度。
在具体实施过程中，第二干法刻蚀加大的深度例如为70nm～200nm，即本步骤执行完毕后，第一区域Ⅰ形成的凹槽15’深度为80nm～250nm。
对于第一区域Ⅰ，第二干法刻蚀与第一干法刻蚀共同形成的凹槽15’深度满足：在其内填入掺杂多晶硅后，符合场效应晶体管源漏重掺杂区的需求。
第二干法刻蚀的刻蚀气体及工艺参数参照第一干法刻蚀。
接着，参照图6所示，在第一区域Ⅰ的凹槽15’表面形成氧化层18。
一个实施例中，上述氧化层18采用热氧化法生成。热氧化法，即炉管工艺，其好处在于：第一区域Ⅰ与第二区域Ⅱ可能被氧化的半导体衬底1除了凹槽15’的表面暴露出来，其它区域都被硬掩膜层16覆盖，因而通入氧气，就能以简单的方法形成上述氧化层18。其它实施例中，上述氧化层18也可以采用化学气相沉积后干法刻蚀实现。相对于后者，热氧化法工序简单。
一个实施例中，热氧化的温度范围为600℃～800℃，以降低器件形成过程中的热预算。
之后，参照图7所示，去除第一区域Ⅰ与第二区域Ⅱ的硬掩膜层16，在第一区域Ⅰ与第二区域Ⅱ上沉积多晶硅19，回蚀该多晶硅19，第一区域Ⅰ保留的多晶硅19用于形成准绝缘体上硅场效应晶体管的源漏重掺杂区21，第二区域Ⅱ保留的多晶硅19至少部分用于形成该准绝缘体上硅场效应晶体管的体区电极22(参见图9所示)。
在具体实施过程中，若硬掩膜层16材质为氮化硅，则采用热磷酸去除。此外，在沉积多晶硅19时，多晶硅19的量可以较大，将栅极结构11埋在多晶硅19内。之后，先化学机械研磨多晶硅19至栅极结构11顶部的保护层13暴露出，之后再进行回蚀工序。
回蚀保留的多晶硅19需满足场效应晶体管的源漏重掺杂区21与体区电极22所需的量要求，一般稍高于浅沟槽隔离结构101的顶部。
本步骤多晶硅19的填充兼容了场效应晶体管源漏重掺杂区21与体区电极22的制作。
之后，参照图8所示，干法刻蚀去除浅沟槽隔离结构101顶部的部分多晶硅19，至少使得第一区域Ⅰ与第二区域Ⅱ所保留的多晶硅19绝缘。
在具体实施过程中，本步骤干法刻蚀形成的可以为一沟槽20。该沟槽20的宽度根据需要设定。
干法刻蚀采用的掩膜可以为图形化的光刻胶层。
接着，参照图9所示，分别对所述第一区域Ⅰ与第二区域Ⅱ的多晶硅19进行离子注入重掺杂以对应形成场效应晶体管的源漏重掺杂区21与体区电极22。
具体地，可以先采用图形化光刻胶遮盖第一区域Ⅰ，对第二区域Ⅱ的多晶硅19进行P型离子重掺杂，以形成电连接场效应晶体管体区的电极22；去除光刻胶后，例如采用灰化法，采用图形化光刻胶遮盖第二区域Ⅱ，对第一区域Ⅰ的多晶硅19进行N型离子重掺杂，以形成场效应晶体管的源漏重掺杂区21。也可以调换先后顺序，即先形成源漏重掺杂区21，后形成体区电极22。
需要说明的是，图9中，对第二区域Ⅱ的全部多晶硅19都进行了离子注入重掺杂，其它实施例中，也可以对第二区域Ⅱ中某块区域的多晶硅19进行离子注入重掺杂以形成体区电极22，即由第二区域Ⅱ的部分多晶硅19充当电极。
其它实施例中，也可以采用上述制作方法制作P沟道型准SOI场效应晶体管器件。相应地，有源区为N型阱，轻掺杂区14为P型离子注入，源漏重掺杂区21为P型离子重掺杂，体区电极22为N型离子重掺杂。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种准绝缘体上硅场效应晶体管器件的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有若干有源区，所述有源区包括：用于形成准绝缘体上硅场效应晶体管的第一区域，与用于形成所述准绝缘体上硅场效应晶体管的体区电极的第二区域，所述第一区域与第二区域采用浅沟槽隔离结构隔开；
在所述第一区域上形成栅极结构，在所述栅极结构两侧的第一区域内形成轻掺杂区以及在所述栅极结构侧壁形成侧墙；
以所述侧墙为掩膜，对所述第一区域与第二区域进行第一干法刻蚀，保留所述侧墙下的轻掺杂区并至少去除其它区域的轻掺杂区以形成凹槽；
在所述凹槽内、浅沟槽隔离结构表面、侧墙以及栅极结构顶表面形成硬掩膜层，所述硬掩膜层遮盖所述第二区域，回蚀所述第一区域的硬掩膜层以仅保留侧墙上的硬掩膜层以及侧墙下的轻掺杂区侧壁上的硬掩膜层；
以所述第二区域上的硬掩膜层以及第一区域保留的硬掩膜层为掩膜，对所述第一区域进行第二干法刻蚀，以加大第一区域凹槽的深度；
在所述第一区域的凹槽表面形成氧化层；
去除所述第一区域与第二区域的硬掩膜层，在所述第一区域与第二区域上沉积多晶硅，回蚀所述多晶硅，第一区域保留的多晶硅用于形成准绝缘体上硅场效应晶体管的源漏重掺杂区，第二区域保留的多晶硅至少部分用于形成所述准绝缘体上硅场效应晶体管的体区电极；
去除浅沟槽隔离结构顶部的部分多晶硅，至少使得第一区域与第二区域所保留的的多晶硅绝缘；
分别对所述第一区域的多晶硅与第二区域的至少部分多晶硅进行离子注入重掺杂以对应形成场效应晶体管的源漏重掺杂区与体区电极。
2.根据权利要求1所述的制作方法，其特征在于，所述有源区为P型，对所述第二区域的多晶硅进行离子注入重掺杂时注入的离子为P型，对所述第一区域的多晶硅进行离子注入重掺杂时注入的离子为N型；或所述有源区为N型，对所述第二区域的多晶硅进行离子注入重掺杂时注入的离子为N型，对所述第一区域的多晶硅进行离子注入重掺杂时注入的离子为P型。
3.根据权利要求1所述的制作方法，其特征在于，所述栅极结构侧壁的侧墙包括第一侧墙与第二侧墙，其中，所述轻掺杂区位于所述第二侧墙下。
4.根据权利要求3所述的制作方法，其特征在于，所述第一侧墙材质为氮化硅，所述第二侧墙材质为二氧化硅。
5.根据权利要求3所述的制作方法，其特征在于，所述第一区域的轻掺杂区以及栅极结构侧壁的侧墙的形成方法为：
在所述栅极结构侧壁、顶部、栅极结构两侧的第一区域、第二区域以及浅沟槽隔离结构上沉积第一侧墙材料层，回蚀所述第一侧墙材料层，以形成第一侧墙，以所述第一侧墙为掩膜对所述第一区域与第二区域进行离子注入以形成轻掺杂区；
之后在所述第一侧墙、栅极结构顶部、栅极结构两侧的第一区域、第二区域以及浅沟槽隔离结构上沉积第二侧墙材料层，回蚀所述第二侧墙材料层，以形成第二侧墙。
6.根据权利要求1所述的制作方法，其特征在于，所述栅极结构顶部具有保护层。
7.根据权利要求6所述的制作方法，其特征在于，所述保护层的材质为二氧化硅。
8.根据权利要求1所述的制作方法，其特征在于，所述硬掩膜层的材质为氮化硅，所述硬掩膜层采用热磷酸去除。
9.根据权利要求1所述的制作方法，其特征在于，回蚀所述第一区域的硬掩膜层时，所述第二区域的硬掩膜层采用图形化的光刻胶层遮盖。
10.根据权利要求1所述的制作方法，其特征在于，第一区域的凹槽表面的氧化层通过热氧化法形成。
11.根据权利要求10所述的制作方法，其特征在于，所述热氧化法的温度范围为600℃～800℃。
12.根据权利要求1所述的制作方法，其特征在于，回蚀第一区域与第二区域上沉积的多晶硅前，先化学机械研磨所述多晶硅至所述栅极结构的顶部暴露出，之后再进行回蚀工序。
13.根据权利要求1所述的制作方法，其特征在于，所述第一干法刻蚀形成的凹槽与所述轻掺杂区的深度齐平。
14.根据权利要求1所述的制作方法，其特征在于，所述第一干法刻蚀形成的凹槽的深度范围为10nm～50nm。
15.根据权利要求1或14所述的制作方法，其特征在于，所述第二干法刻蚀形成的凹槽的深度范围为80nm～250nm。
16.根据权利要求1所述的制作方法，其特征在于，浅沟槽隔离结构顶部的部分多晶硅采用干法刻蚀实现去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510292699.8A CN106298526B (zh) | 2015-06-01 | 2015-06-01 | 准绝缘体上硅场效应晶体管器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510292699.8A CN106298526B (zh) | 2015-06-01 | 2015-06-01 | 准绝缘体上硅场效应晶体管器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298526A CN106298526A (zh) | 2017-01-04 |
| CN106298526B true CN106298526B (zh) | 2019-05-28 |
Family
ID=57655899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510292699.8A Active CN106298526B (zh) | 2015-06-01 | 2015-06-01 | 准绝缘体上硅场效应晶体管器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298526B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034069B (zh) * | 2018-01-11 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112510095A (zh) * | 2020-12-01 | 2021-03-16 | 无锡先瞳半导体科技有限公司 | 一种生产nldmos器件的方法及nldmos器件 |
| CN117766569B (zh) * | 2024-02-22 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303656C (zh) * | 2004-06-18 | 2007-03-07 | 北京大学 | 一种准soi场效应晶体管器件的制备方法 |
| JP2006165480A (ja) * | 2004-12-10 | 2006-06-22 | Toshiba Corp | 半導体装置 |
| CN1314089C (zh) * | 2004-12-21 | 2007-05-02 | 北京大学 | 场效应晶体管的制备方法 |
| CN101621009B (zh) * | 2008-07-02 | 2012-03-21 | 中国科学院微电子研究所 | 一种制作部分耗尽soi器件体接触结构的方法 |
| JP2011091291A (ja) * | 2009-10-26 | 2011-05-06 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-06-01 CN CN201510292699.8A patent/CN106298526B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298526A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9087870B2 (en) | Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same | |
| US9536772B2 (en) | Fin structure of semiconductor device | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| CN102646599A (zh) | 一种大规模集成电路中FinFET的制备方法 | |
| CN111223779B (zh) | 半导体结构及其形成方法 | |
| JP2007299951A (ja) | 半導体装置およびその製造方法 | |
| CN106653751A (zh) | 半导体器件及其制造方法 | |
| CN111223778B (zh) | 半导体结构及其形成方法 | |
| CN104517901B (zh) | Cmos晶体管的形成方法 | |
| CN103839822B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
| CN107591447A (zh) | 晶体管的形成方法 | |
| CN107768308B (zh) | 半导体结构及其形成方法 | |
| CN107591364B (zh) | 半导体结构及其形成方法 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN108878361A (zh) | 半导体器件及其制造方法 | |
| US8198170B2 (en) | Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material | |
| US11355622B2 (en) | Semiconductor device and formation method i'hereof | |
| CN105826232B (zh) | 半导体结构的形成方法 | |
| CN104103506A (zh) | 半导体器件制造方法 | |
| CN104517884B (zh) | 一种制作半导体器件的方法 | |
| US20090159993A1 (en) | Semiconductor device and method for fabricating the same | |
| CN102543826B (zh) | 准soi结构的制造方法 | |
| TW201742125A (zh) | 半導體裝置及其製作方法 | |
| CN105206576B (zh) | 用于形成嵌入式锗硅源/漏结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |