CN107768308B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN107768308B
CN107768308B CN201610711318.XA CN201610711318A CN107768308B CN 107768308 B CN107768308 B CN 107768308B CN 201610711318 A CN201610711318 A CN 201610711318A CN 107768308 B CN107768308 B CN 107768308B
Authority
CN
China
Prior art keywords
layer
forming
isolation
fin
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610711318.XA
Other languages
English (en)
Other versions
CN107768308A (zh
Inventor
张城龙
肖芳元
王彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610711318.XA priority Critical patent/CN107768308B/zh
Priority to EP17185681.8A priority patent/EP3288085A1/en
Priority to US15/678,830 priority patent/US20180061714A1/en
Publication of CN107768308A publication Critical patent/CN107768308A/zh
Application granted granted Critical
Publication of CN107768308B publication Critical patent/CN107768308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：形成衬底和初始鳍部；形成隔离层；形成停止层；刻蚀所述停止层和所述初始鳍部；形成隔离结构和牺牲层；去除所述停止层；回刻所述隔离层；在所述鳍部上形成栅极结构和伪栅结构。本发明技术方案通过一次刻蚀形成所述填充开口和所述沟槽，因此在工艺过程中仅需使用一次掩膜，减少了掩膜的使用次数，有利于简化工艺步骤，降低工艺成本；而且一次刻蚀形成所述填充开口和所述沟槽的做法，还能够避免多次掩膜使用中的对准问题，降低了形成所述隔离结构和所述牺牲层的工艺难度，有利于提高所形成半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多面栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
此外，为了提高芯片运行速度，提高晶体管的性能，现有技术通过在晶体管的源区、漏区引入应力层，以提高沟道内载流子的迁移率。由锗硅材料或碳硅材料的形成晶体管源区、漏区，能够在晶体管的沟道区域引入压应力或拉应力，从而改善晶体管的性能。所以现有技术中的所述鳍式场效应晶体管内的应力层位于栅极结构两侧的鳍部内。
然而，随着半导体器件尺寸的缩小，晶体管的尺寸的缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。相邻鳍式场效应晶体管的应力层容易出现相连(merge)的现象，从而引起相邻鳍式场效应晶体管源区和漏区之间的桥接。为了防止相邻鳍式场效应晶体管源区和漏区之间的桥接，现有技术引入了单扩散隔断(Single diffusion break，SDB)结构。
但是现有技术中的单扩散隔断结构工艺程序复杂，难以保证所形成单扩散隔断结构的性能，从而影响所形成半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以简化形成单扩散隔断结构的工艺程序，提高所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有多个相互平行的初始鳍部；在相邻初始鳍部之间形成隔离层；在所述初始鳍部和所述隔离层上形成停止层；刻蚀所述停止层和所述初始鳍部，形成位于所述停止层内的填充开口以及位于所述初始鳍部和所述隔离层内的沟槽，所述沟槽和所述填充开口的延伸方向与所述初始鳍部的延伸方向相垂直；向所述沟槽和所述填充开口内填充介质材料，所述介质材料的顶部表面与所述停止层表面齐平，填充于所述沟槽内的介质材料形成隔离结构，填充于所述填充开口内的介质材料形成牺牲层，所述隔离结构将所述初始鳍部分为沿延伸方向排列的多个鳍部；去除所述停止层，露出所述隔离层；回刻所述隔离层，露出所述鳍部的部分侧壁表面，回刻所述隔离层的过程减薄所述牺牲层；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部并覆盖所述鳍部顶部和侧壁的部分表面，在形成所述栅极结构的过程中，形成位于所述隔离结构上的伪栅结构。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底上具有多个相互平行的鳍部；位于垂直鳍部延伸方向相邻鳍部之间衬底上的隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，露出所述鳍部的部分侧壁表面；位于鳍部延伸方向相邻鳍部之间的隔离结构，所述隔离结构的延伸方向与所述鳍部的延伸方向相垂直；位于所述隔离结构与所述鳍部和所述衬底之间的图形固定层；位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部并覆盖所述鳍部顶部和侧壁的部分表面；位于所述隔离结构上的伪栅结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案通过在形成停止层之后，通过刻蚀所述停止层和所述初始鳍部，形成位于停止层内的填充开口以及位于所述初始鳍部内的沟槽；之后通过填充所述沟槽和所述填充开口形成所述隔离结构以及所述牺牲层。本发明技术方案通过一次刻蚀形成所述填充开口和所述沟槽，因此在工艺过程中仅需使用一次掩膜，减少了掩膜的使用次数，有利于简化工艺步骤，降低工艺成本；而且一次刻蚀形成所述填充开口和所述沟槽的做法，还能够避免多次掩膜使用中的对准问题，降低了形成所述隔离结构和所述牺牲层的工艺难度，有利于提高所形成半导体结构的性能。
附图说明
图1至图5是一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图6至图13是本发明半导体结构形成方法一实施例各个步骤所对应的剖面结构示意图；
图14至图18是本发明半导体结构形成方法另一实施例各个步骤所对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中的单扩散隔断结构存在工艺复杂的问题。现结合现有技术中单扩散隔断结构的形成过程分析其问题的原因。
参考图1至图5，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
参考图1，形成衬底10，衬底10上具有多个相互平行的初始鳍部11，相邻初始鳍部11之间具有隔离层12，所述隔离层12的顶部表面与所述初始鳍部11的顶部表面齐平。
参考图2，在所述初始鳍部11和所述隔离层12内形成沟槽13。形成所述沟槽13的步骤包括：在所述初始鳍部11和所述隔离层12上形成图形层14，所述图形层14内具有第一开口15，所述第一开口15用于定义所述沟槽13的尺寸和位置；以所述图形层14为掩膜，刻蚀所述初始鳍部11和所述隔离层12，在所述初始鳍部11和所述隔离层12内形成所述沟槽13。
参考图3，向所述沟槽13(如图2所示)内填充介质材料，形成位于所述初始鳍部11(如图2所示)内的隔离结构16，所述隔离结构16将所述初始鳍部11分为沿延伸方向排列的两个鳍部11b。
参考图4，在所述隔离结构16、所述隔离层12以及所述鳍部11b上形成隔离掩膜层17，所述隔离掩膜层17内具有第二开口18，所述第二开口18底部露出所述隔离结构16的顶部表面。
参考图5，向所述第二开口18(如图4所示)内填充介质材料，形成位于所述第二开口18内的牺牲层19。
之后，去除所述隔离掩膜层17，露出所述隔离层12；回刻所述隔离层12露出所述鳍部11的部分侧壁表面，回刻所述隔离层12的过程中，减薄所述牺牲层19。
现有技术形成单扩散隔断结构的过程中，所述隔离结构16与所述牺牲层19分别通过两次刻蚀和填充工艺形成。因此在形成所述隔离结构16的过程中以及形成所述牺牲层19的过程中，分别需要使用掩膜进行刻蚀，也就是说，现有技术形成单扩散隔断结构的方法需要使用两次掩膜。两次掩膜的使用，不仅增加工艺成本，而且还容易出现前后掩膜之间的对准问题，从而增加了形成单扩散隔断结构的工艺难度，难以保证所形成半导体结构的性能。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有多个相互平行的初始鳍部；在相邻初始鳍部之间形成隔离层；在所述初始鳍部和所述隔离层上形成停止层；刻蚀所述停止层和所述初始鳍部，形成位于所述停止层内的填充开口以及位于所述初始鳍部和所述隔离层内的沟槽，所述沟槽和所述填充开口的延伸方向与所述初始鳍部的延伸方向相垂直；向所述沟槽和所述填充开口内填充介质材料，所述介质材料的顶部表面与所述停止层表面齐平，填充于所述沟槽内的介质材料形成隔离结构，填充于所述填充开口内的介质材料形成牺牲层，所述隔离结构将所述初始鳍部分为沿延伸方向排列的多个鳍部；去除所述停止层，露出所述隔离层；回刻所述隔离层，露出所述鳍部的部分侧壁表面，回刻所述隔离层的过程减薄所述牺牲层；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部并覆盖所述鳍部顶部和侧壁的部分表面，在形成所述栅极结构的过程中，形成位于所述隔离结构上的伪栅结构。
本发明技术方案通过在形成停止层之后，通过刻蚀所述停止层和所述初始鳍部，形成位于停止层内的填充开口以及位于所述初始鳍部内的沟槽；之后通过填充所述沟槽和所述填充开口形成所述隔离结构以及所述牺牲层。本发明技术方案通过一次刻蚀形成所述填充开口和所述沟槽，因此在工艺过程中仅需使用一次掩膜，减少了掩膜的使用次数，有利于简化工艺步骤，降低工艺成本；而且一次刻蚀形成所述填充开口和所述沟槽的做法，还能够避免多次掩膜使用中的对准问题，降低了形成所述隔离结构和所述牺牲层的工艺难度，有利于提高所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图13，示出了本发明半导体结构形成方法一实施例各个步骤所对应的剖面结构示意图。
参考图6，形成衬底100，所述衬底100上具有多个相互平行的初始鳍部110。
所述衬底100用于提供半导体工艺的操作平台；所述初始鳍部110用于形成鳍部，以构成鳍式场效应晶体管。
形成所述衬底100和所述初始鳍部110的步骤包括：提供基底；在所述基底表面形成图形化的初始掩膜层；以所述初始掩膜层为掩膜，刻蚀所述基底，形成所述衬底100和所述初始鳍部110。
所述基底用于提供工艺操作平台，还用于刻蚀形成所述初始鳍部110。本实施例中，所述基底为单晶硅基底，所以所述衬底100和所述初始鳍部110的材料为单晶硅。在本发明其他实施例中，所述基底的材料还可以选自多晶硅或非晶硅；所述基底的材料也可以选自锗、镓砷或硅锗化合物等其他半导体材料。
此外，所述基底还可以选择具有外延层或外延层上硅结构。具体的，所述基底可以包括衬底以及位于所述衬底表明的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等；所述半导体层的材料可以为硅、锗、锗硅或碳硅等。所述衬底和所述半导体层的材料选择不受限制，能够选取适宜于工艺需求或易于集成的衬底以及适宜于形成鳍部的材料。而且所述半导体层的厚度能够通过外延工艺的控制，从而精确控制所形成初始鳍部110的高度。
所述图形化的初始掩膜层用于定义所述初始鳍部110的位置和尺寸。形成所述图形化的初始掩膜层的步骤包括：在所述基底表面形成初始掩膜材料层；在所述初始掩膜材料层的表面形成图形层；以所述图形层为掩膜，刻蚀所述初始掩膜材料层直至露出所述基底的表面，以形成图形化的初始掩膜层。具体的，所述初始掩膜层的材料为氮化硅。
需要说明的是，本实施例中，在形成所述图形化的初始掩膜层之前，所述形成方法还包括：在所述基底表面形成缓冲层(图中未示出)，以改善所述初始掩膜层与所述基底之间的晶格失配问题。具体的，所述缓冲层的材料可以为氧化物。
本实施例中，所述图形层为光刻胶层，可以通过涂布工艺和光刻工艺形成。此外，为了缩小所述初始鳍部的特征尺寸，以及相邻初始鳍部之间的距离，进而提高所形成半导体结构的集成度，所述图形层还可以为多重图形化工艺所形成的掩膜。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-alignedDouble Double Patterned，SaDDP)工艺。
继续参考图6，在相邻初始鳍部110之间形成隔离层120。
所述隔离层120用于实现相邻初始鳍部110之间的电隔离。所述隔离层120的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
形成所述隔离层120的步骤包括：形成隔离材料层，所述隔离材料层填充于相邻初始鳍部110之间，且所述隔离材料层的顶部表面高于所述初始鳍部110的顶部表面；对所述隔离材料层进行平坦化处理直至露出所述初始鳍部110的顶部表面。
随着半导体结构密度的提高，相邻初始鳍部110之间尺寸相应缩小，使得相邻初始鳍部110之间沟槽的深宽比增大，为了使所述隔离材料层能够充分填充相邻初始鳍部110之间的沟槽，所述隔离材料层可以采用流体化学气相沉积(Flowable Chemical VaporDeposition,FCVD)工艺形成。
对所述隔离材料层进行平坦化处理的步骤中，可以采用化学机械研磨工艺进行所述平坦化处理。需要说明的是，本实施例中，所述平坦化处理还去除了所述初始鳍部110上的初始掩膜层，以露出所述初始鳍部110的顶部表面。
需要说明的是，为了对所述衬底100和所述初始鳍部110表面的损伤或凹凸不平进行修复，以改善所形成半导体结构的性能，本实施例中，在形成所述衬底100和所述初始鳍部110之后，形成隔离层120之前，所述形成方法还包括：在所述衬底100和所述初始鳍部110的表面形成内衬氧化层(Liner Oxide)(图中未示出)。所述内衬氧化层还可以圆滑所述衬底100和所述初始鳍部110表面的尖角，并充当后续膜层与所述衬底100和所述初始鳍部110之间的缓冲层，以减小晶格失配。所述内衬氧化层可以通过化学气相沉积或热氧化的方式形成。但是在本发明的其他实施例中，也可以通过对所述衬底和所述初始鳍部表面进行退火处理以修复损伤。
参考图7，在所述初始鳍部110和所述隔离层120上形成停止层131。
所述停止层131用于在后续的平坦化工艺中起表示停止的作用；所述停止层131还用于为后续所形成牺牲层提供工艺空间。
本实施例中，所述停止层131的材料包括氮化硅，可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺形成。此外所述停止层131还用于定义后续所形成牺牲层的厚度，所以所述停止层131的厚度在
Figure BDA0001088286970000071
到
Figure BDA0001088286970000072
范围内。
参考图7至图9，刻蚀所述停止层131和所述初始鳍部110，形成位于所述停止层131内的填充开口152以及位于所述初始鳍部110和所述隔离层120内的沟槽151，所述沟槽151和所述填充开口152的延伸方向与所述初始鳍部110的延伸方向相垂直。
刻蚀所述停止层131和所述初始鳍部110所形成的填充开口152和所述沟槽151用于为后续形成牺牲层和隔离结构提供工艺空间。
具体的，刻蚀所述停止层131和所述初始鳍部110的步骤包括：采用干法刻蚀的方式刻蚀所述停止层131和所述初始鳍部110，形成所述填充开口152和所述沟槽151。
具体的，参考图7，形成所述停止层131之后，刻蚀所述停止层131和所述初始鳍部110之前，所述形成方法还包括：在所述停止层131上形成具有刻蚀开口140的掩膜叠层132。
所述掩膜叠层132在刻蚀所述停止层131和所述初始鳍部110过程中起掩膜的作用，以保护未被刻蚀的所述停止层131；所述刻蚀开口140用于定义后续所形成填充开口和沟槽的位置。
具体的，形成所述掩膜叠层132的步骤包括：在所述停止层131上形成填充层132a；在所述填充层132a上形成掩膜层132b；在所述掩膜层132b上形成图形层132c；在所述图形层132c内形成刻蚀开口140，所述刻蚀开口140的底部露出所述掩膜层132b。
所述填充层132a用于填充所述停止层131表面的不平。具体的，本实施例中，所述填充层132a为有机介电层(Organic Dielectric Layer，ODL)，可以通过旋涂工艺(spin-on)形成于所述停止层131表面。
所述掩膜层132b作为刻蚀掩膜，用于保护位于所述掩膜层132b下的膜层。本实施例中，所述掩膜层132b为氧化硅基硬掩膜层(SiO-based Hard Mask，SHB)，可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺形成于所述填充层132a表面。
所述图形层132c定义后续所形成隔离结构和所述牺牲层的尺寸和位置。本实施例中，所述图形层132c为光刻胶层，可以通过涂敷工艺和光刻工艺形成于所述掩膜层132b的表面。所述刻蚀开口140位于所述图形层132c内，所述刻蚀开口140的底部露出所述氧化硅基硬掩膜层的表面。
需要说明的是，本发明其他实施例中，所述填充层还可以是先进膜涂层(AdvancedPatterning Film，APF)。所述填充层为先进图形层时，所述掩膜层为低温氧化层以及位于所述低温氧化层上的底部抗反射层，所述图形层为光刻胶层；所述刻蚀开口底部露出所述底部抗反射层。
形成所述掩膜叠层132之后，参考图8，以所述掩膜叠层132为掩膜，依次刻蚀所述掩膜层132b、所述填充层132a、所述停止层131以及所述初始鳍部110，在所述停止层131内形成填充开口152，在所述填充开口152底部形成与所述填充开口152贯通的沟槽151。
本发明通过以所述掩膜叠层为掩膜，通过一次刻蚀形成所述填充开口152和所述沟槽151，因此本发明技术方案中仅需要使用一次掩膜。与两次刻蚀分别形成填充开口和沟槽的做法，减少了掩膜的使用，有利于简化工艺步骤，降低工艺成本。
而且通过一次刻蚀形成所述填充开口152和所述沟槽151，也能够避免两次刻蚀中所使用掩膜的对准问题，有利于降低工艺难度，有利于提高所形成半导体结构的性能。
需要说明的是，如图9所示，本实施例中，在刻蚀所述停止层131和所述初始鳍部110形成所述填充开口152和所述沟槽151之后，所述形成方法还包括：去除所述掩膜叠层132(如图7所示)，露出所述停止层131。
具体的，本实施例中，由于所述填充层132a为有机介电层，所以去除所述掩膜叠层132的步骤包括：采用四甲基氢氧化铵溶液刻蚀的方式去除所述掩膜叠层132。
结合参考图10，向所述沟槽151(如图9所示)和所述填充开口152(如图9所示)内填充介质材料，所述介质材料的顶部表面与所述停止层131表面齐平，填充于所述沟槽151内的介质材料形成隔离结构161，填充于所述填充开口152内的介质材料形成牺牲层162，所述隔离结构161将所述初始鳍110部分为沿延伸方向排列的多个鳍部111。
所述隔离结构161用于实现沿延伸方向排列的相邻鳍部111之间的电隔离；所述牺牲层162用于在后续刻蚀所述隔离层120露出所述鳍部111侧壁部分表面的过程中保护所述隔离结构161。
本实施例中，所述介质材料为氧化硅。在本发明其他实施例中，所述介质材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)。
形成所述隔离结构161和所述牺牲层162的步骤包括：填充介质材料形成介质材料层，所述介质材料层的顶部表面高于所述停止层131的顶部表面；对所述介质材料层进行平坦化处理至露出所述停止层131为止，使所述牺牲层162的顶部表面与所述停止层131的顶部表面齐平。
本实施例中，所述介质材料层通过化学气相沉积、物理气相沉积或原子层沉积的方式形成。但是随着器件密度的提高，相邻鳍部111之间的距离相应缩小，使得所述沟槽151和所述开口152的深宽比增大，为了使所述介质材料能够充分填充所述沟槽151和所述开口152，在本发明其他实施例中，形成所述介质材料层的步骤包括：采用流体化学气相沉积工艺(Flowable Chemical Vapor Deposition,FCVD)形成所述介质材料层。
对所述介质材料层进行平坦化处理的步骤包括：通过化学机械研磨的方式对所述介质材料层进行平坦化处理。
参考图11，去除所述停止层131(如图10所示)，露出所述隔离层120。
去除所述停止层131，露出所述隔离层120顶部表面的步骤用于为回刻所述隔离层120提供工艺表面。
具体的，由于所述停止次131为氮化硅层，因此去除所述停止层131的步骤包括：通过磷酸刻蚀的方式去除所述停止层131。
由于所述停止层131还覆盖所述鳍部111的顶部表面，所以去除所述停止层131露出所述隔离层120顶部表面的同时，还露出了所述鳍部111的顶部表面。
参考图12，回刻所述隔离层120，露出所述鳍部111的部分侧壁表面，回刻所述隔离层120的过程减薄所述牺牲层162(如图11所示)。
本实施例中，所述半导体结构为鳍式场效应晶体管，所以回刻所述隔离层120用于去除所述隔离层120的部分厚度，以露出所述鳍部111部分侧壁的表面，从而使后续所形成的栅极结构能够覆盖所述鳍部111部分侧壁的表面。
具体的，回刻所述隔离层120的步骤包括，采用含氟气体回刻所述隔离层120。本实施例中，所述含氟气体包括C4F6或C4F8气体。
由于所述牺牲层162(如图11所示)的表面被露出，所以在回刻所述隔离层120的过程中，所述牺牲层162还受到了减薄。由于所述牺牲层162的减薄，避免了回刻所述隔离层120的过程中，所述隔离结构161被损耗，由此也就保护了所述隔离结构161。
参考图13，在所述鳍部111上形成栅极结构171，所述栅极结构171横跨所述鳍部111并覆盖所述鳍部111部分顶部和部分侧壁的表面，在形成所述栅极结构171的过程中，形成位于所述隔离结构161上的伪栅结构172。
具体的，所述栅极结构171和所述伪栅结构172的形成过程包括：在所述鳍部111以及所述隔离结构161上形成栅极材料层，在所述栅极材料层上形成栅极图形层，所述栅极图形层用于定义所述栅极结构171和所述伪栅结构172的尺寸和位置；以所述栅极图形层为掩膜，刻蚀所述栅极材料层，形成所述栅极结构171和所述伪栅结构172，所述栅极结构171位于所述鳍部111并覆盖所述鳍部111部分顶部和部分侧壁的表面，所述伪栅结构172位于所述隔离结构161上。
本实施例中，所述伪栅结构172为单扩散阻挡(Single Diffusion Break，SDB)工艺中的伪栅结构172，用于实现后续在所述鳍部111内所形成源区或漏区之间的隔离，避免所形成源区和漏区出现桥接的问题。
需要说明的是，本实施例中，回刻所述隔离层120之后，所述隔离结构161上还留有部分厚度的牺牲层162。所以形成所述伪栅结构172的过程中，所述伪栅结构172位于所述剩余所述牺牲层162的表面。
图14至图18，示出了本发明半导体结构形成方法另一实施例各个步骤所对应的剖面结构示意图。
本实施例与前一实施例相同之处，本发明在此不再赘述。本发明与前一实施例不同之处在于，本实施例中，形成停止层231的过程中，所述停止层231为有机介电层或先进图形层。
参考图14，在形成隔离层220之后，在所述初始鳍部220和所述隔离层220上形成停止层231。
本实施例中，所述停止层231为先进图形层。本发明其他实施例中，所述停止层还可以为有机介电层。
具体的，形成所述停止层231的步骤中，所述停止层231为有机介电层或先进图形层。直接采用有机介电层或先进图形层形成所述停止层231的做法，简化了工艺步骤，提高了工艺效率。
继续参考图14，形成所述停止层231之后，在所述停止层231上形成掩膜叠层232。
具体的，形成所述掩膜叠层232的步骤包括：在所述停止层232上形成掩膜层232a；在所述掩膜层232a上形成图形层232c；在所述图形层232c内形成刻蚀开口240，所述刻蚀开口240的底部露出所述掩膜层232a。
本实施例中，所述停止层231为先进图形层，所以所述掩膜层232a为低温氧化层以及位于所述低温氧化层上的底部抗反射层，所述图形层232c为光刻胶层；所述刻蚀开口底部露出所述底部抗反射层。
需要说明的是，本发明其他实施例中，所述停止层还可以为有机介电层。所述停止层为有机介电层时，所述掩膜层为氧化硅基硬掩膜层，所述图形层为光刻胶层；所述刻蚀开口的底部露出所述氧化硅基硬掩膜层。
参考图15，刻蚀所述停止层231和所述初始鳍部210，形成位于所述停止层231内的填充开口252以及位于所述初始鳍部210和所述隔离层220内的沟槽251，所述沟槽251和所述填充开口252的延伸方向与所述初始鳍部210的延伸方向相垂直。
具体的，通过所述刻蚀开口240(如图14所示)，依次刻蚀所述掩膜层232a、所述停止层231以及所述初始鳍部210，形成所述沟槽251和所述填充开口252。
需要说明的是，如图15所示，在形成所述沟槽251和所述填充开口252之后，去除剩余的所述掩膜叠层232，露出所述停止层231。
由于所述停止层231的材料为先进图形层或有机介电层，材质较软，容易在后续工艺中出现变形的问题，所以如图16所示，形成所述填充开口252和所述沟槽251之后，所述形成方法还包括：形成覆盖所示沟槽251底部和侧壁以及所述填充开口252侧壁的图形固定层253。
所述图形固定层253用于固定所述沟槽251和所述开口252的图形形状，减少所述掩膜叠层变形现象出现的可能
具体的，所述图形固定层253的材料为氧化物，可以通过原子层沉积的方式形成。采用原子层沉积的方式形成所述图形固定层253的做法，能够提高所述图形固定层253的阶梯覆盖性能，提高所述图形固定层253对所述沟槽251和所述填充开口252图形固定的精确程度。
如果所述图形固定层253的厚度太小，则难以起到固定所述沟槽251和所述填充开口252图形形状的功能；如果所述图形固定层253的厚度太大，则容易造成材料浪费、增加工艺难度的问题。本实施例中，所述图形固定层253的厚度在
Figure BDA0001088286970000131
到
Figure BDA0001088286970000132
范围内。
需要说明的是，所述图形固定层253还覆盖所述剩余的掩膜叠层232的表面。具体的，本实施例中，所述图形固定层253还覆盖所述先进图形层232a的顶部表面。
形成图形固定层253之后，参考图17，向所述沟槽251和所述填充开口252内填充介质材料，形成位于所述初始鳍部210(如图16所示)内的隔离结构261以及位于所述填充开口252(如图16所示)内的牺牲层262，所述隔离结构261将所述初始鳍部210分为沿延伸方向排列的多个鳍部211。
填充所述介质材料的步骤中，所述介质材料还覆盖所述停止层231的顶部表面。因此填充所述介质材料之后，对所述介质材料进行平坦化处理，以使剩余的所述图形固定层253和剩余的所述牺牲层262的顶部表面与停止层231顶部表面齐平。
本实施例中，采用化学机械研磨的方式进行所述平坦化处理，去除介质材料的部分厚度以及所述图形固定层253a，以露出所述停止层231的顶部表面。
参考图18，在形成所述隔离结构261和所述牺牲层262之后，去除所述停止层231(如图17所示)，以露出所述隔离层220的表面。
本实施例中，所述停止层231为先进图形层，所以去除所述停止层231的步骤包括：采用四甲基氢氧化铵溶液刻蚀的方式去除所述停止层231。本发明其他实施例中，所述停止层为有机介电层时，去除所述停止层的步骤包括：采用四甲基氢氧化铵溶液刻蚀的方式去除所述停止层。
继续参考图18，去除所述停止层231之后，回刻所述隔离层220，露出所述鳍部211的部分侧壁表面，回刻所述隔离层220的过程中，减薄所述牺牲层262(如图17所示)；之后，在所述鳍部211上形成栅极结构271，所述栅极结构271横跨所述鳍部211并覆盖所述鳍部211顶部和侧壁的部分表面，在形成所述栅极结构271的过程中，形成位于所述隔离结构262上的伪栅结构272。
回刻所述隔离层220的步骤以及形成所述栅极结构271和所述伪栅结构272的步骤与前述实施例相同，本发明在此不再赘述。
相应的，如图18所示，本发明还提供一种半导体结构，包括：
衬底200，所述衬底200上具有多个相互平行的鳍部211；位于垂直鳍部211延伸方向相邻鳍部211之间衬底200上的隔离层220，所述隔离层220的顶部表面低于所述鳍部211的顶部表面，露出所述鳍部211的部分侧壁表面；位于鳍部211延伸方向相邻鳍部211之间的隔离结构261，所述隔离结构261的延伸方向与所述鳍部211的延伸方向相垂直；位于所述隔离结构261与所述鳍部211和所述衬底200之间的图形固定层253；位于所述鳍部211上的栅极结构271，所述栅极结构271横跨所述鳍部211并覆盖所述鳍部211顶部和侧壁的部分表面；位于所述隔离结构261上的伪栅结构272。
所述衬底200用于提供半导体工艺的操作平台。本实施例中，所形成的半导体结构为鳍式场效应晶体管。所以，所述衬底200上具有多个相互平行的鳍部211。
本实施例中，所述衬底200和所述鳍部211的材料相同。具体的，所述衬底200和所述鳍部211的材料为单晶硅。在本发明其他实施例，所述衬底和所述鳍部的材料还可以选自多晶硅或非晶硅，也可以选自硅、锗、镓砷或硅锗化合物等其他半导体材料层。
在本发明其他实施例中，所述衬底和所述鳍部的材料也可以不同。所述衬底可以为硅衬底、锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等；所述鳍部的材料可以为硅、锗、锗硅或碳硅等。所述衬底和所述鳍部的材料选择不受限制，能够选取适宜于工艺需求或易于集成的衬底以及适宜于形成鳍部的材料。
位于垂直鳍部延伸方向相邻鳍部211之间衬底200上的隔离层220，所述隔离层220的顶部表面低于所述鳍部211的顶部表面，露出所述鳍部211的部分侧壁表面。
所述隔离层220用于实现相互平行的多个鳍部211之间的电隔离。所述隔离层220的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
位于鳍部延伸方向相邻鳍部之间的隔离结构261。
所述隔离结构261用于实现鳍部延伸方向排列的相邻鳍部211之间的电隔离。具体的所述隔离结构261的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
位于所述隔离结构261和所述鳍部211以及所述衬底200之间的图形固定层253。
所述图形固定层253用于在形成所述隔离结构261的过程中固定形成所述隔离结构261沟槽的形状。具体的，所述图形固定层253的材料为氧化物，可以通过原子层沉积的方式形成。
如果所述图形固定层253的厚度太小，则难以起到固定所述沟槽图形形状的功能；如果所述图形固定层253的厚度太大，则容易造成材料浪费、增加工艺难度的问题。本实施例中，所述图形固定层253的厚度在
Figure BDA0001088286970000151
到
Figure BDA0001088286970000152
范围内。
位于所述鳍部211上的栅极结构271，所述栅极结构271横跨所述鳍部211并覆盖所述鳍部211顶部和侧壁的部分表面；位于所述隔离结构261上的伪栅结构272。
本实施例中，所述伪栅结构272为单扩散阻挡(Single Diffusion Break，SDB)工艺中的伪栅结构272，用于实现后续在沿鳍部211延伸方向相邻所述鳍部211内所形成源区或漏区之间的隔离，避免所形成源区或漏区出现桥接的问题。
需要说明的是，回刻所述隔离层220之后，所述隔离结构261上还留有部分厚度的牺牲层(图中未标示)。所以形成所述伪栅结构272的过程中，所述伪栅结构272位于所述剩余所述牺牲层的表面。
综上，本发明技术方案通过在形成停止层之后，通过刻蚀所述停止层和所述初始鳍部，形成位于停止层内的填充开口以及位于所述初始鳍部内的沟槽；之后通过填充所述沟槽和所述填充开口形成所述隔离结构以及所述牺牲层。本发明技术方案通过一次刻蚀形成所述填充开口和所述沟槽，因此在工艺过程中仅需使用一次掩膜，减少了掩膜的使用次数，有利于简化工艺步骤，降低工艺成本；而且一次刻蚀形成所述填充开口和所述沟槽的做法，还能够避免多次掩膜使用中的对准问题，降低了形成所述隔离结构和所述牺牲层的工艺难度，有利于提高所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底上具有多个相互平行的初始鳍部，所述初始鳍部的材料为单晶硅、多晶硅或非晶硅；
在相邻初始鳍部之间形成隔离层；
在所述初始鳍部和所述隔离层上形成停止层；
刻蚀所述停止层和所述初始鳍部，形成位于所述停止层内的填充开口以及位于所述初始鳍部和所述隔离层内的沟槽，所述沟槽和所述填充开口的延伸方向与所述初始鳍部的延伸方向相垂直；
形成覆盖所述沟槽底部和侧壁以及所述填充开口侧壁的图形固定层，所述图形固定层的材料为氧化物，所述图形固定层的厚度在
Figure FDA0002605214740000011
到
Figure FDA0002605214740000012
范围内；
向所述沟槽和所述填充开口内填充介质材料，所述介质材料的顶部表面与所述停止层表面齐平，填充于所述沟槽内的介质材料形成隔离结构，填充于所述填充开口内的介质材料形成牺牲层，所述隔离结构将所述初始鳍部分为沿延伸方向排列的多个鳍部；
去除所述停止层，露出所述隔离层；
回刻所述隔离层，露出所述鳍部的部分侧壁表面，回刻所述隔离层的过程减薄所述牺牲层；
在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部并覆盖所述鳍部顶部和侧壁的部分表面，在形成所述栅极结构的过程中，形成位于所述隔离结构上的伪栅结构。
2.如权利要求1所述的形成方法，其特征在于，刻蚀所述停止层和所述初始鳍部的步骤包括：采用干法刻蚀的方式刻蚀所述停止层和所述初始鳍部，形成所述填充开口和所述沟槽。
3.如权利要求1所述的形成方法，其特征在于，形成所述停止层之后，刻蚀所述停止层和所述初始鳍部之前，所述形成方法还包括：在所述停止层上形成具有刻蚀开口的掩膜叠层；
刻蚀所述停止层和所述初始鳍部之后，填充介质材料之前，所述形成方法还包括：去除所述掩膜叠层，露出所述停止层。
4.如权利要求3所述的形成方法，其特征在于，形成所述停止层的步骤中，所述停止层为氮化硅层。
5.如权利要求4所述的形成方法，其特征在于，形成所述掩膜叠层的步骤包括：
在所述停止层上形成填充层
在所述填充层上形成掩膜层；
在所述掩膜层上形成图形层；
在所述图形层内形成刻蚀开口，所述刻蚀开口的底部露出所述掩膜层。
6.如权利要求5所述的形成方法，其特征在于，所述填充层为有机介电层或先进图形层。
7.如权利要求6所述的形成方法，其特征在于，所述填充层为有机介电层时，所述掩膜层为氧化硅基硬掩膜层，所述图形层为光刻胶层；所述刻蚀开口的底部露出所述氧化硅基硬掩膜层；
或者，所述填充层为先进图形层时，所述掩膜层为低温氧化层以及位于所述低温氧化层上的底部抗反射层，所述图形层为光刻胶层；所述刻蚀开口底部露出所述底部抗反射层。
8.如权利要求4所述的形成方法，其特征在于，去除所述停止层的步骤包括：通过磷酸刻蚀的方式去除所述停止层。
9.如权利要求3所述的形成方法，其特征在于，形成所述停止层的步骤中，所述停止层为有机介电层或先进图形层。
10.如权利要求9所述的形成方法，其特征在于，形成所述掩膜叠层的步骤包括：
在所述停止层上形成掩膜层；
在所述掩膜层上形成图形层；
在所述图形层内形成刻蚀开口，所述刻蚀开口的底部露出所述掩膜层。
11.如权利要求10所述的形成方法，其特征在于，所述停止层为有机介电层时，所述掩膜层为氧化硅基硬掩膜层，所述图形层为光刻胶层；所述刻蚀开口的底部露出所述氧化硅基硬掩膜层；
或者，所述停止层为先进图形层时，所述掩膜层为低温氧化层以及位于所述低温氧化层上的底部抗反射层，所述图形层为光刻胶层；所述刻蚀 开口底部露出所述底部抗反射层。
12.如权利要求9所述的形成方法，其特征在于，去除所述停止层的步骤包括：采用四甲基氢氧化铵溶液刻蚀的方式去除所述停止层。
13.如权利要求1所述的形成方法，其特征在于，形成所述图形固定层的步骤包括：通过原子层沉积的方式形成所述图形固定层。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底上具有多个相互平行的鳍部，所述鳍部的材料为单晶硅、多晶硅或非晶硅；
位于垂直鳍部延伸方向相邻鳍部之间衬底上的隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，露出所述鳍部的部分侧壁表面；
位于鳍部延伸方向相邻鳍部之间的隔离结构，所述隔离结构的延伸方向与所述鳍部的延伸方向相垂直；
位于所述隔离结构与所述鳍部和所述衬底之间的图形固定层，所述图形固定层的材料为氧化物，所述图形固定层的厚度在
Figure FDA0002605214740000031
到
Figure FDA0002605214740000032
范围内；
位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部并覆盖所述鳍部顶部和侧壁的部分表面；
位于所述隔离结构上的伪栅结构。
CN201610711318.XA 2016-08-23 2016-08-23 半导体结构及其形成方法 Active CN107768308B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610711318.XA CN107768308B (zh) 2016-08-23 2016-08-23 半导体结构及其形成方法
EP17185681.8A EP3288085A1 (en) 2016-08-23 2017-08-10 Semiconductor structure and fabrication method thereof
US15/678,830 US20180061714A1 (en) 2016-08-23 2017-08-16 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610711318.XA CN107768308B (zh) 2016-08-23 2016-08-23 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN107768308A CN107768308A (zh) 2018-03-06
CN107768308B true CN107768308B (zh) 2020-10-09

Family

ID=59581773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610711318.XA Active CN107768308B (zh) 2016-08-23 2016-08-23 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US20180061714A1 (zh)
EP (1) EP3288085A1 (zh)
CN (1) CN107768308B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728139B (zh) * 2017-06-28 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法
CN118098979A (zh) * 2019-04-01 2024-05-28 联华电子股份有限公司 半导体元件及其制作方法
CN110875191A (zh) * 2019-11-28 2020-03-10 上海华力集成电路制造有限公司 鳍式晶体管的制造方法
US20230063039A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
CN114121665B (zh) * 2021-11-08 2024-02-23 长江存储科技有限责任公司 半导体器件的制作方法、半导体器件、存储器及存储系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202727A (zh) * 1997-06-13 1998-12-23 日本电气株式会社 制造半导体器件的方法
CN101516970A (zh) * 2006-09-21 2009-08-26 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101683071B1 (ko) * 2010-09-08 2016-12-06 삼성전자 주식회사 반도체 소자 및 그 제조방법
US8659097B2 (en) * 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
KR102021768B1 (ko) * 2013-03-15 2019-09-17 삼성전자 주식회사 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치
KR20140142423A (ko) * 2013-06-03 2014-12-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102085525B1 (ko) * 2013-11-27 2020-03-09 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102242580B1 (ko) * 2014-04-23 2021-04-22 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9171752B1 (en) * 2014-08-12 2015-10-27 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product
US9123773B1 (en) * 2014-08-15 2015-09-01 Globalfoundries Inc. T-shaped single diffusion barrier with single mask approach process flow
KR20160030794A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 반도체 소자의 제조 방법
US9373535B2 (en) * 2014-10-16 2016-06-21 Globalfoundries Inc. T-shaped fin isolation region and methods of fabrication
KR102233073B1 (ko) * 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106711213B (zh) * 2015-07-20 2021-02-26 联华电子股份有限公司 半导体元件及其制作方法
US9997615B2 (en) * 2015-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with epitaxial growth structure
KR102402769B1 (ko) * 2016-01-06 2022-05-26 삼성전자주식회사 반도체 장치
CN107785315B (zh) * 2016-08-26 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202727A (zh) * 1997-06-13 1998-12-23 日本电气株式会社 制造半导体器件的方法
CN101516970A (zh) * 2006-09-21 2009-08-26 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法

Also Published As

Publication number Publication date
CN107768308A (zh) 2018-03-06
US20180061714A1 (en) 2018-03-01
EP3288085A1 (en) 2018-02-28

Similar Documents

Publication Publication Date Title
CN110323267B (zh) 半导体结构及其形成方法
US10714613B2 (en) Semiconductor device
CN107768308B (zh) 半导体结构及其形成方法
CN104008994B (zh) 半导体装置的制造方法
CN110690285B (zh) 半导体结构及其形成方法
CN107785315B (zh) 半导体结构的形成方法
CN106558614B (zh) 半导体结构及其形成方法
US10522662B1 (en) FinFET device with T-shaped fin and method for forming the same
US11145747B2 (en) FinFET structure
CN113594039B (zh) 半导体结构及其形成方法
US11742414B2 (en) Semiconductor device with fins
TW202218161A (zh) 半導體結構及其形成方法
TW202119479A (zh) 半導體裝置結構及其形成方法
CN110571193A (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法
CN107731917B (zh) 半导体结构的形成方法
CN109887845B (zh) 半导体器件及其形成方法
CN112151382B (zh) 半导体结构及其形成方法
CN111081547B (zh) 半导体器件及其形成方法
CN108022843B (zh) 半导体结构的形成方法
CN113903666A (zh) 半导体结构及其形成方法
CN108155100B (zh) 半导体器件的形成方法
CN107731751B (zh) 半导体结构及其形成方法
CN107591331B (zh) 半导体结构及其形成方法
CN111508842B (zh) 半导体器件及其形成方法
CN108155148B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant