KR102072410B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102072410B1
KR102072410B1 KR1020130093690A KR20130093690A KR102072410B1 KR 102072410 B1 KR102072410 B1 KR 102072410B1 KR 1020130093690 A KR1020130093690 A KR 1020130093690A KR 20130093690 A KR20130093690 A KR 20130093690A KR 102072410 B1 KR102072410 B1 KR 102072410B1
Authority
KR
South Korea
Prior art keywords
insulating film
fin
fins
recess
region
Prior art date
Application number
KR1020130093690A
Other languages
English (en)
Other versions
KR20150017576A (ko
Inventor
권병호
김철
김호영
박세정
김명철
강보경
윤보언
최재광
최시영
정석훈
성금중
정희돈
최용준
한지은
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130093690A priority Critical patent/KR102072410B1/ko
Priority to US14/270,315 priority patent/US8916460B1/en
Priority to CN201410372950.7A priority patent/CN104347717B/zh
Priority to US14/569,597 priority patent/US9190407B2/en
Publication of KR20150017576A publication Critical patent/KR20150017576A/ko
Priority to US14/934,119 priority patent/US20160064380A1/en
Priority to US15/144,662 priority patent/US9627542B2/en
Application granted granted Critical
Publication of KR102072410B1 publication Critical patent/KR102072410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 기판 상에 형성된 제1 핀과 제2 핀; 및 상기 제1 핀과 제2 핀 사이에 형성된 T자형의 필드 절연막을 포함하되, 상기 T자형의 필드 절연막의 상면과, 상기 제1 핀의 상면은 동일 평면에 위치할 수 있다.

Description

반도체 장치 및 그 제조 방법{Semiconductor device and fabricated method thereof}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 더 구체적으로 3차원 채널을 이용하는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 또는 나노와이어(nanowire) 형상의 실리콘 바디를 형성하고 실리콘 바디의 표면 위에 게이트를 형성하는 멀티 게이트 트랜지스터(multi gate transistor)가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다. FinFET 구조와 관련하여, 미국 등록 특허 US 7,425,500은 기판 상에 핀(fin), 게이트 전극 및 에피택셜 영역이 형성되는 것을 개시하고 있다.
본 발명이 해결하려는 과제는, 다수의 게이트의 높이를 균일하게 하여 동작 특성을 향상시킨 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 다수의 게이트의 높이를 균일하게 하여 동작 특성을 향상시킨 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 면(aspect)은 기판 상에 형성된 제1 핀과 제2 핀; 및 상기 제1 핀과 제2 핀 사이에 형성된 T자형의 필드 절연막을 포함하되, 상기 T자형의 필드 절연막의 상면과, 상기 제1 핀의 상면은 동일 평면에 위치한다.
상기 제1 핀 상에 형성된 게이트와, 상기 필드 절연막 상에 형성된 더미 게이트를 더 포함할 수 있다. 상기 게이트의 높이와, 상기 더미 게이트의 높이는 서로 동일할 수 있다. 상기 게이트와 상기 더미 게이트 사이의, 상기 제1 핀 내에 형성된 상승된(elevated) 소오스/드레인을 더 포함할 수 있다.
상기 필드 절연막은 제1 폭을 갖는 제1 절연막과, 상기 제1 절연막 상에 상기 제1 절연막과 연결되어 형성되고 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 절연막을 포함할 수 있다. 상기 제1 핀과 상기 제2 핀은 제1 방향으로 서로 나란하고, 상기 필드 절연막은 상기 제1 핀과 제2 핀 사이에, 상기 제1 방향과 다른 제2 방향으로 길게 연장되고, 상기 필드 절연막은 상기 제1 핀과 오버랩되는 영역의 폭과, 상기 제1 핀과 비오버랩되는 영역의 폭은 서로 동일할 수 있다. 상기 제2 절연막의 두께는 0.01Å 이상 300Å 이하일 수 있다.
상기 제1 핀의 표면에 형성되고, 상기 제1 핀의 측벽에서 상기 제1 핀의 안쪽으로 형성된 제1 리세스와, 상기 제2 핀의 표면에 형성되고, 상기 제2 핀의 측벽에서 상기 제2 핀의 안쪽으로 형성된 제2 리세스를 포함하고, 상기 필드 절연막은 상기 제1 리세스 및 상기 제2 리세스를 매립할 수 있다.
상기 필드 절연막은 상기 제1 핀의 측벽과, 상기 제2 핀의 측벽과 직접 접촉할 수 있다.
상기 제1 핀은 제1 단변과 제1 장변을 포함하고, 상기 제2 핀은 제2 단변과 제2 단변을 포함하고, 상기 필드 절연막은 상기 제1 장변과 상기 제2 장변과 접하는 제1 부분과, 상기 제1 단변 및 상기 제2 단변과 접하는 제2 부분을 포함하고, 상기 제1 부분은 I자형이고, 상기 제2 부분은 T자형일 수 있다.
상기 제2 부분의 높이는, 상기 제1 부분의 높이보다 높을 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 면은 길이 방향으로 나란한 제1 핀과 제2 핀; 상기 제1 핀과 상기 제2 핀 사이에 형성된 T자형의 제1 필드 절연막; 길이 방향으로 나란한 제3 핀과 제4 핀; 및 상기 제3 핀과 상기 제4 핀 사이에 형성된 I자형의 제2 필드 절연막을 포함하고, 상기 T자형의 상기 제1 필드 절연막의 상면은, 상기 제1 핀의 상면과 동일 평면에 위치할 수 있다.
상기 I자형의 상기 제2 필드 절연막의 상면은, 상기 제3 핀의 상면과 동일 평면에 위치할 수 있다.
상기 T자형의 상기 제1 필드 절연막의 상면은, 상기 I자형의 상기 제2 필드 절연막의 상면과 동일 평면에 위치할 수 있다.
상기 제1 필드 절연막과 상기 제2 필드 절연막은 동일한 로직 영역 내에 위치할 수 있다.
상기 제1 필드 절연막과 상기 제2 필드 절연막은 동일한 SRAM 영역 내에 위치할 수 있다.
상기 제1 필드 절연막과 상기 제2 필드 절연막 중 어느 하나는 로직 영역 내에 배치되고, 다른 하나는 SRAM 영역 내에 위치할 수 있다.
상기 제1 필드 절연막 상에 형성된 제1 더미 게이트와, 상기 제2 필드 절연막 상에 형성된 제2 더미 게이트를 더 포함하고, 상기 제1 더미 게이트의 높이와 상기 제2 더미 게이트의 높이는 서로 동일할 수 있다.
상기 제1 필드 절연막은 제1 폭을 갖는 제1 절연막과, 상기 제1 절연막 상에 상기 제1 절연막과 연결되어 형성되고 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 절연막을 포함할 수 있다. 상기 제2 필드 절연막의 제3 폭은, 상기 제2 절연막의 제2 폭과 서로 동일할 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 또 다른 면은 제1 영역과 제2 영역이 정의된 기판; 상기 제1 영역에 형성된 핀형 트랜지스터로서, 제1 핀과, 상기 제1 핀 상에 형성된 제1 게이트와, 상기 제1 게이트의 양측에 상기 제1 핀 내에 배치된 제1 소오스/드레인을 포함하는 핀형 트랜지스터; 및 상기 제2 영역에 형성된 노말 트랜지스터로서, 액티브 영역과, 상기 액티브 영역 상에 형성된 제2 게이트와, 상기 제2 게이트의 양측에 상기 액티브 영역 내에 배치된 제2 소오스/드레인을 포함하는 노말 트랜지스터를 포함하되, 상기 제1 게이트의 높이와 상기 제2 게이트의 높이가 서로 동일할 수 있다.
상기 제1 핀의 상면과 상기 액티브 영역의 상면이 동일 평면에 위치할 수 있다.
상기 제1 영역에 형성되고, 상기 제1 핀과, 상기 제1 핀과 인접한 제2 핀 사이에 형성된 T자형의 필드 절연막을 포함하되, 상기 T자형의 상기 필드 절연막의 상면은, 상기 제1 핀의 상면과 동일 평면에 위치할 수 있다. 상기 T자형의 필드 절연막 상에 형성된 더미 게이트를 더 포함하고, 상기 더미 게이트의 높이와 상기 제1 게이트의 높이는 서로 동일할 수 있다.
상기 제1 게이트는 상기 제1 게이트 절연막 상에 형성된 금속 게이트이고, 상기 제1 게이트의 측벽과 바닥면을 따라서 형성된 제1 게이트 절연막을 더 포함하고, 상기 제2 게이트는 상기 제2 게이트 절연막 상에 형성된 금속 게이트이고, 상기 제2 게이트의 측벽과 바닥면을 따라서 형성된 제2 게이트 절연막을 더 포함할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 반도체 장치의 제조 방법의 일 면은 길이 방향으로 인접한 제1 핀과 제2 핀을 형성하고, 상기 제1 핀과 상기 제2 핀 사이에 제1 절연막을 형성하고, 상기 제1 핀, 상기 제2 핀 및 상기 제1 절연막 상에, 개구부를 포함하는 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여, 상기 제1 핀의 일부, 상기 제2 핀의 일부와, 상기 제1 절연막의 일부를 제거하여 트렌치를 형성하고, 상기 트렌치 및 상기 개구부를 채우는 제2 절연막을 형성하고, 상기 마스크 패턴을 제거하고, 상기 제2 절연막의 적어도 일부와, 상기 제1 핀의 일부, 상기 제2 핀의 일부를 동시에 제거하는 것을 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1 및 도 2는 각각 본 발명의 제1 실시예에 따른 반도체 장치를 설명하기 위한 평면도 및 사시도이다.
도 3은 도 1 및 도 2의 반도체 장치의 핀과 필드 절연막을 설명하기 위한 부분 사시도이다.
도 4는 도 1 및 도 2의 반도체 장치의 핀, 제1 트렌치, 제2 트렌치를 설명하기 위한 부분 사시도이다.
도 5는 도 2의 A-A를 따라서 절단한 단면도이다.
도 6은 도 2의 B-B를 따라서 절단한 단면도이다.
도 7은 더미 게이트가 미스얼라인된 경우를 도시한 것이다.
도 8은 본 발명의 제2 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 10 및 도 11은 본 발명의 제4 실시예에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 12는 본 발명의 제5 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 13는 본 발명의 제6 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 14는 본 발명의 제7 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 15는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 16 내지 도 25는 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 26은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 단면도이다.
도 27은 본 발명의 제4 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1 및 도 2는 각각 본 발명의 제1 실시예에 따른 반도체 장치를 설명하기 위한 평면도 및 사시도이다. 도 3은 도 1 및 도 2의 반도체 장치의 핀과 필드 절연막을 설명하기 위한 부분 사시도이다. 즉, 도 3은 도 2에서 게이트와 더미 게이트를 제외한 도면이다. 도 4는 도 1 및 도 2의 반도체 장치의 핀, 제1 트렌치, 제2 트렌치를 설명하기 위한 부분 사시도이다. 도 5는 도 2의 A-A를 따라서 절단한 단면도이다. 도 6은 도 2의 B-B를 따라서 절단한 단면도이다. 도 7은 더미 게이트가 미스얼라인된 경우를 도시한 것이다.
우선, 도 1 내지 도 6을 참조하면, 본 발명의 제1 실시예에 따른 반도체 장치(1)는 다수의 핀(F1, F2), 다수의 게이트(147_1, 147_2, 147_5, 147_6), 필드 절연막(110), 다수의 더미 게이트(247_1), 다수의 소오스/드레인(161, 162) 등을 포함할 수 있다.
다수의 핀(F1, F2)은 제2 방향(Y1)을 따라서 길게 연장될 수 있다. 핀(F1, F2)은 기판(101)의 일부일 수도 있고, 기판(101)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 도면에서는 예시적으로 2개의 핀(F1, F2)이 길이 방향으로 서로 나란히 배치된 것으로 도시하였으나, 이에 한정되지 않는다.
도면에서는, 예시적으로 핀(F1, F2)이 직육면체 형상으로 형성된 것으로 도시하였으나, 이에 한정되지 않는다. 즉, 핀(F1, F2)은 모따기된 형상일 수 있다. 즉, 모서리 부분이 둥글게 된 형상일 수도 있다. 핀(F1, F2)은 제2 방향(Y1)을 따라서 길게 형성되어 있기 때문에, 제2 방향(Y1)을 따라 형성된 장변(M1, M2)과, 제1 방향(X1)을 따라 형성된 단변(S1, S2)을 포함할 수 있다. 구체적으로, 제1 핀(F1)은 제1 단변(S1)과 제1 장변(M1)을 포함하고, 제2 핀(F2)은 제2 단변(S2)과 제2 장변(M2)을 포함할 수 있다. 도시된 것과 같이, 핀(F1, F2)은 제1 단변(S1)과 제2 단변(S2)이 서로 마주보도록 형성될 수 있다. 핀(F1, F2)의 모서리 부분이 둥글게 되어 있어도, 본 발명이 속하는 당업자가 장변(M1, M2) 및 단변(S1, S2)을 구분할 수 있음은 자명하다.
핀(F1, F2)은 멀티 게이트 트랜지스터에 사용되는 액티브 패턴을 의미한다. 즉, 핀(F1, F2)의 3면을 따라서 채널이 서로 연결되어 형성될 수도 있고, 핀(F1, F2)의 서로 마주보는 2면에 채널이 형성될 수도 있다.
또한, 도 4에 도시된 것과 같이, 제1 트렌치(501)는 핀(F1, F2)의 장변(M1, M2)에 접하도록 형성될 수 있다. 제2 트렌치(502)는 핀(F1, F2)의 단변(S1, S2)에 접하도록 형성될 수 있다. 구체적으로, 서로 마주보는 제1 핀(F1)의 단변(S1)과, 제2 핀(F2)의 단변(S2) 사이에 제2 트렌치(502)가 배치될 수 있다.
제2 트렌치(502)는 서로 연결된 제1 부분 트렌치(502a)와 제2 부분 트렌치(502b)를 포함한다. 제1 부분 트렌치(502a)는 제1 폭(W1)을 갖고, 제2 부분 트렌치(502b)는 제1 폭(W1)보다 넓은 제2 폭(W2)을 가질 수 있다. 달리 설명하면, 제2 부분 트렌치(502b)는 핀(F1, F2)의 표면에 형성되고, 핀(F1, F2)의 측벽에서 핀(F1, F2)의 안쪽 방향으로 형성된 리세스(R1, R2)를 포함할 수 있다.
한편, 도 3에 도시된 것과 같이, 필드 절연막(110)은 기판(101) 상에 형성되고, 다수의 핀(F1, F2)의 일부를 둘러싸도록 형성될 수 있다.
구체적으로, 필드 절연막(110)은 서로 높이가 다른 제1 부분(111)과 제2 부분(112)을 포함할 수 있다.
제1 부분(111)은 제2 방향(Y1)으로 길게 연장되도록 형성되고, 제2 부분(112)은 제1 방향(X1)으로 길게 연장되도록 형성될 수 있다. 이러한 필드 절연막(110)은 산화막, 질화막, 산질화막 또는 이들의 조합막일 수 있다.
제1 부분(111)은 제1 트렌치(501)의 적어도 일부에 형성되고, 제2 부분(112)은 제2 트렌치(502)의 적어도 일부에 형성된다. 다르게 설명하면, 제1 부분(111)은 핀(F1, F2)의 장변(M1, M2)과 접하도록 형성되고, 제2 부분(112)은 핀(F1, F2)의 단변(S1, S2)과 접하도록 형성될 수 있다. 즉, 제2 부분(112)은 핀(F1, F2)의 측벽에 직접 접촉한다.
제1 부분(111)은 제1 트렌치(501)의 일부에만 형성될 수 있다. 또한, 제2 부분(112)은 제2 트렌치(502)를 완전히 채울 수 있다. 그 결과, 제1 부분(111)의 높이는 H0이고, 제2 부분(112)의 높이는 H0 + H1 일 수 있다.
구체적으로, 제2 부분(112)은 핀(F1)과 핀(F2) 사이에 배치되고, 제1 부분 트렌치(502a)와 제2 부분 트렌치(502b)를 채우도록 형성된다. 도 6에 도시된 것과 같이, 제2 부분(112)은 제1 부분 트렌치(502a)를 채우고, 제1 폭(W1)을 갖는 제1 절연막(112_1)과, 제2 부분 트렌치(502b)를 채우고, 제1 폭(W1)보다 넓은 제2 폭(W2)을 갖는 제2 절연막(112_2)을 포함할 수 있다. 따라서, 제2 부분(112)은 T자형으로 형성될 수 있다. 반면, 제1 부분(111)은 I자형일 수 있다.
전술한 것과 같이, 제2 부분(112)은 제1 방향(X1)으로 길게 연장되도록 형성될 수 있다. 여기서, 도 3에 도시된 것과 같이, 제2 부분(112) 중에서, 핀(F1, F2)과 비오버랩되는 영역은 제4 폭(W4)을 갖는다. 핀(F1, F2)과 오버랩되는 영역에는, 제1 폭(W1)을 갖는 제1 절연막(112_1)과 제2 폭(W2)을 갖는 제2 절연막(112_2)이 배치될 수 있다. 도 3에 도시된 것과 같이, 제4 폭(W4)와 제2 폭(W2)은 서로 동일할 수 있다. 후술하겠으나, 제4 폭(W4)과 제2 폭(W2)이 동일한 이유는, 라인 형태(line type)의 개구부(991)를 포함하는 마스크를 이용하여, 트렌치(993)를 형성하기 때문이다(도 18 참조).
제2 부분(112)은 더미 게이트(247_1) 아래에 형성되고, 제1 부분(111)은 게이트(147_1, 147_2, 147_5, 147_6) 아래에 형성될 수 있다.
다수의 게이트(147_1, 147_2, 147_5, 147_6)는 대응되는 핀(F1, F2) 상에, 대응되는 핀(F1, F2)과 교차하도록 형성될 수 있다. 예를 들어, 제1 핀(F1) 상에는 제1 및 제2 게이트(147_1, 147_2)이 형성되고, 제2 핀(F2) 상에는 제5 및 제6 게이트(147_5, 147_6)이 형성될 수 있다. 이러한 게이트(147_1, 147_2, 147_5, 147_6)은 제1 방향(X1)으로 길게 연장될 수 있다.
더미 게이트(247_1)는 대응되는 제2 부분(112) 상에 형성될 수 있다. 특히, 더미 게이트(247_1)는 대응되는 제2 부분(112) 상에, 오직 1개가 형성될 수 있다. 더미 게이트(247_1)가 2개 이상 형성되지 않고, 더미 게이트(247_1)가 1개씩 형성됨에 따라, 레이아웃 크기를 줄일 수 있다. 또한, 더미 게이트(247_1)의 폭(W3)은, 제2 부분(112)의 폭(W1)보다 좁을 수 있다. 이와 같이 함으로써, 더미 게이트(247_1)가 제2 부분(112) 상에 안정적으로 배치될 수 있다.
여기서 도 5 및 도 6을 참고하면, 각 게이트(예를 들어, 147_1)은 금속층(MG1, MG2)을 포함할 수 있다. 게이트(147_1)은 도시된 것과 같이, 2층 이상의 금속층(MG1, MG2)이 적층될 수 있다. 제1 금속층(MG1)은 일함수 조절을 하고, 제2 금속층(MG2)은 제1 금속층(MG1)에 의해 형성된 공간을 채우는 역할을 한다. 예를 들어, 제1 금속층(MG1) TiN, TaN, TiC, 및 TaC 중 적어도 하나를 포함할 수 있다. 또한, 제2 금속층(MG2)은 W 또는 Al을 포함할 수 있다. 이러한 게이트(147_1)은 예를 들어, 리플레이스먼트 공정(replacement process)(또는 게이트 라스트 공정(gate last process))을 통해서 형성될 수 있으나, 이에 한정되는 것은 아니다.
각 더미 게이트(예를 들어, 247_1)는 게이트(147_1)의 구조와 유사할 수 있다. 더미 게이트(247_1)는 도시된 것과 같이, 2층 이상의 금속층(MG1, MG2)이 적층될 수 있다. 예를 들어, 제1 금속층(MG1)은 일함수 조절을 하고, 제2 금속층(MG2)은 제1 금속층(MG1)에 의해 형성된 공간을 채우는 역할을 할 수 있다.
게이트 절연막(145)은 제1 핀(F1)과 게이트(147_1) 사이에 형성될 수 있다. 도 5에 도시된 것과 같이, 게이트 절연막(145)은 제1 핀(F1)의 상면과 측면의 상부에 형성될 수 있다. 또한, 게이트 절연막(145)은 게이트(147_1)과 제1 부분(111) 사이에 배치될 수 있다. 이러한 게이트 절연막(145)은 실리콘 산화막보다 높은 유전 상수를 갖는 고유전체 물질을 포함할 수 있다. 예를 들어, 게이트 절연막(145)은 HfO2, ZrO2, LaO, Al2O3 또는 Ta2O5을 포함할 수 있다.
다수의 소오스/드레인(161, 162)은 다수의 게이트(147_1, 147_2, 147_5, 147_6) 사이에 배치되고, 게이트(예를 들어, 147_1)와 더미 게이트(예를 들어, 247_1) 사이에 배치될 수 있다.
소오스/드레인(161, 162)은 핀(F1, F2)보다 돌출되도록 형성된 상승된(elevated) 소오스/드레인 형태일 수 있다.
또한, 소오스/드레인(161, 162)의 일부는 스페이서(151)와 오버랩되도록 형성될 수 있다. 소오스/드레인(161, 162)의 일부는 제2 절연막(112_2)과 오버랩되도록 형성될 수 있다. 즉, 소오스/드레인(161, 162)의 일부는 스페이서(151) 및 제2 절연막(112_2)의 하부로 밀어넣어진 턱(tuck) 형상일 수 있다.
다수의 게이트(147_1, 147_2, 147_5, 147_6) 사이에 배치된 소오스/드레인(161)의 높이와, 게이트(147_1, 147_2, 147_5, 147_6)와 더미 게이트(247_1) 사이에 배치된 소오스/드레인(162)의 높이가 동일하다. 여기서, 소오스/드레인(161)의 높이와 소오스/드레인(162)의 높이가 서로 동일하다는 것은, 공정에 의해서 오차가 발생하는 것을 포함하는 개념이다. 즉, 게이트(147_1, 147_2, 147_5, 147_6)와 더미 게이트(247_1) 사이의 소오스/드레인(162)이 덜 자라지 않고, 충분히 자라게 된다.
본 발명의 제1 실시예에 따른 반도체 장치(1)가 PMOS 트랜지스터인 경우, 소오스/드레인(161, 162)은 압축 스트레스 물질을 포함할 수 있다. 예를 들어, 압축 스트레스 물질은 Si에 비해서 격자상수가 큰 물질일 수 있고, 예를 들어 SiGe일 수 있다. 압축 스트레스 물질은 제1 핀(F1)에 압축 스트레스를 가하여 채널 영역의 캐리어의 이동도(mobility)를 향상시킬 수 있다.
이와는 달리, 본 발명의 제1 실시예에 따른 반도체 장치(1)가 NMOS 트랜지스터인 경우, 소오스/드레인(161, 162)은 기판(101)과 동일 물질 또는, 인장 스트레스 물질일 수 있다. 예를 들어, 기판(101)이 Si일 때, 소오스/드레인(161, 162)은 Si이거나, Si보다 격자 상수가 작은 물질(예를 들어, SiC)일 수 있다.
도시된 것과 달리, 소오스/드레인(161, 162)은 핀(F1, F2)에 불순물을 도핑하여 형성할 수도 있다.
스페이서(151, 251)는 질화막, 산질화막 중 적어도 하나를 포함할 수 있다. 스페이서(151, 251)는 다수의 핀(F1, F2), 다수의 게이트(147_1, 147_2, 147_5, 147_6), 다수의 더미 게이트(247_1)의 측벽에 형성될 수 있다.
기판(101)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있다. 또한, SOI(silicon on insulator) 기판을 사용하여도 무방하다.
한편, 도 6에 도시된 것과 같이, 제2 부분(112)의 상면(즉, 제2 절연막(112_2)의 상면)은 핀(F1, F2)의 상면과 동일 평면(SUR1)에 형성될 수 있다. 여기서, "서로 동일 평면에 형성된다"는 것은, 공정에 의해서 약간의 오차가 발생하는 것을 포함하는 개념이다. 이에 따라, 핀(예를 들어, F1) 상에 형성되는 게이트(예를 들어, 147_1)의 높이(L1)와, 제2 부분(112) 상에 형성되는 더미 게이트(247_1)의 높이(L2)는 서로 동일할 수 있다. 즉, 다수의 게이트(147_1, 147_2, 147_5, 147_6)의 높이(L1)의 산포가 상당히 줄어들 수 있다. 전술한 것과 같이, 게이트(147_1, 147_2, 147_5, 147_6)는 금속을 이용하여 형성할 수 있고, 게이트(147_1, 147_2, 147_5, 147_6)의 높이가 달라지며 동작 특성이 달라질 수 있다. 따라서, 다수의 게이트(147_1, 147_2, 147_5, 147_6)의 높이의 산포가 적으면, 동작 특성도 일정한 범위 내에서 용이하게 컨트롤할 수 있다.
후술하겠으나, 제2 부분(112)의 상면(즉, 제2 절연막(112_2)의 상면)은 핀(F1, F2)의 상면과 동일 평면(SUR1)에 형성하기 위해서, 별도의 마스크 형성/트렌치 형성 공정(도 18, 도 19 참조), 트렌치 매립 공정(도 20, 도 21 참조) 및 필드 리세스 공정(도 24, 도 25 참조)을 이용할 수 있다.
또한, 제2 절연막(112_2)의 제2 폭(W2)은, 제1 절연막(112_1)의 제1 폭(W1)보다 넓다. 더미 게이트(247_1)의 제3 폭(W3)보다 제1 절연막(112_1)의 제1 폭(W1)이 충분히 넓다. 따라서, 더미 게이트(247_1)가 안정적으로 제2 절연막(112_2) 상에 배치될 수 있다. 도 7에 도시된 것과 같이, 더미 게이트(247_1)가 미스얼라인되더라도, 더미 게이트(247_1)가 제2 절연막(112_2) 상에 배치될 가능성이 높다. 만약, 미스얼라인이 발생하여, 더미 게이트(247_1)가 제2 절연막(112_2)이 아닌 핀(예를 들어, F2) 상에 배치되면, 더미 게이트(247_1)와 핀(F2) 사이에 결함(예를 들어, 브리지 결함(bridge defect))이 발생할 수 있다.
또한, 제2 절연막(112_2)의 두께(t1)은 0.01Å 이상 300Å 이하일 수 있다. 후술하겠으나, 두께(t1)는 도 24, 도 25의 필드 리세스 공정에 따라서 변경될 수 있다.
또한, 도 6에 도시된 것과 같이, 제2 절연막(112_2)은 제1 절연막(112_1) 보다 폭이 넓기 때문에, 제1 절연막(112_1)과 상승된 소오스/드레인(162)이 접촉하지 않고, 제1 절연막(112_1)과 상승된 소오스/드레인(162) 사이에, 핀(F1, F2)의 일부(166)가 위치할 수 있으나, 이에 한정되지 않는다.
도 8은 본 발명의 제2 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 설명의 편의상, 도 1 내지 도 7를 이용하여 설명한 것과 실질적으로 동일한 내용은 생략하도록 한다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 반도체 장치(2)에서, 제2 부분(112)은 T자형이 아닌, I자형일 수 있다.
제2 부분(112)의 상면은 핀(F1, F2)의 상면과 동일 평면(SUR1)에 형성될 수 있다. 이에 따라, 핀(예를 들어, F1) 상에 형성되는 게이트(예를 들어, 147_1)의 높이(L1)와, 제2 부분(112) 상에 형성되는 더미 게이트(247_1)의 높이(L2)는 서로 동일할 수 있다.
여기서, 제2 부분(112)이 T자형이 아닌, I자형인 이유는 다음과 같다. 후술하겠으나, 제2 부분(112)의 상면은 핀(F1, F2)의 상면과 동일 평면(SUR1)에 형성하기 위해, 별도의 마스크 형성/트렌치 형성 공정(도 18, 도 19 참조), 트렌치 매립 공정(도 20, 도 21 참조) 및 필드 리세스 공정(도 24, 도 25, 도 26 참조)을 이용할 수 있다. 필드 리세스 공정을 얼마나 진행하느냐에 따라서, 제2 부분(112)은 T자형이 될 수도 있고, I자형이 될 수 있다(도 24 내지 도 26 참조). 즉, 필드 리세스 공정을 좀 더 진행하면, I자형의 제2 부분(112)이 형성될 수 있다.
도 9는 본 발명의 제3 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 설명의 편의상, 도 1 내지 도 8를 이용하여 설명한 것과 실질적으로 동일한 내용은 생략하도록 한다.
도 9를 참조하면, 본 발명의 제3 실시예에 따른 반도체 장치(3)에서, 기판(101) 내에 제1 영역(I)과 제2 영역(II)이 정의된다. 제1 영역(I)에는 길이 방향으로 나란한 제1 핀(F1)과 제2 핀(F2)과, 제1 핀(F1)과 제2 핀(F2) 사이에 형성된 T자형의 필드 절연막(112)이 형성된다. 제2 영역(II)에는 길이 방향으로 나란한 제3 핀(F3)과 제4 핀(F4)과, 제3 핀(F3)과 제4 핀(F4) 사이에 형성된 I자형의 필드 절연막(112a)이 형성된다.
T자형의 필드 절연막(112)의 상면은, 제1 핀(F1)의 상면과 동일 평면(SUR1)에 위치한다. I자형의 필드 절연막(112a)의 상면은, 제3 핀(F3)의 상면과 동일 평면(SUR1)에 위치할 수 있다. 또한, T자형의 필드 절연막(112)의 상면과 I자형의 필드 절연막(112a)의 상면은 서로 동일 평면(SUR1)에 위치할 수 있다. 따라서, 필드 절연막(112) 상에 형성된 더미 게이트(247_1)의 높이와, 필드 절연막(112a) 상에 형성된 더미 게이트(947_1)의 높이는 서로 동일할 수 있다.
여기서, 필드 절연막(112)과 필드 절연막(112a)은 동일한 로직 영역 내에 위치할 수도 있다(즉, 제1 영역(I), 제2 영역(II)은 동일한 로직 영역일 수 있다.). 또는, 필드 절연막(112)과 제2 부분(112a)은 동일한 SRAM 영역 내에 위치할 수도 있다. 서로 다른 형상의 필드 절연막(112, 112a)은 동시에 형성될 수 있다. 이와 같이 서로 다른 형상의 필드 절연막(112, 112a)이 동일한 영역에 동시에 형성될 수 있는 이유는, 마스크 형성/트렌치 형성 공정(도 18, 도 19 참조) 및 필드 리세스 공정(도 24, 도 25 참조) 등의 공정 산포(process variation)에 의해서 T자형의 필드 절연막(112)이 형성될 수도 있고, I자형의 필드 절연막(112a)이 형성될 수도 있기 때문이다.
또는, 필드 절연막(112)과 필드 절연막(112a) 중 어느 하나는 로직 영역 내에 배치되고, 다른 하나는 SRAM 영역 내에 위치할 수도 있다.
설명되지 않은 도면부호 902는 필드 절연막(112a)이 형성될 트렌치이고, 961, 962는 상승된 소오스/드레인이고, 847_1은 게이트이다.
도 10 및 도 11은 본 발명의 제4 실시예에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 8를 이용하여 설명한 것과 실질적으로 동일한 내용은 생략하도록 한다.
먼저, 도 10을 참조하면, 기판(101)에는 제1 영역(I)과 제3 영역(III)이 정의된다. 제1 영역(I)은 다수의 핀(F1, F2)이 형성되고, 제2 영역(II)은 와이드 액티브(wide active) 영역일 수 있다. 여기서, 와이드 액티브 영역(ACT)은 도시된 것과 같이, 다수의 핀(F1, F2)을 합친 영역보다 넓게 형성된 액티브 영역을 의미한다.
제1 영역(I)에는 핀형 트랜지스터가 형성된다. 핀형 트랜지스터는 제1 핀(F1)과, 제1 핀(F1) 상에 형성된 게이트(147_1)와, 게이트(147_1)의 양측에 제1 핀(F1) 내에 배치된 소오스/드레인(162)을 포함할 수 있다. 또한, 인접한 제1 핀(F1)과 제2 핀(F2) 사이에 배치된 T자형의 제2 부분(112)과, 제2 부분(112) 상에 형성된 더미 게이트(247_1)을 포함할 수 있다.
도면에 도시된 것과 달리, 제1 영역(I)에는 전술한 제2 실시예에 따른 반도체 장치(2)가 형성될 수도 있다.
한편, 제2 영역(II)에는 노말 트랜지스터가 형성된다. 액티브 영역(ACT)과, 액티브 영역(ACT) 상에 형성된 게이트(347_1, 1047_1)와, 게이트(347_1, 1047_1)의 양측에 액티브 영역(ACT) 내에 배치된 소오스/드레인(1062)을 포함한다.
여기서, 제1 핀(F1)의 상면과 액티브 영역(ACT)의 상면이 동일 평면에 위치할 수 있다. 따라서, 게이트(147_1)의 높이(L1)와 게이트(347_1 or 1047_1)의 높이(L3)가 서로 동일할 수 있다.
뿐만 아니라, T자형의 제2 부분(112)의 상면은, 제1 핀(F1)의 상면과 동일 평면(SUR1)에 위치할 수 있다. 따라서, T자형의 필드 절연막(112) 상에 형성된 더미 게이트(247_1)의 높이(L2)와 게이트(L1)의 높이는 서로 동일할 수 있다. 결과적으로, 게이트들(147_1, 247_1, 347_1, 1047_1)의 높이(L1, L2, L3)가 모두 동일할 수 있다.
도 12는 본 발명의 제5 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 설명의 편의상, 도 1 내지 도 8를 이용하여 설명한 것과 실질적으로 동일한 내용은 생략하도록 한다.
도 12를 참조하면, 본 발명의 제5 실시예에 따른 반도체 장치(5)에서, 기판(101)에는 제1 영역(I)과 제4 영역(IV)이 정의된다. 제1 영역(I)에는, 제1 핀(F1)과 제2 핀(F2) 사이에 싱글 턱 형태(single tuck type)의 필드 절연막(112)이 배치된다. 제2 영역(II)에는, 제5 핀(F5)과 제6 핀(F6) 사이에 더블 턱 형태(double tuck type)의 필드 절연막(112b)이 형성된다.
구체적으로, 제1 영역(I)에는 전술한 실시예에 따른 반도체 장치(1, 2) 중 어느 하나가 형성될 수 있다. 예를 들어, 도시된 것과 같이, 길이 방향으로 나란한 제1 핀(F1)과 제2 핀(F2)과, 제1 핀(F1)과 제2 핀(F2) 사이에 형성된 T자형의 필드 절연막(112)이 형성될 수 있다.
제4 영역(IV)에는, 제5 핀(F5)과 제6 핀(F6) 사이에 필드 절연막(112b)이 형성되고, 제5 핀(F5)과 필드 절연막(112b) 상에 더미 게이트(447_1)가 형성되고, 제6 핀(F6)과 필드 절연막(112b) 상에 더미 게이트(547_1)가 형성된다. 더미 게이트(447_1 또는 547_1)와 인접한 게이트(147_1) 사이에 상승된 소오스/드레인(562)가 배치될 수 있다.
여기서, 필드 절연막(112b)의 상면과, T자형의 필드 절연막(112)의 상면은 동일 평면(SUR1)에 형성될 수 있다. 필드 절연막(112)의 상면과, 제1 핀(F1)의 상면은 동일 평면(SUR1)에 형성될 수 있다. 필드 절연막(112b)의 상면과, 제5 핀(F5)의 상면은 동일 평면(SUR1)에 형성될 수 있다. 그 결과, 필드 절연막(112, 112b) 상의 더미 게이트(247_1, 447_1, 547_1)와, 게이트(147_1)의 높이는 서로 동일할 수 있다.
도 13는 본 발명의 제6 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 설명의 편의상, 도 1 내지 도 8를 이용하여 설명한 것과 실질적으로 동일한 내용은 생략하도록 한다.
도 13을 참조하면, 본 발명의 제6 실시예에 따른 반도체 장치(6)에서, 제1 영역(I)에는 전술한 실시예에 따른 반도체 장치(1, 2) 중 어느 하나가 형성될 수 있다. 제5 영역(V)에는 제7 핀(F7)과 제8 핀(F8) 사이에, 필드 절연막(112c)이 배치될 수 있다. 필드 절연막(112c)의 상면은 인접한 제7 핀(F7)의 상면보다 높을 수 있다. 따라서, 필드 절연막(112c) 상에 형성된 더미 게이트(647_1)의 높이는, 제7 핀(F7) 상에 형성된 게이트(147_1)의 높이보다 낮을 수 있다.
도 14는 본 발명의 제7 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 설명의 편의상, 도 1 내지 도 8를 이용하여 설명한 것과 실질적으로 동일한 내용은 생략하도록 한다.
도 14를 참조하면, 본 발명의 제7 실시예에 따른 반도체 장치(7)에서, 제1 영역(I)에는 전술한 실시예에 따른 반도체 장치(1, 2) 중 어느 하나가 형성될 수 있다. 제6 영역(VI)에는 제9 핀(F9)과 제10 핀(F10) 사이에, 필드 절연막(112d)이 배치될 수 있다. 필드 절연막(112d)의 상면은 인접한 제9 핀(F9)의 상면보다 낮을 수 있다. 따라서, 필드 절연막(112d) 상에 형성된 더미 게이트(747_1)의 높이는, 제9 핀(F9) 상에 형성된 게이트(147_1)의 높이보다 높을 수 있다.
도 15는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다. 도 15의 전자 시스템은, 도 1 내지 도 14를 이용하여 설명한 반도체 장치를 적용할 수 있는 예시적 시스템이다.
도 15를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 본 발명의 몇몇 실시예들에 따른 반도체 장치는 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
이하에서, 도 16 내지 도 25, 도 1 내지 도 6을 이용하여, 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 16 내지 도 25는 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 도 16, 도 18, 도 20, 도 22, 도 24는 도 17, 도 19, 도 21, 도 23, 도 25의 B-B를 따라서 절단한 단면도들이다.
우선, 도 16 및 도 17을 참조하면, 기판(101)에 길이 방향으로 인접한 제1 핀(F1)과 제2 핀(F2)을 형성한다. 이어서, 제1 핀(F1)과 제2 핀(F2) 사이에 절연막(3120)을 형성한다. 여기서, 절연막(3120)은 산화막, 질화막, 산질화막 또는 이들의 조합막일 수 있다.
도 18 및 도 19를 참조하면, 제1 핀(F1), 제2 핀(F2) 및 절연막(3120) 상에, 개구부(991)를 포함하는 마스크 패턴(990)을 형성한다.
여기서, 마스크 패턴(990)의 높이는 평탄화 공정(도 20 및 도 21 참조)과 필드 리세스 공정(도 24 및 도 25 참조) 등을 고려해서 정해질 수 있다. 마스크 패턴(990)은 절연막(3120)과 식각비가 있는 물질일 수 있고, 절연막(3120)이 산화막인 경우 마스크 패턴(990)은 질화막일 수 있다. 개구부(991)는 라인 형태일 수 있다.
이어서, 마스크 패턴(990)을 이용하여, 제1 핀(F1)의 일부, 제2 핀(F2)의 일부와, 절연막(3120)의 일부를 제거하여 트렌치(993)를 형성한다. 예를 들어, 건식 식각을 이용하여 트렌치(993)를 형성할 수 있다.
도 20 및 도 21을 참조하면, 트렌치(993) 및 개구부(991)를 채우는 절연막(3121)을 형성한다.
구체적으로, 트렌치(993) 및 개구부(991)를 충분히 채우도록 마스크 패턴(990) 상에 절연막을 형성한다. 이어서, 절연막의 상면과 마스크 패턴(990)의 상면을 평탄화한다. 절연막(3121)은 절연막(3120)과 동일한 물질일 수 있으나, 이에 한정되지 않는다.
도 22 및 도 23을 참조하면, 마스크 패턴(990)을 제거한다. 예를 들어, 습식 식각을 이용하여 제거할 수 있다.
도 24 및 도 25를 참조하면, 필드 리세스 공정을 수행한다. 즉, 절연막(3120a, 3121)의 적어도 일부와, 제1 핀(F1)의 일부, 제2 핀(F2)의 일부를 동시에 제거할 수 있다. 그 결과, 핀(F1, F2)의 장변(M1, M2)에 접하는 절연막(3120a)의 높이가 낮아져서(도면부호 E1 참조), 필드 절연막(990)의 제1 부분(111)이 형성된다. 또한, 절연막(3121)의 높이가 낮아져서(도면부호 E2 참조), 필드 절연막(990)의 제2 부분(112)이 형성된다.
여기서, 제2 부분(112)은 T자형일 수 있다. 즉, 제2 부분(112)은 제1 절연막(112_1)과, 제1 절연막(112_1)과 연결된 제2 절연막(112_2)이 형성될 수 있다. 제2 절연막(112_2)은 필드 리세스 공정이 진행되는 정도에 따라 형성될 수 있다. 즉, 필드 리세스 공정이 도 25에 도시된 것보다 더 많이 진행되면, 제2 부분(112)의 제2 절연막(112_2)는 형성되지 않을 수 있다.
다시 도 1 내지 도 6을 참조하면, 더미 게이트(247_1)를 필드 절연막(110)의 제2 부분(112) 상에 형성하고, 다수의 게이트(147_1, 147_2, 147_5, 147_6)를 대응되는 핀(F1, F2) 상에, 대응되는 핀(F1, F2)과 교차하도록 형성한다.
도 26은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 단면도이다.
본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법은, 제1 실시예와 동일하게, 도 16 내지 도 23의 중간 단계를 갖는다.
도 26을 참조하면, 필드 리세스 공정을 수행한다. 즉, 절연막(3120a, 3121)의 적어도 일부와, 제1 핀(F1)의 일부, 제2 핀(F2)의 일부를 동시에 제거할 수 있다. 그 결과, 절연막(3121)의 높이가 낮아져서(도면부호 E3 참조), 필드 절연막(990)의 제2 부분(112)이 형성된다. 여기서, 제2 부분(112)은 I자형일 수 있다.
왜냐 하면, 필드 리세스 공정이 도 25에 도시된 것보다 더 많이 진행하여, 제2 부분(112)의 제2 절연막(도 25의 112_2)는 형성되지 않는다.
도 27은 본 발명의 제4 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 단면도이다. 도 16 내지 도 25를 이용하여 설명한 부분과 다른 점을 위주로 설명한다. 즉, 도 19에 도시된 마스크 패턴(990)이 변형되어 사용된다.
도 27을 참조하면, 마스크 패턴(990)은 제1 영역(I)에서 제1 핀(F1)의 일부, 제2 핀(F2)의 일부 및 절연막(3120a)을 노출하는 개구부(991)와, 제3 영역(III)에서 와이드 액티브 영역(ACT)을 노출하는 개구부(992)를 포함한다. 이러한 마스크 패턴(990)을 이용하여, 제1 영역(I)에서 트렌치(993)를 형성하고, 제2 영역(II)에서 액티브 영역(ACT)의 표면(995)을 낮춘다. 개구부(992)가 개구부(991)보다 충분히 크다. 따라서, 마스크 패턴(990)을 이용한 식각 공정 이후에, 트렌치(993)가 액티브 영역(ACT)의 표면(995)보다 더 깊게 형성될 수 있다.
이어서, 개구부(991, 992), 트렌치(993)를 매립하는 절연막을 형성한다.
이어서, 마스크 패턴(990)을 제거한다.
이어서, 필드 리세스 공정을 진행한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1~7: 반도체 장치 F1, F2: 핀
111: 제1 부분 112: 제2 부분
112_1: 제1 절연막 112_2: 제2 절연막
147_1, 147_2, 147_5, 147_6: 게이트
247_1: 더미 게이트 161, 162: 소오스/드레인
501: 제1 트렌치 502: 제2 트렌치
R1, R2: 리세스

Claims (20)

  1. 기판 상에 각각이 동일한 라인을 따라 제1 방향으로 연장되는 제1 핀 및 제2 핀을 형성하고,
    상기 제1 핀 및 상기 제2 핀 각각의 대향하는 단부 사이에 리세스를 형성하고,
    상기 리세스 내부, 상기 제1 및 제2 핀 각각의 측벽 상에 제1 절연막을 형성하고,
    상기 리세스에 형성된 상기 제1 절연막의 일부를 식각하고,
    상기 리세스에 형성된 상기 식각된 제1 절연막 상에 제2 절연막을 형성하고,
    상기 제1 및 제2 핀 각각의 상면이 상기 식각된 제1 절연막의 상면보다 높게 형성되고, 상기 리세스 내부의 나머지 절연막의 상면이 상기 식각된 제1 절연막의 상면보다 높게 형성되도록 상기 식각된 제1 절연막 및 상기 제2 절연막을 식각하고,
    상기 제1 핀 상에서 연장되는 제1 게이트, 상기 제2 핀 상에서 연장되는 제2 게이트 및 상기 리세스 내의 상기 나머지 절연막 상에서 연장되는 더미 게이트를 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 식각된 제1 절연막 상에 상기 제2 절연막을 형성하는 것은,
    상기 제1 핀, 상기 제2 핀 및 상기 제1 절연막 상에 마스크 패턴을 형성하고,
    상기 리세스 상의 상기 마스크 패턴 내에서 상기 제1 및 제2 핀 각각의 대향하는 단부 상에 위치한 개구부를 형성하고,
    상기 마스크 패턴 내의 상기 개구부 내부 및 상기 마스크 패턴 상에 절연막을 형성하고,
    상기 마스크 패턴 상의 상기 절연막을 제거하여 상기 제2 절연막을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 마스크 패턴 상에서 상기 절연막을 제거하는 것은,
    상기 마스크 패턴이 노출되도록 상기 절연막을 평탄화하는 것을 포함하는 반도체 장치의 제조 방법.
  4. 제 2항에 있어서,
    상기 마스크 패턴 내의 상기 개구부에 의해 노출된 상기 제1 및 제2 핀 각각의 일부를 식각하는 것을 더 포함하는 반도체 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 마스크 패턴 내의 상기 개구부는 상기 제1 및 제2 핀 각각의 대향하는 단부를 노출시키는 반도체 장치의 제조 방법.
  6. 제 2항에 있어서,
    상기 개구부는 복수의 쌍의 인접한 평행한 핀들 사이에서 라인 형태로 연장되는 반도체 장치의 제조 방법.
  7. 제 6항에 있어서,
    라인 형태의 상기 개구부 내의 상기 식각된 제1 절연막 상에 상기 제2 절연막을 형성하고,
    상기 나머지 절연막이 라인 형태의 상기 개구부에 대응하는 길이를 따라 연장되도록 상기 식각된 제1 절연막 및 상기 제2 절연막 각각을 식각하고,
    상기 나머지 절연막 상에 상기 더미 게이트를 형성하는 것을 더 포함하는 반도체 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 나머지 절연막의 상기 제1 방향으로 절단된 단면은 T자 형상을 갖는 반도체 장치의 제조 방법.
  9. 제1 영역 및 제2 영역을 포함하는 기판으로, 상기 제1 영역은 동일한 라인을 따라 제1 방향으로 연장되는 제1 및 제2 핀을 포함하되, 상기 제1 및 제2 핀 각각의 대향하는 단부 사이에 제1 리세스가 정의되고, 상기 제2 영역은 동일한 라인을 따라 상기 제1 방향으로 연장되는 제3 및 제4 핀을 포함하되, 상기 제3 및 제4 핀 각각의 대향하는 단부 사이에 제2 리세스가 정의되는 기판;
    상기 제1 리세스 내에 형성된 제1 절연막; 및
    상기 제2 리세스 내에 형성된 제2 절연막을 포함하되,
    상기 제1 절연막 및 상기 제2 절연막 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 제1 절연막의 상기 제1 방향으로 절단된 제1 단면은 T자 형상을 갖고, 상기 제2 절연막의 상기 제1 방향으로 절단된 제2 단면은 I자 형상을 갖는 반도체 장치.
  10. 제 9항에 있어서,
    상기 제1 절연막의 상면 및 상기 제2 절연막의 상면은 동일한 높이를 갖는 반도체 장치.
  11. 제 10항에 있어서,
    상기 제1 절연막의 상면은 상기 제1 및 제2 핀 각각의 상면과 동일한 높이를 갖고,
    상기 제2 절연막의 상면은 상기 제3 및 제4 핀 각각의 상면과 동일한 높이를 갖는 반도체 장치.
  12. 제 9항에 있어서,
    상기 제1 및 제2 절연막은 동일한 로직 영역 내에 위치하는 반도체 장치.
  13. 제 9항에 있어서,
    상기 제1 및 제2 절연막 중 어느 하나는 로직 영역 내에 위치하고, 상기 제1 및 제2 절연막 중 다른 하나는 SRAM 영역에 위치하는 반도체 장치.
  14. 제 9항에 있어서,
    상기 제1 절연막은 제1 폭을 갖는 제1 부분, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 부분을 포함하는 반도체 장치.
  15. 제 14항에 있어서,
    상기 제1 절연막의 상기 제2 부분의 하면의 적어도 일부는 상기 제1 및 제2 핀과 접하는 반도체 장치.
  16. 제1 핀 및 제2 핀을 포함하는 기판으로, 상기 제1 및 제2 핀 각각은 동일한 라인을 따라 제1 방향으로 연장되고, 상기 제1 및 제2 핀 각각의 대향하는 단부 사이에 리세스가 정의되고, 상기 리세스는 제1 폭을 갖는 제1 트렌치 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 트렌치를 포함하는 기판;
    상기 리세스 내에 형성되고, 상기 제1 트렌치를 채우는 제1 부분 및 상기 제2 트렌치를 채우는 제2 부분을 포함하는 절연막; 및
    상기 리세스에서 상기 절연막의 상기 제2 부분 상에 형성되고, 상기 절연막의 상기 제2 부분의 중심 부분을 수직으로 연장하는 가상의 라인에 대해 미스얼라인(misalign)되는 더미 게이트를 포함하는 반도체 장치.
  17. 제 16항에 있어서,
    상기 더미 게이트의 일부는 상기 절연막의 상기 제2 부분과 오버랩되고, 상기 더미 게이트의 상기 일부는 상기 절연막의 상기 제1 부분과 오버랩되지 않는 반도체 장치.
  18. 제1 핀 및 제2 핀을 포함하는 기판으로, 상기 제1 및 제2 핀 각각은 동일한 라인을 따라 제1 방향으로 연장되고, 상기 제1 및 제2 핀 각각의 대향하는 단부 사이에 리세스가 정의되는 기판; 및
    상기 리세스 내에 형성된 절연막을 포함하되,
    상기 절연막은 상기 제1 방향과 교차하는 제2 방향으로 연장되고,
    상기 리세스에서 상기 절연막의 상기 제1 방향으로 절단된 제1 단면은 T자 형상을 갖고, 상기 절연막의 상면은 상기 제1 및 제2 핀 각각의 상면과 동일한 높이를 갖는 반도체 장치.
  19. 제 18항에 있어서,
    상기 절연막은 제1 폭을 갖는 제1 부분 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 부분을 포함하는 반도체 장치.
  20. 제 19항에 있어서,
    상기 절연막의 상기 제2 부분의 하면의 적어도 일부는 상기 제1 및 제2 핀과 접하는 반도체 장치.
KR1020130093690A 2013-08-07 2013-08-07 반도체 장치 및 그 제조 방법 KR102072410B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020130093690A KR102072410B1 (ko) 2013-08-07 2013-08-07 반도체 장치 및 그 제조 방법
US14/270,315 US8916460B1 (en) 2013-08-07 2014-05-05 Semiconductor device and method for fabricating the same
CN201410372950.7A CN104347717B (zh) 2013-08-07 2014-07-31 半导体器件及其制造方法
US14/569,597 US9190407B2 (en) 2013-08-07 2014-12-12 Semiconductor device and method for fabricating the same
US14/934,119 US20160064380A1 (en) 2013-08-07 2015-11-05 Semiconductor device and method for fabricating the same
US15/144,662 US9627542B2 (en) 2013-08-07 2016-05-02 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093690A KR102072410B1 (ko) 2013-08-07 2013-08-07 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150017576A KR20150017576A (ko) 2015-02-17
KR102072410B1 true KR102072410B1 (ko) 2020-02-03

Family

ID=52101818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093690A KR102072410B1 (ko) 2013-08-07 2013-08-07 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (4) US8916460B1 (ko)
KR (1) KR102072410B1 (ko)
CN (1) CN104347717B (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
KR101998666B1 (ko) 2013-06-25 2019-10-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20150015187A (ko) * 2013-07-31 2015-02-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
FR3011678B1 (fr) * 2013-10-07 2017-01-27 St Microelectronics Crolles 2 Sas Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant
KR102085525B1 (ko) * 2013-11-27 2020-03-09 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9793273B2 (en) * 2014-07-18 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
US9478642B2 (en) * 2014-11-10 2016-10-25 Globalfoundries Inc. Semiconductor junction formation
KR102373622B1 (ko) * 2015-05-11 2022-03-11 삼성전자주식회사 반도체 장치
KR102448597B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 반도체 장치
CN106328705B (zh) * 2015-07-01 2020-11-24 联华电子股份有限公司 具有栅极结构的鳍状半导体元件及其制作方法
CN105633079B (zh) * 2015-07-28 2019-01-01 中国科学院微电子研究所 半导体结构及其制造方法
US9524911B1 (en) 2015-09-18 2016-12-20 Globalfoundries Inc. Method for creating self-aligned SDB for minimum gate-junction pitch and epitaxy formation in a fin-type IC device
KR102413248B1 (ko) * 2016-01-22 2022-06-27 삼성전자주식회사 반도체 장치
US9679978B2 (en) 2015-09-24 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR102323943B1 (ko) * 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
US9876115B2 (en) 2015-11-06 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9412616B1 (en) * 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
KR102564385B1 (ko) * 2015-12-30 2023-08-08 에스케이하이닉스 주식회사 핀 트랜지스터, 핀 트랜지스터의 제조 방법 및 이를 포함하는 전자 장치
CN106952818B (zh) * 2016-01-06 2019-11-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102402769B1 (ko) * 2016-01-06 2022-05-26 삼성전자주식회사 반도체 장치
KR20170087634A (ko) 2016-01-21 2017-07-31 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102388352B1 (ko) * 2016-02-02 2022-04-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10475707B2 (en) 2016-02-02 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102446862B1 (ko) * 2016-03-07 2022-09-23 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9543298B1 (en) 2016-03-11 2017-01-10 Globalfoundries Inc. Single diffusion break structure and cuts later method of making
US9536991B1 (en) 2016-03-11 2017-01-03 Globalfoundries Inc. Single diffusion break structure
US20170278925A1 (en) * 2016-03-23 2017-09-28 Globalfoundries Inc. Introducing material with a lower etch rate to form a t-shaped sdb sti structure
TWI627665B (zh) * 2016-04-06 2018-06-21 瑞昱半導體股份有限公司 鰭式場效電晶體及其製造方法
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9653583B1 (en) 2016-08-02 2017-05-16 Globalfoundries Inc. Methods of forming diffusion breaks on integrated circuit products comprised of finFET devices
CN107706110B (zh) * 2016-08-08 2020-03-13 中芯国际集成电路制造(上海)有限公司 FinFET器件的制造方法
CN107731917B (zh) * 2016-08-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107768308B (zh) * 2016-08-23 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102552949B1 (ko) * 2016-09-02 2023-07-06 삼성전자주식회사 반도체 장치
CN107978525B (zh) * 2016-10-21 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9984932B1 (en) 2016-11-08 2018-05-29 Globalfoundries Inc. Semiconductor fin loop for use with diffusion break
CN108122965B (zh) * 2016-11-29 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI721056B (zh) * 2016-12-05 2021-03-11 聯華電子股份有限公司 半導體元件
CN108206159B (zh) * 2016-12-16 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108400158B (zh) * 2017-02-08 2021-07-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US10014296B1 (en) 2017-04-14 2018-07-03 Globalfoundries Inc. Fin-type field effect transistors with single-diffusion breaks and method
US9935104B1 (en) 2017-05-08 2018-04-03 Globalfoundries Inc. Fin-type field effect transistors with single-diffusion breaks and method
CN109148370B (zh) * 2017-06-13 2023-05-26 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109148294B (zh) * 2017-06-13 2021-10-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10177151B1 (en) 2017-06-26 2019-01-08 Globalfoundries Inc. Single-diffusion break structure for fin-type field effect transistors
KR102469885B1 (ko) 2017-09-11 2022-11-22 삼성전자주식회사 반도체 장치
KR102494918B1 (ko) 2017-09-12 2023-02-02 삼성전자주식회사 반도체 소자
US10439026B2 (en) * 2017-10-17 2019-10-08 Globalfoundries Inc. Fins with single diffusion break facet improvement using epitaxial insulator
US10164010B1 (en) 2017-10-31 2018-12-25 Globalfoundries Inc. Finfet diffusion break having protective liner in fin insulator
US10157796B1 (en) 2017-11-14 2018-12-18 Globalfoundries Inc. Forming of marking trenches in structure for multiple patterning lithography
US10403548B2 (en) 2017-11-14 2019-09-03 Globalfoundries Inc. Forming single diffusion break and end isolation region after metal gate replacement, and related structure
US10388652B2 (en) 2017-11-14 2019-08-20 Globalfoundries Inc. Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
US10090382B1 (en) 2017-11-14 2018-10-02 Globalfoundries Inc. Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same
CN110034187B (zh) * 2018-01-11 2022-08-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10468481B2 (en) 2018-01-19 2019-11-05 Globalfoundries Inc. Self-aligned single diffusion break isolation with reduction of strain loss
KR102563923B1 (ko) * 2018-04-10 2023-08-04 삼성전자 주식회사 집적회로 소자
KR102458311B1 (ko) * 2018-04-11 2022-10-24 삼성전자주식회사 집적회로 소자
KR102535087B1 (ko) * 2018-04-20 2023-05-19 삼성전자주식회사 반도체 장치
US10522410B2 (en) 2018-04-20 2019-12-31 Globalfoundries Inc. Performing concurrent diffusion break, gate and source/drain contact cut etch processes
KR102546305B1 (ko) 2018-04-20 2023-06-21 삼성전자주식회사 집적회로 소자
CN110571195B (zh) * 2018-06-05 2021-12-21 中芯国际集成电路制造(上海)有限公司 一种sram及其制造方法和电子装置
US10510749B1 (en) 2018-08-08 2019-12-17 Globalfoundries Inc. Resistor within single diffusion break, and related method
CN111162044B (zh) * 2018-11-08 2022-09-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法、半导体器件和电子装置
US10651173B1 (en) 2018-11-29 2020-05-12 Globalfoundries Inc. Single diffusion cut for gate structures
US11127623B2 (en) 2018-12-07 2021-09-21 Globalfoundries U.S. Inc. Single diffusion cut for gate structures
US10777637B2 (en) 2019-01-24 2020-09-15 Globalfoundries Inc. Integrated circuit product with a multi-layer single diffusion break and methods of making such products
US11450570B2 (en) 2019-03-28 2022-09-20 Globalfoundries U.S. Inc. Single diffusion cut for gate structures
US10784342B1 (en) 2019-04-16 2020-09-22 Globalfoundries Inc. Single diffusion breaks formed with liner protection for source and drain regions
CN112864016B (zh) * 2019-11-26 2023-11-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20210128661A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 반도체 장치
CN113764273A (zh) * 2020-06-01 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20220014534A (ko) 2020-07-29 2022-02-07 삼성전자주식회사 반도체 장치
US11545574B2 (en) 2020-08-17 2023-01-03 Globalfoundries U.S. Inc. Single diffusion breaks including stacked dielectric layers
US20220068721A1 (en) * 2020-08-31 2022-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High Voltage Device
US11444175B2 (en) * 2020-08-31 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication of long gate devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187237A1 (en) * 2012-01-23 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd, Structure and method for transistor with line end extension

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338766B1 (ko) 1999-05-20 2002-05-30 윤종용 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자
US6372622B1 (en) * 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
KR100496891B1 (ko) 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
US7186599B2 (en) 2004-01-12 2007-03-06 Advanced Micro Devices, Inc. Narrow-body damascene tri-gate FinFET
KR100577565B1 (ko) 2004-02-23 2006-05-08 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
US7244640B2 (en) * 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same
KR20070055729A (ko) 2005-11-28 2007-05-31 동부일렉트로닉스 주식회사 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법
KR20070082921A (ko) 2006-02-20 2007-08-23 삼성전자주식회사 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
KR100744137B1 (ko) 2006-04-06 2007-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4600834B2 (ja) 2006-07-13 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
KR20080029268A (ko) 2006-09-28 2008-04-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 및 그 형성방법
US7923337B2 (en) 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US8665629B2 (en) * 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
KR100990599B1 (ko) 2008-05-30 2010-10-29 주식회사 하이닉스반도체 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치
US8319311B2 (en) 2009-03-16 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid STI gap-filling approach
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8872247B2 (en) * 2009-11-04 2014-10-28 Micron Technology, Inc. Memory cells having a folded digit line architecture
US8258572B2 (en) 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
KR101143630B1 (ko) 2010-04-14 2012-05-09 에스케이하이닉스 주식회사 핀형 트랜지스터를 포함하는 반도체 소자 제조방법
US8796759B2 (en) * 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
CN102456739A (zh) 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法
KR101797961B1 (ko) 2011-06-09 2017-11-16 삼성전자주식회사 반도체 장치의 제조 방법
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US9287385B2 (en) 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
US8890207B2 (en) 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
US8735991B2 (en) * 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
US8609499B2 (en) * 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8659097B2 (en) * 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
US8722541B2 (en) * 2012-03-15 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning method for semiconductor devices
US8946782B2 (en) 2012-04-19 2015-02-03 International Business Machines Corporation Method for keyhole repair in replacement metal gate integration through the use of a printable dielectric
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8941177B2 (en) * 2012-06-27 2015-01-27 International Business Machines Corporation Semiconductor devices having different gate oxide thicknesses
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
US8987790B2 (en) * 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
KR101983633B1 (ko) * 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN103943499B (zh) 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9006087B2 (en) * 2013-02-07 2015-04-14 International Business Machines Corporation Diode structure and method for wire-last nanomesh technologies
KR102021768B1 (ko) * 2013-03-15 2019-09-17 삼성전자 주식회사 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치
US8846491B1 (en) * 2013-06-19 2014-09-30 Globalfoundries Inc. Forming a diffusion break during a RMG process
US9953975B2 (en) * 2013-07-19 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming STI regions in integrated circuits
KR102072410B1 (ko) * 2013-08-07 2020-02-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102169629B1 (ko) * 2013-12-09 2020-10-26 삼성전자주식회사 반도체 소자의 테스트 패턴
US9502538B2 (en) 2014-06-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of fin-like field effect transistor
US9373535B2 (en) * 2014-10-16 2016-06-21 Globalfoundries Inc. T-shaped fin isolation region and methods of fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187237A1 (en) * 2012-01-23 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd, Structure and method for transistor with line end extension

Also Published As

Publication number Publication date
CN104347717A (zh) 2015-02-11
CN104347717B (zh) 2019-03-26
US20160247925A1 (en) 2016-08-25
KR20150017576A (ko) 2015-02-17
US8916460B1 (en) 2014-12-23
US20160064380A1 (en) 2016-03-03
US9190407B2 (en) 2015-11-17
US9627542B2 (en) 2017-04-18
US20150097251A1 (en) 2015-04-09

Similar Documents

Publication Publication Date Title
KR102072410B1 (ko) 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) 반도체 장치 및 그 제조 방법
KR102129240B1 (ko) 반도체 장치 및 그 제조 방법
US10840142B2 (en) Semiconductor device including a three-dimensional channel
KR102021768B1 (ko) 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치
US10002943B2 (en) Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels
KR102398862B1 (ko) 반도체 장치 및 그 제조 방법
KR102158962B1 (ko) 반도체 장치 및 그 제조 방법
KR102085525B1 (ko) 반도체 장치 및 그 제조 방법
KR102038486B1 (ko) 반도체 장치 및 그 제조 방법
KR102045212B1 (ko) 반도체 장치 및 그 제조 방법
TW201742257A (zh) 半導體裝置
KR102014724B1 (ko) 반도체 장치 및 그 제조 방법
KR20150015187A (ko) 반도체 장치 및 그 제조 방법
KR20140142423A (ko) 반도체 장치 및 그 제조 방법
KR20140148189A (ko) 반도체 소자 및 그 제조 방법
KR20140052734A (ko) 반도체 소자 및 이의 제조 방법
KR20170001529A (ko) 반도체 장치의 제조 방법
KR101994079B1 (ko) 반도체 장치 및 그 제조 방법
KR20140130911A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant