CN106952818B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN106952818B CN106952818B CN201610006670.3A CN201610006670A CN106952818B CN 106952818 B CN106952818 B CN 106952818B CN 201610006670 A CN201610006670 A CN 201610006670A CN 106952818 B CN106952818 B CN 106952818B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- forming method
- semiconductor structure
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000926 separation method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 230000000873 masking effect Effects 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- -1 carbon ion Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 239000007792 gaseous phase Substances 0.000 claims 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 263
- 239000007789 gas Substances 0.000 description 8
- 230000005669 field effect Effects 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- 229940094989 trimethylsilane Drugs 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供半导体衬底；形成若干鳍部，鳍部顶部具有掩膜层，相邻鳍部之间具有第一凹槽和第二凹槽；在第一凹槽和第二凹槽内形成隔离层；去除掩膜层，形成覆盖隔离层和鳍部的第一介质层、第二介质层；在第二介质层表面形成具有开口的图形化掩膜层；沿开口对第二介质层进行离子注入；去除图形化掩膜层，进行退火处理，在第二介质层内形成刻蚀速率小于第二介质层刻蚀速率的掺杂层；去除第二介质层以及部分厚度的掺杂层；刻蚀第一介质层，保留部分厚度的第一介质层；刻蚀隔离层，使第二凹槽以外的隔离层的高度下降。所述方法形成未被回刻蚀的隔离层，在所述未刻蚀的隔离层表面形成伪栅极，可以提高待形成的晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
为了进一步提高鳍式场效应晶体管的性能，应力工程被引入晶体管的制程中，在鳍部两端刻蚀形成源漏凹槽后，在所述源漏凹槽内外延形成SiGe或SiP等应力材料作为源漏材料，对晶体管的沟道区域施加应力，从而提高沟道区域内的载流子迁移率，进而提高形成的鳍式场效应晶体管的性能。
请参考图1，现有半导体结构中，沿鳍部10长度方向上排列的相邻的鳍部10两端之间通过浅沟槽隔离结构20进行隔离，为了获得一定的鳍部高度，浅沟槽隔离结构20的表面低于鳍部10的表面。在形成横跨鳍部10的多晶硅栅极21过程中，为了提高多晶硅栅极21的图形均匀性，通常会在沿鳍部10长度方向上排列的相邻鳍部10之间的浅沟槽隔离结构20表面形成伪多晶硅栅极22，由于浅沟槽隔离结构20的表面低于鳍部10的顶部表面，导致伪多晶硅栅极22的底部也低于鳍部10顶部表面，导致伪栅极22与鳍部10之间具有间隙，在位于多晶硅栅极21两侧的鳍部10内形成源漏凹槽的过程中，很容易导致源漏凹槽的形貌受到影响，使得在源漏凹槽内填充的应力层11的应效果变差，且所述应力层11也容易与伪多晶硅栅极22之间发生桥连，影响形成的鳍式场效应晶体管的性能。
现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，可以在未回刻蚀的隔离层表面形成伪栅极，提高所述半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；刻蚀所述半导体衬底形成若干鳍部，所述鳍部顶部具有掩膜层，相邻鳍部之间具有沿鳍部长度方向排列的第一凹槽和垂直鳍部长度方向的第二凹槽，所述第一凹槽和第二凹槽相交；在所述第一凹槽和第二凹槽内形成隔离层，所述隔离层的表面低于掩膜层表面，暴露出掩膜层的侧壁；去除所述掩膜层后，形成覆盖所述隔离层和鳍部的第一介质层以及位于第一介质层表面的第二介质层；在所述第二介质层表面形成具有开口的图形化掩膜层，所述开口暴露出第二凹槽上方的第二介质层表面；沿所述开口对所述第二介质层进行离子注入；去除所述图形化掩膜层，并进行退火处理，激活注入离子，在第二介质层内形成位于第二凹槽上方的掺杂层，所述掺杂层的刻蚀速率小于第二介质层的刻蚀速率；去除所述第二介质层以及部分厚度的掺杂层；以剩余掺杂层为掩膜刻蚀第一介质层，去除位于掺杂层两侧的第一介质层、掺杂层，保留第二凹槽上方部分厚度的第一介质层；以所述剩余的部分厚度的第一介质层为掩膜，刻蚀隔离层，使位于第二凹槽以外的隔离层的高度下降。
可选的，所述隔离层的形成方法包括：形成填充满第一凹槽、第二凹槽且覆盖掩膜层的隔离材料层；对所述隔离材料层进行平坦化处理，使所述隔离材料层的表面与掩膜层表面齐平；刻蚀所述隔离材料层，使所述隔离材料层高度下降，形成隔离层。
可选的，采用可流动性化学气相沉积工艺形成所述隔离材料层。
可选的，所述第一介质层的材料与隔离层的材料不同。
可选的，所述第一介质层的材料为氮化硅，第二介质层的材料为氧化硅。
可选的，所述离子注入的掺杂离子为碳离子。
可选的，所述碳离子的注入能量为0.5Kev～2.5Kev，剂量为3E12～8E16ions/cm2。
可选的，所述掺杂层内的掺杂浓度为1E21atom/cm3～3E21atom/cm3。
可选的，采用干法刻蚀工艺去除所述第二介质层以及部分厚度的掺杂层。
可选的，所述干法刻蚀工艺中，第二介质层的刻蚀速率为掺杂层刻蚀速率的1.5倍～3倍。
可选的，包括在形成所述隔离层之前，在所述第一凹槽、第二凹槽内壁表面形成垫氧化层。
可选的，采用原位水汽生成工艺形成所述垫氧化层。
可选的，所述退火处理的温度为850℃～1400℃，退火时间为50ms～15min。
可选的，采用干法刻蚀工艺刻蚀所述第二介质层和掺杂层，去除所述第二介质层以及部分厚度的掺杂层。
可选的，采用干法刻蚀工艺刻蚀所述第一介质层，去除位于掺杂层两侧的第一介质层、掺杂层。
可选的，采用自对准双图形化工艺形成所述鳍部。
可选的，还包括：去除所述剩余的部分厚度的第一介质层。
可选的，还包括：形成横跨鳍部的栅极以及位于第二凹槽内的隔离层表面的伪栅极。
可选的，还包括：刻蚀栅极两侧的鳍部，形成源漏凹槽；在所述源漏凹槽内形成应力层，作为源漏极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在形成鳍部和第一凹槽、第二凹槽内的隔离层之后，在隔离层、鳍部表面形成第一介质层和第一介质层表面的第二介质层；然后在第二介质层表面形成具有开口的图形化掩膜层，所述开口暴露出第二凹槽上方的第二介质层表面；沿所述开口对第二介质层进行离子注入并退火后，在第二介质层内形成位于第二凹槽上方的掺杂层，所述掺杂层的刻蚀速率小于第二介质层的刻蚀速率；然后刻蚀第二介质层、第一介质层，使得在第二凹槽上方保留部分厚度的第一介质层，在刻蚀隔离层时，所述部分厚度的第一介质层保护第二凹槽内的隔离层不被刻蚀，在第二凹槽内形成未被回刻蚀的隔离层。通过对第二介质层进行离子注入并退火形成刻蚀速率较低的掺杂层，作为后续刻蚀第二介质层和第一介质层的掩膜，不需要额外形成掩膜结构，工艺步骤简单。
进一步，在相邻鳍部之间的第二凹槽内形成未被回刻蚀的隔离层，后续在没有回刻蚀的隔离层表面，所以，鳍部与伪栅极之间没有间隙，在刻蚀鳍部形成凹槽时，凹槽的形貌不会受到破坏，从而使得在凹槽内形成的应力层的应力不会被释放，可以提高所述应力层对于晶体管沟道区域的应力作用，从而提高形成的晶体管的性能。并且，所述应力层与伪栅极之间有隔离层103a隔离，从而应力层与伪栅极之间也不会发生桥连，从而可以提高形成的晶体管的性能。
附图说明
图1是本发明的现有技术的半导体结构的结构示意图；
图2至图20是本发明的实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的半导体结构的性能有待进一步的提高。
本发明的实施例中，在未回刻蚀的浅沟槽隔离结构表面形成伪栅极，避免后续在形成源漏凹槽的过程中，对源漏凹槽的形貌造成影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2和图3，提供半导体衬底100，刻蚀所述半导体衬底100形成若干鳍部101，所述鳍部101顶部具有掩膜层202，相邻鳍部101之间具有沿鳍部101长度方向排列的第一凹槽110和垂直鳍部101长度方向的第二凹槽120，所述第一凹槽110和第二凹槽120相交。图2为沿垂直鳍部101长度方向的剖面示意图，图3为沿鳍部101长度方向的剖面示意图。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
本实施例中，所述鳍部101的形成方法包括：采用自对准双图形工艺刻蚀半导体衬底100，以所述掩膜层202为掩膜，刻蚀所述半导体衬底100形成平行排列的连续的长条状鳍部图形，以及相邻鳍部图形之间的第一凹槽110；然后再刻蚀所述鳍部图形，将所述长条状的鳍部图形沿垂直鳍部图形的方向断开，形成鳍部101以及第二凹槽120。采用自对准双图形工艺可以形成宽度较小的鳍部101，以提高所述半导体结构的集成度。在本发明的其他实施例中，也可以直接刻蚀所述半导体衬底100，形成所述鳍部101。
本实施例中，所述掩膜层202的材料为氮化硅，所述掩膜层202与鳍部101顶部表面之间还形成有氧化硅层201。所述氧化硅层201可以提高掩膜层202与鳍部101顶部之间的粘附性。在本发明的其他实施例中，所述掩膜层200也可以是单层的氮化硅或无定形碳等掩膜材料。
在形成所述鳍部101之后，还可以在所述第一凹槽110、第二凹槽120内壁表面形成垫氧化层102，以提高后续在第一凹槽110、第二凹槽120内形成的隔离层的质量。所述垫氧化层102的材料为氧化硅。本实施例中，所述垫氧化层102还覆盖掩膜层200的表面。本实施例中，采用原位水汽生成工艺形成所述垫氧化层102，在本发明的其他实施例中，还可以采用干氧氧化或湿氧氧化工艺对所述第一凹槽110、第二凹槽120的内壁表面进行氧化，形成所述垫氧化层102。
请参考图4和图5，形成填充满第一凹槽110(请参考图2)、第二凹槽120(请参考图3)且覆盖掩膜层202的隔离材料层103；对所述隔离材料层103进行平坦化处理，使所述隔离材料层103的表面与掩膜层202表面齐平。图4为沿垂直鳍部101长度方向的剖面示意图，图5为沿鳍部101长度方向的剖面示意图。
可以采用化学气相沉积工艺、高密度等离子体沉积工艺、可流动性化学气相沉积工艺、等离子体增强化学气相沉积工艺或高深宽比沉积工艺等形成所述隔离材料层103。本实施例中，采用可流动性化学气相沉积工艺(FCVD)形成所述隔离材料层103。所述可流动性化学沉积工艺的反应物包括介质材料前驱物和工艺前驱物。所述介质材料前驱物具有可流动性和一定的粘度，包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷等。本实施例中采用的介质材料前驱物为三甲基硅烷。所述工艺前驱物包括含氮的前驱物，例如H2和N2混合气体、N2、NH3、NH4OH、NO、N2O等，还可以包括含氢的化合物、含氧的化合物，例如H2、H2和N2混合气体、O3、O2、H2O2、H2O中的一种或多种气体。所述工艺前驱物可以被等离子体化。本实施例中采用的工艺前驱物为NH3。所述介质材料前驱物和工艺前驱物反应形成氮硅化物，然后在含氧气体内退火，形成固化的氧化硅层，作为隔离材料层103。
本实施例中，半导体衬底100的温度在进行FCVD过程中被保持在预定的温度范围内，以确保反应物的流动性。在本实施例中，所述半导体衬底100温度小于100℃，可以是30℃或80℃。
本实施例中，在形成所述隔离材料层103之前，在所述第一凹槽110、第二凹槽120内壁表面形成垫氧化层102。所述垫氧化层102可以避免隔离材料层103与第一凹槽110、第二凹槽120内壁的材料晶格不匹配而造成较大应力，同时可以修复在刻蚀形成第一凹槽110、第二凹槽120的过程中，对第一凹槽110、第二凹槽120内壁表面造成的损伤。
采用化学机械研磨工艺，以所述掩膜层202作为停止层，对所述隔离材料层103进行平坦化处理，去除位于掩膜层202表面的垫氧化层102与隔离材料层，使所述隔离材料层103的表面与掩膜层202表面齐平。
请参考图6和图7，在所述第一凹槽110和第二凹槽120内形成隔离层103a，所述隔离层103a的表面低于掩膜层202(请参考图4和图5)表面，暴露出掩膜层202的侧壁，然后去除所述掩膜层202。图6为沿垂直鳍部101长度方向的剖面示意图，图7为沿鳍部101长度方向的剖面示意图。
采用干法刻蚀工艺刻蚀所述隔离材料层103(请参考图4和图5)，使所述隔离材料层103高度下降，暴露出掩膜层202的侧壁，形成所述隔离层103，以便后续去除所述掩膜层202。本实施例中，所述隔离层103a的表面与氧化硅层201表面齐平。
形成所述隔离层103a之后，可以采用湿法或者干法刻蚀工艺去除所述掩膜层202。本实施例中，采用湿法刻蚀工艺去除所述掩膜层202，所述湿法刻蚀工艺采用磷酸溶液作为刻蚀溶液，对掩膜层202具有较高的刻蚀选择性。
请参考图8和图9，形成覆盖所述隔离层103a和鳍部101的第一介质层301以及位于第一介质层301表面的第二介质层302。
所述第一介质层301的材料与隔离层103a的材料不同，以便后续在去除第一介质层301的过程中，避免对隔离层103a造成损失。本实施例中，所述隔离层103a的材料为氧化硅，所述第一介质层301的材料为氮化硅。
所述第二介质层302的材料与第一介质层301的材料不同，避免后续在去除第二介质层302的过程中对第一介质层301造成损失。本实施例中，所述第二介质层302的材料为氧化硅。
可以采用化学气相沉积工艺形成所述第一介质层301和第二介质层302。
请参考图10和图11，在所述第二介质层302表面形成具有开口的图形化掩膜层303，所述开口暴露出第二凹槽120(请参考图3)上方的第二介质层302表面；沿所述开口对第二介质层302进行离子注入。图10为沿垂直鳍部101长度方向的剖面示意图，图11为沿鳍部101长度方向的剖面示意图。
所述图形化掩膜层303的开口与第二凹槽120的顶部尺寸一致，本实施例中，所述图形化掩膜层303的图形与形成第二凹槽120时采用的掩膜图形一致。本实施例中，所述图形化掩膜层303的材料为光刻胶，便于去除。
对所述开口底部的部分第二介质层302进行离子注入，在所述第二凹槽120上方的部分第二介质层302内形成掺杂离子。本实施例中，所述掺杂离子为碳离子，所述碳离子可以改变被注入材料层的刻蚀速率。本实施例中，所述碳离子注入的能量为0.5Kev～2.5Kev，剂量为3E12～8E16ions/cm2。注入离子主要集中在第二介质层302表面，后续通过退火处理，使的掺杂离子扩散激活，形成均匀的掺杂层。
请参考图12和图13，去除所述图形化掩膜层303(请参考图10和图11)，并进行退火处理，激活注入离子，在第二介质层302内形成位于第二凹槽120(请参考图3)上方的掺杂层302a，所述掺杂层302a的刻蚀速率小于第二介质层302的刻蚀速率。图12为沿垂直鳍部101长度方向的剖面示意图，图13为沿鳍部101长度方向的剖面示意图。
可以采用湿法刻蚀或灰化工艺去除所述图形化掩膜层303。
所述退火处理使第二介质层302内的掺杂离子进一步扩散并激活，使掺杂离子的分布趋于均匀，形成掺杂层302a。由于所述第一介质层301的扩散系数较低，所述掺杂离子基本不会进入所述第一介质层301内。本实施例中，所述退火处理的温度为850℃～1400℃，退火时间为50ms～15min。
所述掺杂层302a内的掺杂浓度越大，掺杂层302a与第二介质层302之间的刻蚀速率差越大。本实施例中，所述掺杂层302a内的掺杂浓度为1E21atom/cm3～3E21atom/cm3，使得第二介质层302的刻蚀速率大于掺杂层302a的刻蚀速率。
请参考图14和图15，去除所述第二介质层302以及部分厚度的掺杂层302a。图14为沿垂直鳍部101长度方向的剖面示意图，图15为沿鳍部101长度方向的剖面示意图。
采用干法刻蚀工艺去除所述第二介质层302以及部分厚度的掺杂层302a。具体的，对所述第二介质层302和掺杂层302a同时进行刻蚀，由于第二介质层302的刻蚀速率大于掺杂层302a的刻蚀速率，在所述第二介质层302被完全去除时，所述掺杂层302a还剩余部分厚度，位于第一介质层301表面，可以作为后续刻蚀第一介质层301的掩膜。
所述干法刻蚀工艺采用的刻蚀气体可以是含氟气体，例如CF4、CHF3或C3F8等。本实施例中，在对所述第二介质层302和掺杂层302a进行干法刻蚀时，所述第二介质层302的刻蚀速率为掺杂层302a刻蚀速率的1.5倍～3倍，以便在刻蚀去除第二介质层302后，能够剩余足够厚度的掺杂层302a，作为后续刻蚀第一介质层301的掩膜。
请参考图16和图17，以剩余掺杂层302a(请参考图15)为掩膜刻蚀第一介质层301(请参考图15)，去除位于掺杂层302a两侧的第一介质层301、掺杂层302a，保留第二凹槽120上方部分厚度的第一介质层301a。图16为沿垂直鳍部101长度方向的剖面示意图，图17为沿鳍部101长度方向的剖面示意图。
采用干法刻蚀工艺同时刻蚀所述第一介质层301和掺杂层302a，在刻蚀过程中，所述掺杂层302a作为刻蚀第一介质层301的掩膜。但是由于所述掺杂层302a的厚度较薄，在刻蚀过程中受到离子的轰击作用，逐渐被完全消耗。在掺杂层302a两侧的第一介质层301被完全去除之后，被掺杂层302a覆盖部分还剩余部分厚度的第一介质层301a，作为后续刻蚀隔离层103a的掩膜层。
请参考图18和图19，以所述剩余的部分厚度的第一介质层301a(请参考图17)为掩膜，刻蚀隔离层103a，使位于第二凹槽120以外的隔离层103b的高度下降；然后去除所述剩余的部分厚度的第一介质层301a。图18为沿垂直鳍部101长度方向的剖面示意图，图19为沿鳍部101长度方向的剖面示意图。
在刻蚀所述隔离层103a的过程中，所述剩余的第一介质层201a作为掩膜层，保护位于第二凹槽120内的隔离层103a不被刻蚀。根据待形成的鳍式场效应晶体管的性能，可以调整所述被刻蚀的隔离层103b的最终高度。
采用对所述隔离层103a具有较高选择性的刻蚀工艺，对所述隔离层103a进行刻蚀。本实施例中，采用等离子体刻蚀工艺对隔离层103a进行刻蚀所述等离子体刻蚀工艺采用含氟气体作为刻蚀气体，所述含氟气体可以包括CF4、CHF3、C3H2F6等。本实施例中，在刻蚀所述隔离层103a的过程中，同时去除位于鳍部101表面的氧化硅层201。
刻蚀所述隔离层103a之后，去除所述第一介质层301a，暴露出位于第二凹槽120内的隔离层103a的表面。可以采用对第一介质层301a具有较高选择性的刻蚀工艺去除所述第一介质层301a，避免对隔离层103a造成损伤。本实施例中，可以采用湿法刻蚀工艺去除所述第一介质层301a，所述湿法刻蚀工艺采用的刻蚀容易可以是磷酸溶液。
所述第二凹槽120内的隔离层103a表面高于其他位置处的隔离层103b的表面。
请参考图20，形成横跨鳍部101的栅极401以及位于第二凹槽120内的隔离层103a表面的伪栅极402。图20为沿垂直鳍部101长度方向的剖面示意图。
所述栅极401和伪栅极402的形成方法包括：形成覆盖所述鳍部101、隔离层103a和隔离层103b的栅极材料层；在所述栅极材料层表面形成图形化硬掩膜层403，以所述图形化硬掩膜层403为掩膜，刻蚀所述栅极材料层，形成横跨鳍部101的栅极401以及位于隔离层103a表面的伪栅极402。在本发明的其他实施例中，在形成所述栅极材料层之前，还可以先形成覆盖所述鳍部101、隔离层103a和隔离层103b的栅氧层。
本实施例中，在形成所述栅极401和伪栅极402之后，在所述栅极401和伪栅极402侧壁表面形成侧墙404，以保护所述栅极401和伪栅极402。并且，还包括：在栅极401两侧的鳍部101内形成源漏凹槽，然后在所述源漏凹槽内形成应力层405，并对所述应力层405进行掺杂，作为晶体管的源漏极。所述应力层405的材料可以是SiGe、SiC或SiP等。
由于所述伪栅极402形成在没有回刻蚀的隔离层103a表面，所以，鳍部101与伪栅极402之间没有间隙，在刻蚀鳍部101形成源漏凹槽时，凹槽的形貌不会受到破坏，从而使得在源漏凹槽内形成的应力层405的应力不会被释放，可以提高所述应力层405对于晶体管沟道区域的应力作用，从而提高形成的晶体管的性能。并且，所述应力层405与伪栅极402之间有隔离层103a隔离，从而应力层405与伪栅极402之间也不会发生桥连。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
刻蚀所述半导体衬底形成若干鳍部，所述鳍部顶部具有掩膜层，相邻鳍部之间具有沿鳍部长度方向排列的第一凹槽和垂直鳍部长度方向排列的第二凹槽，所述第一凹槽和第二凹槽相交；
在所述第一凹槽和第二凹槽内形成隔离层，所述隔离层的表面低于掩膜层表面，暴露出掩膜层的侧壁；
去除所述掩膜层后，形成覆盖所述隔离层和鳍部的第一介质层以及位于第一介质层表面的第二介质层；
在所述第二介质层表面形成具有开口的图形化掩膜层，所述开口暴露出第二凹槽上方的第二介质层表面；
沿所述开口对所述第二介质层进行离子注入；
去除所述图形化掩膜层，并进行退火处理，激活注入离子，在第二介质层内形成位于第二凹槽上方的掺杂层，所述掺杂层的刻蚀速率小于第二介质层的刻蚀速率；
去除所述第二介质层以及部分厚度的掺杂层；
以剩余掺杂层为掩膜刻蚀第一介质层，去除位于掺杂层两侧的第一介质层、掺杂层，保留第二凹槽上方部分厚度的第一介质层；
以剩余的部分厚度的所述第一介质层为掩膜，刻蚀隔离层，使位于第二凹槽以外的隔离层的高度下降。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：形成填充满第一凹槽、第二凹槽且覆盖掩膜层的隔离材料层；对所述隔离材料层进行平坦化处理，使所述隔离材料层的表面与掩膜层表面齐平；刻蚀所述隔离材料层，使所述隔离材料层高度下降，形成隔离层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，采用可流动性化学气相沉积工艺形成所述隔离材料层。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料与隔离层的材料不同。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料为氮化硅，第二介质层的材料为氧化硅。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述离子注入的掺杂离子为碳离子。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述碳离子的注入能量为0.5Kev～2.5Kev，剂量为3E12～8E16 ions/cm2。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述掺杂层内的掺杂浓度为1E21 atom/cm3～3E21atom/cm3。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述第二介质层以及部分厚度的掺杂层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺中，第二介质层的刻蚀速率为掺杂层刻蚀速率的1.5倍～3倍。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，包括在形成所述隔离层之前，在所述第一凹槽、第二凹槽内壁表面形成垫氧化层。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，采用原位水汽生成工艺形成所述垫氧化层。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理的温度为850℃～1400℃，退火时间为50ms～15min。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述第二介质层和掺杂层，去除所述第二介质层以及部分厚度的掺杂层。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述第一介质层，去除位于掺杂层两侧的第一介质层、掺杂层。
16.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用自对准双图形化工艺形成所述鳍部。
17.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：去除所述剩余的部分厚度的第一介质层。
18.根据权利要求17所述的半导体结构的形成方法，其特征在于，还包括：形成横跨鳍部的栅极以及位于第二凹槽内的隔离层表面的伪栅极。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，还包括：刻蚀栅极两侧的鳍部，形成源漏凹槽；在所述源漏凹槽内形成应力层，作为源漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006670.3A CN106952818B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006670.3A CN106952818B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952818A CN106952818A (zh) | 2017-07-14 |
| CN106952818B true CN106952818B (zh) | 2019-11-05 |
Family
ID=59465906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006670.3A Active CN106952818B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952818B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034187B (zh) * | 2018-01-11 | 2022-08-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10790154B2 (en) * | 2018-02-07 | 2020-09-29 | Tokyo Electron Limited | Method of line cut by multi-color patterning technique |
| CN110707010B (zh) * | 2018-07-09 | 2023-10-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110707041A (zh) * | 2019-10-14 | 2020-01-17 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
| CN113707555A (zh) * | 2020-05-22 | 2021-11-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208517A (zh) * | 2012-01-16 | 2013-07-17 | 台湾积体电路制造股份有限公司 | 控制FinFET结构中的鳍状件高度 |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324866B2 (en) * | 2012-01-23 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for transistor with line end extension |
| KR102021768B1 (ko) * | 2013-03-15 | 2019-09-17 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치 |
-
2016
- 2016-01-06 CN CN201610006670.3A patent/CN106952818B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208517A (zh) * | 2012-01-16 | 2013-07-17 | 台湾积体电路制造股份有限公司 | 控制FinFET结构中的鳍状件高度 |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952818A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431671B2 (en) | Fin field-effect transistor | |
| CN106952818B (zh) | 半导体结构的形成方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US20080265338A1 (en) | Semiconductor Device Having Multiple Fin Heights | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| CN106952806A (zh) | 改善鳍式场效应管性能的方法 | |
| CN107785266B (zh) | 半导体结构的制造方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| CN106952822A (zh) | 改善鳍式场效应管性能的方法 | |
| CN106952810B (zh) | 半导体结构的制造方法 | |
| WO2014153942A1 (zh) | 制备源漏准soi多栅结构器件的方法 | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| US10460996B2 (en) | Fin field effect transistor and fabrication method thereof | |
| CN107591364A (zh) | 半导体结构及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN103779218B (zh) | 半导体器件及其制造方法 | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| CN106571298A (zh) | 半导体结构的形成方法 | |
| CN106206305A (zh) | 半导体结构的形成方法 | |
| CN105097522B (zh) | 半导体器件及其形成方法 | |
| CN105826232B (zh) | 半导体结构的形成方法 | |
| CN109309004A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |