CN105719972B

CN105719972B - 半导体结构的形成方法

Info

Publication number: CN105719972B
Application number: CN201410736250.1A
Authority: CN
Inventors: 璧垫捣; 赵海
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-12-04
Filing date: 2014-12-04
Publication date: 2019-07-02
Anticipated expiration: 2034-12-04
Also published as: CN105719972A

Abstract

本发明提供了一种半导体结构的形成方法，包括：提供半导体衬底，刻蚀所述半导体衬底形成鳍部；在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层；以含有氟化氢和氨气的气体作为刻蚀气体，在不产生等离子体条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。以含有氟化氢和氨气的刻蚀气体，在不产生等离子体的条件下刻蚀介质层，过程中可避免产生含有氟离子的等离子气体，从而在刻蚀介质层时，可降低露出的鳍部被氟离子腐蚀，以减小鳍部所受的损伤，提高后续形成的鳍部的结构形态。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着集成电路(简称IC)制造技术的飞速发展，集成电路中的半导体元件的尺寸也相应变小。

然而，尺寸的减小对半导体元件的性能提出了更高的要求，例如：MOS晶体管是通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号，但随着半导体元件尺寸的减小，传统平面式MOS晶体管对沟道电流的控制能力变弱，这容易造成严重的漏电流。

为了改善MOS晶体管的栅控能力，现有技术发展了多栅器件，。鳍式场效应晶体管(Fin FET)是一种多栅器件。图1，示出了现有技术一种Fin FET的结构示意图，鳍式场效应晶体管包括：半导体衬底10；凸起于半导体衬底10表面的多个鳍部30；覆盖在半导体衬底10表面，且位于各鳍部30之间的介质层20，所述介质层20覆盖部分所述鳍部30的侧壁，且介质层20表面低于鳍部30顶部；位于介质层20表面且横跨鳍部30的栅极40；形成于所述栅极40两侧的鳍部30内的源区30a和漏区30b。

对于Fin FET，鳍部30的顶部以及两侧的侧壁与栅极40相接触的部分都成为沟道区，即Fin FET具有多个栅，有利于增大驱动电流，改善器件性能。

参考图2至图4，示出了现有技术Fin FET制造方法中各步骤的示意图，所述方法包括：

先参考图2，先在半导体衬底10上形成掩模50，并以所述掩模50为掩模刻蚀半导体衬底10形成多个鳍部31、32、33、34…，之后，在半导体衬底10上形成覆盖各鳍部的介质材料层21，并以化学机械研磨(Chemical Mechanical Polish，CMP)去除部分厚度的介质材料层21，使介质材料层21表面与掩模50齐平；

接着参考图3，采用湿法刻蚀工艺或是SiCONI预清工艺去除部分厚度的介质材料层21露出掩模50，之后去除掩模50；

再参考图4，继续采用湿法刻蚀工艺或是SiCONI预清工艺，再次去除部分厚度的介质材料层21至预设厚度，形成露出所述鳍部30顶端的介质层20。

之后在所述鳍部30与介质层20上方依此形成半导体材料层(图中未显示)，并在所述鳍部30以及半导体材料层两侧形成栅极侧墙和鳍间侧墙(图中未显示)后，通过离子注入等方式形成源极和漏极。

然而随着半导体器件发展，半导体器件的尺寸不断减小，通过上述Fin FET的制备工艺后获得的Fin FET的性能较差，无法满足半导体器件发展的需求。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以提高形成具有Fin FET的半导体器件的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，

提供半导体衬底；

刻蚀所述半导体衬底，形成鳍部；

在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层；

以含有氟化氢和氨气的气体作为刻蚀气体，在不产生等离子体条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。

可选地，所述第一刻蚀的步骤包括：控制温度为20～60℃，气压为10mtorr～100mtorr，氟化氢的流量为10sccm～100sccm，氨气的流量为10sccm～100sccm。

可选地，刻蚀所述半导体衬底，形成鳍部的步骤包括：

在所述半导体衬底上形成掩模层，并以所述掩模层为掩模刻蚀所述半导体衬底，形成鳍部；

在形成所述介质层之后，进行第一刻蚀之前，所述形成方法还包括：

去除部分厚度的所述介质层，使所述介质层表面与所述掩模层齐平；

再对介质层进行第二刻蚀，使所述掩模层露出；

之后，去除所述掩模层。

可选地，所述第二刻蚀的步骤包括：

以含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下刻蚀所述介质层，以去除部分厚度的所述介质层。

可选地，所述第二刻蚀的步骤包括：控制温度为20～60℃，气压为10mtorr～100mtorr；氟化氢的流量为10sccm～100sccm，氨气的流量为10sccm～100sccm。

可选地，所述第一刻蚀和第二刻蚀均分为多个刻蚀阶段进行，在相邻两刻蚀阶段之间，所述形成方法还包括：进行清除步骤，以去除刻蚀介质层过程中形成的副产物；

所述清除步骤包括：停止通入刻蚀气体，使温度升至100～200℃。

可选地，一次所述清除步骤持续的时间为10～30秒。

可选地，对介质层进行第二刻蚀，使所述掩模层露出的步骤包括：刻蚀所述介质层，至露出全部厚度的所述掩模层。

可选地，所述掩模层为氮化硅层。

可选地，去除所述掩模层的步骤包括：采用以磷酸作为湿法刻蚀剂的湿法刻蚀工艺去除所述掩模层。

可选地，在形成所述掩模层前，所述半导体结构的形成方法还包括：在所述半导体衬底上形成衬垫层；

所述第一刻蚀包括：对所述衬垫层进行刻蚀。

可选地，形成所述介质层的步骤为：采用流体化学气相沉积工艺形成所述介质层。

可选地，在形成所述鳍部后，形成所述介质层前，所述半导体结构的形成方法还包括：进行退火工艺，以修复所述半导体衬底的刻蚀表面。

与现有技术相比，本发明的技术方案具有以下优点：

在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层后，以含有氟化氢和氨气的刻蚀气体，在不产生等离子体的条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。在上述第一刻蚀工艺中，基于氟化氢和氨气未被等离子化，有效减小产生的氟离子的量，从而在刻蚀介质层时，可降低露出的鳍部被氟离子腐蚀程度，以减小鳍部所受的损伤，提高后续形成的鳍部的结构形态，进而提高后续形成的含有鳍式场效应晶体管的半导体器件的性能。

可选地，在去除部分厚度的介质层，使所述介质层表面与所述掩模层齐平后，以含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下对所述介质层进行第二刻蚀，使所述掩模露出。相比于现有的采用氢氟酸溶液去除部分介质层露出掩模层的方法，采用含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下刻蚀所述介质层，可降低氟离子或是氟化氢溶液腐蚀介质层时所造成的介质层表面不同部分的高度的差异性，从而可以提高刻蚀后的介质层表面的平整度，进而提高后续形成的半导体器件的性能。

附图说明

图1是一种鳍式场效应晶体管的结构示意图；

图2至图4是现有鳍式场效应晶体管制备工艺各步骤的剖面结构示意图；

图5是图1中鳍式场效应晶体管沿A-A’向剖面结构的电镜图；

图6至图20是本发明半导体结构的形成方法一实施例中各步骤的结构示意图。

具体实施方式

如背景技术所述，通过现有的Fin FET制备工艺形成的半导体器件的性能较差，无法满足半导体器件发展的需求，分析其原因：

结合参考图2和图3，在现有的Fin FET制备工艺中，介质材料层21多为氧化硅，在以CMP工艺去除掩模50上的介质材料层21后，会以稀释氢氟酸溶液(Dilute HF，简称DHF)作为湿法刻蚀剂去除部分厚度的介质层，至露出硬掩模50。其中，在以稀释氢氟酸溶液作为湿法刻蚀剂刻蚀氧化硅期间，稀释氢氟酸溶液腐蚀氧化硅后，会在氧化硅的刻蚀面出现凹陷缺陷，降低了氧化硅的刻蚀面平整度。尤其是在逻辑器件、静态随机存储器(Static RandomAccess Memory，SRAM)制备过程中，因为在半导体衬底10上形成的鳍部31、32、33和34之间的间距不同，所以在去除部分厚度鳍部30以露出掩模50过程中，进入各鳍部30之间的湿法刻蚀剂剂量不同，从而使各鳍部30之间的氧化硅被腐蚀程度不同，进而加大了刻蚀所述介质层20后介质层20表面凹陷缺陷60(如图5所示电镜图中圆圈区域所示)，致使形成的FinFET形态结构较差，影响了后续形成的半导体器件的性能。

此外，结合参考图2、图3和图4，在去除掩模50后，现有技术多采用SiCONI预清工艺，以NH₃和NF₃作为刻蚀气体，在特定气压、功率和射频条件下形成刻蚀等离子体，以进一步去除部分厚度的介质层20，以露出各鳍部顶端。在SiCONI预清工艺中，形成的等离子体中包含了F离子(NF₃+NH₃→NH₄F+NH₄F:HF)，F离子会腐蚀露出的鳍部，从而造成鳍部损伤，降低后续形成的半导体器件性能。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供半导体衬底；刻蚀半导体衬底形成鳍部；在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层；以含有氟化氢和氨气的气体作为刻蚀气体，在不产生等离子体条件下对所述介质层进行第一刻蚀，至所述介质层的表面低于所述鳍部顶端。

在本发明提供的半导体结构的形成方法中，在刻蚀介质层的步骤中，基于氟化氢和氨气未被等离子化，有效减小产生含有氟离子的量，从而有在刻蚀介质层时，可降低露出的鳍部被氟离子腐蚀程度，以减小鳍部所受的损伤，提高后续形成的鳍部的结构形态，进而提高后续形成的含有鳍式场效应晶体管的半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图20是本发明实施例的半导体结构的形成方法各步骤的的结构示意图。

本实施例半导体器件的形成方法，具体包括：

先参考图6，提供半导体衬底100，在所述半导体衬底100上形成掩模层120，所述掩模层120用作刻蚀所述半导体衬底100形成鳍部时的掩模。

本实施例中，所述半导体衬底100为体衬底，所述体衬底的材料为半导体材料，包括：硅、锗、硅锗或碳化硅等，后续通过刻蚀所述体衬底能够形成鳍式场效应晶体管的鳍部。所述体衬底的价格低廉，使用所述体衬底有利于降低工艺成本；而且，后续直接通过刻蚀所述半导体衬底100形成鳍部能够简化工艺。

可选地，所述半导体衬底100为体硅衬底。

但在除实施例外的其他实施例中，所述半导体衬底100可包括半导体基底，以及为与所述半导体基底上的半导体层。所述半导体基底为硅基底、硅锗基底、碳化硅基底、绝缘体上硅基底、绝缘体上锗基底、玻璃基底或III-V族化合物基底(如，氮化镓基底或砷化镓基底)；所述半导体层的材料为硅、锗、碳化硅或硅锗等。本发明对所述半导体衬底100的类型以及结构并不做限定，其根据所要形成的半导体器件的类型以及结构而定。

本实施例中，所述掩模层120的材料为氮化硅。但在本发明的其他实施例中，所述掩模层120的材料还可以是，氮化硅、氧化硅、氮氧化硅、无定形碳中的一种或多种组合。本发明对所述掩模层120的材料并不做限定。

可选地，在本实施例中，在形成所述掩模层120前，先在所述半导体衬底100上形成第一衬垫层110。

所述第一衬垫层110的材料为氧化硅，形成工艺为热氧化工艺。具体地，可在1000℃条件下进行退火工艺，从而在所述半导体衬底100的表面形成所述第一衬垫层110。

所述第一衬垫层110可减小所述掩模层120与半导体衬底100的材料的结构差异(如晶格差异)而在所述半导体衬底100表面形成的应力，以提高所述半导体衬底100和所述掩模层120的结合强度。

本实施例中，所述掩模层120的形成工艺为多重图形化掩模工艺，采用所述多重图形化掩模工艺能够在保证所形成的掩模层120的图形尺寸精确的同时，使所形成的掩模层120的图形尺寸缩小，有利于后续形成的鳍部宽度、以及相邻鳍部间沟槽宽度的减小，能够在保证所形成鳍式场效应管的性能稳定的情况下，缩小器件尺寸、提高器件集成度。

所述多重图形化工艺包括自对准多重图形化掩模工艺、或双重曝光工艺；所述自对准多重图形化掩模工艺包括自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺；所述双重曝光工艺包括LELE(Litho-Etch-Litho-Etch)工艺、或LLE(Litho-Litho-Etch)工艺。

在一实施例中，所述第一衬垫层110和掩模层120的形成工艺为自对准双重图形化工艺，包括：在半导体衬底100的表面沉积牺牲膜；在所述牺牲膜(可以是氧化硅等材料)表面形成图形化的光刻胶层；以所述光刻胶层为掩模，刻蚀所述牺牲膜直至暴露出半导体衬底100表面，形成牺牲层；去除光刻胶层后，在半导体衬底100和牺牲层表面沉积第一衬垫材料膜和掩模材料膜；回刻蚀所述第一衬垫材料膜和掩模材料膜直至暴露出牺牲层和半导体衬底100表面为止，在牺牲层两侧的半导体衬底100表面形成所述第一衬垫层110和掩模层120；在回刻蚀工艺之后，去除牺牲层。

参考图7和图8，其中，图8为图7中虚线框内A1部分的放大图。

以所述掩模层120为掩模，刻蚀所述半导体衬底100，在所述半导体衬底100上形成鳍部130。

本实施例中，在所述半导体衬底100上形成多个鳍部130，且相邻鳍部130之间形成凹槽300，各个凹槽300的宽度可以相同或是不同。所述鳍部130的结构以及相邻鳍部130之间凹槽结构根据具体情况设定，本发明对此并不做限定。

可选地，参考图9和图10，其中，图10为图9中虚线框内A2部分的放大图。

在形成所述鳍部130后，进行退火工艺，在各鳍部130的表面、所述掩模层120的表面，以及各鳍部130间的凹槽的底部以及侧壁形成第二衬垫层140(Liner Oxide)，以修复刻蚀工艺后的半导体衬底100的刻蚀表面。

本实施例中，所述第二衬垫层140的材料为氧化硅，所述第二衬垫层140的形成工艺为现场蒸气生成(In-Situ Steam Generation，简称ISSG)工艺。所述现场蒸气生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1sccm～30sccm，氢气流量为1.5sccm～15sccm，时间为1分钟～10分钟。

与热氧化形成的第一衬垫层110相比，采用所述现场蒸气生成工艺形成的第二衬垫层140的材料致密均匀，而且厚度均匀易控，所述第二衬垫层140能够后续形成于半导体衬底100上形成介质层和去除掩模层120的过程中，保护鳍部130表面。

此外，采用现场蒸气生成工艺形成第二衬垫层140时，不会消耗鳍部130的材料，因此能够减小所述鳍部130受到的损伤，保证了鳍部130的尺寸精确均一。此外，所述第二衬垫层140还能够在后续形成介质层的工艺中，防止介质层的材料向鳍部130内扩散，以保证鳍部130的性能稳定。

接着参考图11和图12，其中，图12为图11中虚线框内A3部分的放大图。

在所述鳍部130上和所述鳍部130之间的半导体衬底100上形成介质层200。

本实施例中，所述介质层200填充各鳍部130之间的凹槽，且覆盖所述鳍部130以及所述掩模层120。

本实施例中，所述介质层200的材料为氧化硅，所述介质层200的形成方法为流体化学气相沉积工艺(FCVD，Flowable Chemical Vapor Deposition)。

本实施例中，所述流体化学气相沉积工艺具体包括：在所述半导体衬底100表面形成覆盖所述鳍部130以及掩模层120的流体态二氧化硅，之后进行退火工艺，以使流体态二氧化硅固化形成所述介质层200。

所述流体态二氧化硅的形成步骤包括：

以硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷中、三甲硅烷基胺(TSA)和二甲硅烷基胺(DSA)中的一种，或是硅烷胺及其衍生物等作为第一反应前驱物；

以含有氮气、氢气和氨气中一种或多种，或是O₂，NO、N₂O、NO₂、O₃、O₂、H₂O、H₂O₂中的一种或几种作为第二反应前驱物；

在反应气压为0.1T～10T的范围内，温度为小于200摄氏度且大于室温的条件下，通入第一反应前驱物和第二反应前驱物，反应形成氧化硅层作为所述介质层。

可选地，所述第一前驱物的流量为1sccm～5000sccm，第二前驱物的流量为1sccm～1000sccm。

进一步可选地，在流体化学气相沉积工艺中，还可向沉积反应腔内通入Ar、He和Xe等惰性气体作为载体气体，以提高流体化学气相沉积工艺稳定性。

所述惰性气体流量为1sccm～50000sccm。

可选地，所述流体态二氧化硅的退火工艺为：在氧气气氛下进行退火工艺，温度为500℃～1200℃，控制退火时间为0.5h～2h。

流体态的二氧化硅更易于流入各鳍部130之间的凹槽内，从而可提高经退火工艺后，形成的固态二氧化硅(即第二介质层200)的致密度，以提高所述介质层200的电隔离性能。

参考图13和14，其中，图14为图13中虚线框内A4部分的放大图。

在形成覆盖所述掩模层120的介质层200后，采用平坦化工艺去除部分后的所述介质层200和所述第二衬垫层140，使剩余的第二介质层200与所述掩模层120的表面齐平。

本实施例中，所述平坦化工艺为化学机械研磨工艺(Chemical MechanicalPolish，简称CMP)。

采用CMP工艺去除部分厚度的介质层200可提高剩余的介质层200表面的平整度，以保证后续刻蚀形成的介质层露出鳍部后，剩余的介质层表面的平整度，以提高最终形成的半导体器件的性能。

接着参考图15和16，其中，图16为图15中虚线框内A5部分的放大图。

露出所述掩模层120后，对所述介质层200进行第二刻蚀，再去除部分厚度的介质层200，使所述掩模层120露出。

可选的，进行第二刻蚀以去除部分厚度的介质层200后，露出全部厚度的所述介质层200，以便于后续去除所述掩模层120。

进一步可选地，对所述介质层200进行第二刻蚀，至剩余的介质层200表面与所述掩模层120的底部齐平，以减小后续去除所述掩模层120过程中所述鳍部130受到的损伤。

本实施例中，对所述介质层200进行第二刻蚀，露出所述掩模层120的方法为回刻蚀工艺。具体地，所述第二刻蚀可采用Certas刻蚀，具体包括：

以含有氟化氢(HF)和氨气(NH₃)的气体作为刻蚀气体，在不产生等离子体条件下刻蚀所述介质层200(Certas刻蚀工艺)。

在上述Certas刻蚀工艺中，以氟化氢(HF)和氨气(NH₃)的气体作为刻蚀气体，以刻蚀所述介质层200的过程中，由于氟化氢和氨气未被等离子化，因而可较小产生含有氟离子的量；在刻蚀介质层200时，可降低鳍部130被氟离子腐蚀而造成的损伤，提高后续形成的鳍部的结构形态，进而提高后续形成的含有鳍式场效应晶体管的半导体器件的性能。

所述Certas刻蚀操作过程中，在刻蚀所述介质层200时，并不施加射频以及偏置电压，所述Certas刻蚀工艺为各向同性刻蚀工艺的干法刻蚀工艺。在以Certas刻蚀工艺刻蚀所述介质层200，即使各鳍部130之间的间隙距离不同，Certas刻蚀工艺刻蚀所述介质层200时，介质层200各部分的刻蚀速率相近，从而有效减小介质层200各部分的刻蚀速率差异，从而提高刻蚀后的介质层200表面的平整度。

其中，在上述Certas刻蚀工艺中，若温度、气体和刻蚀气体流量过低，降低刻蚀速率；若温度、气体和刻蚀气体流量过高，刻蚀速率过高难以控制所述介质层200各部分的去除速率。上述第二刻蚀过程中，刻蚀速率过低或是刻蚀速率过高的缺陷均会降低刻蚀后的介质层200的表面平整度。

本实施例中，所述第二刻蚀工艺包括：控制温度为20～60℃(可选地30℃左右)，气压为10mtorr～100mtorr(可选地，20mtorr左右)；氟化氢的流量为10sccm～100sccm，氨气的流量为10sccm～100sccm。

在上述Certas刻蚀工艺中进行过程中，氟化氢、氨气以及硅之间会形成诸如(NH₄)₂SiF₆等副产物，所述副产物会附着在介质层200以及鳍部130上，从而影响后续形成的半导体器件的性能。

进一步可选地，所述Certas刻蚀工艺可分为多个刻蚀阶段进行，且在相邻两个刻蚀阶段的Certas刻蚀工艺之间，可进行清洗步骤，以去除上述的副产物。

所述清洗步骤包括：停止通入含有氟化氢和氨气的刻蚀气体，并控制温度为100～200℃。从而在高温条件下，促使副产物分解。在完成一次所述清洗步骤后，继续通入氟化氢和氨气进行Certas刻蚀工艺。

可选地，一次所述清洗步骤可持续进行10～30秒。所述清洗步骤具体实施次数根据具体工艺条件确定。

结合参考图17和18，其中，图18为图17中虚线框内A6部分的放大图。

本实施例中，在完全露出所述掩模层120后，去除所述掩模层120。

本实施例中，采用湿法刻蚀工艺去除所述掩模层120。

可选地，以质量百分比浓度为85％左右的磷酸溶液作为湿法刻蚀剂，以去除所述掩模层120。

再参考图19和20，在去除所述掩模层120之后，对所述介质层200进行第一刻蚀，继续刻蚀剩余的所述介质层200、所述第一衬垫层110和第二衬垫层140，至所述介质层200的表面低于鳍部130的顶端。

本实施例中，所述第一刻蚀为以含有氟化氢和氨气的气体作为刻蚀气体，在不产生等离子体条件下(Certas刻蚀工艺)进行的回刻蚀工艺。保留所述鳍部130的同时，去除部分厚度的所述介质层200、第一衬垫层110和部分厚度的第二衬垫层140。

具体地，第一刻蚀的工艺包括：控制温度为20～60℃(可选地30℃左右)，气压为10mtorr～100mtorr(可选地为20mtorr左右)；氟化氢的流量为10sccm～100sccm，氨气的流量为10sccm～100sccm。

在上述第一刻蚀工艺中，氟化氢和氨气未被等离子化，因而未产生含有氟离子的等离子气体；在刻蚀介质层时，可降低露出的鳍部130被氟离子腐蚀而造成的损伤，提高鳍部130的结构形态，进而提高后续形成的含有鳍式场效应晶体管的半导体器件的性能。

而且，Certas刻蚀工艺是一种各向同性的干法刻蚀工艺，可降低刻蚀介质层200时，介质层200的各部分的刻蚀速率差异，从而提高介质层200的各部分表面平整度。所述介质层200用于形成鳍式场效应晶体管的浅沟槽隔离结构(Shallow Trench Isolation，简称STI)。

在所述第一刻蚀工艺后，所述介质层200的表面低于鳍部130的顶端，半导体结构的形成方法还包括，在鳍上形成栅极等的步骤。由于采用本发明半导体结构的形成方法在形成鳍部以及介质层过程中提高了剩余的介质层200的表面平整度，且降低了鳍部130损伤，因此提高后续形成的鳍式场效应晶体管性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

刻蚀所述半导体衬底，形成鳍部，包括：在所述半导体衬底上形成掩模层，并以所述掩模层为掩模刻蚀所述半导体衬底，形成鳍部；

在所述鳍部上和所述鳍部之间的半导体衬底上形成介质层；

再对介质层进行第二刻蚀，使所述掩模层露出；所述第二刻蚀的步骤包括：

以含有氟化氢和氨气的刻蚀气体，在不产生等离子体条件下刻蚀所述介质层，以去除部分厚度的所述介质层；

之后，去除所述掩模层；

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀的步骤包括：控制温度为20～60℃，气压为10mtorr～100mtorr，氟化氢的流量为10sccm～100sccm，氨气的流量为10sccm～100sccm。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二刻蚀的步骤包括：控制温度为20～60℃，气压为10mtorr～100mtorr；氟化氢的流量为10sccm～100sccm，氨气的流量为10sccm～100sccm。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀和第二刻蚀均分为多个刻蚀阶段进行，在相邻两刻蚀阶段之间，所述形成方法还包括：进行清除步骤，以去除刻蚀介质层过程中形成的副产物；所述清除步骤包括：停止通入刻蚀气体，使温度升至100～200℃。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，一次所述清除步骤持续的时间为10～30秒。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，对介质层进行第二刻蚀，使所述掩模层露出的步骤包括：刻蚀所述介质层，至露出全部厚度的所述掩模层。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩模层为氮化硅层。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述掩模层的步骤包括：采用以磷酸作为湿法刻蚀剂的湿法刻蚀工艺去除所述掩模层。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述掩模层前，所述半导体结构的形成方法还包括：在所述半导体衬底上形成衬垫层；

所述第一刻蚀包括：对所述衬垫层进行刻蚀。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层的步骤为：采用流体化学气相沉积工艺形成所述介质层。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述鳍部后，形成所述介质层前，所述半导体结构的形成方法还包括：进行退火工艺，以修复所述半导体衬底的刻蚀表面。