CN109994471B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109994471B
CN109994471B CN201711486005.XA CN201711486005A CN109994471B CN 109994471 B CN109994471 B CN 109994471B CN 201711486005 A CN201711486005 A CN 201711486005A CN 109994471 B CN109994471 B CN 109994471B
Authority
CN
China
Prior art keywords
power
frequency
low
consumption
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711486005.XA
Other languages
English (en)
Other versions
CN109994471A (zh
Inventor
张欣贵
董耀旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711486005.XA priority Critical patent/CN109994471B/zh
Priority to US16/234,753 priority patent/US10903201B2/en
Publication of CN109994471A publication Critical patent/CN109994471A/zh
Priority to US17/061,089 priority patent/US11527526B2/en
Application granted granted Critical
Publication of CN109994471B publication Critical patent/CN109994471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其形成方法，半导体器件包括：半导体衬底，半导体衬底包括高频区组和低功耗区组；位于高频区组上的高频类型逻辑标准单元，高频类型逻辑标准单元有高频类型单元高度、高频类型工作频率和高频类型功率；位于低功耗区组上的低功耗类型逻辑标准单元，低功耗类型逻辑标准单元有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；高频类型逻辑标准单元包括高频类型鳍部，低功耗类型逻辑标准单元包括低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。所述半导体器件的性能得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括高频区组和低功耗区组；位于高频区组上的高频类型逻辑标准单元，高频类型逻辑标准单元具有高频类型单元高度、高频类型工作频率和高频类型功率；位于低功耗区组上的低功耗类型逻辑标准单元，低功耗类型逻辑标准单元具有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；高频类型逻辑标准单元包括位于半导体衬底上的高频类型鳍部，低功耗类型逻辑标准单元包括位于半导体衬底上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。
可选的，所述高频区组包括N个相互分立的第一高频区至第N高频区，N为大于等于2的整数；所述高频类型逻辑标准单元包括第一高频逻辑标准单元至第N高频逻辑标准单元，第一高频逻辑标准单元位于半导体衬底的第一高频区上，第一高频逻辑标准单元具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第N高频逻辑标准单元位于半导体衬底的第N高频区上，第N高频逻辑标准单元具有第N高频单元高度ChN、第N高频工作频率fhN和第N高频功率PhN，Ch1至ChN依次递减，fh1至fhN依次递减，Ph1至PhN依次递减；第一高频逻辑标准单元包括位于半导体衬底第一高频区上的第一高频鳍部，第N高频逻辑标准单元包括位于半导体衬底第N高频区上的第N高频鳍部，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减。
可选的，还包括：位于所述半导体衬底上的隔离结构，所述隔离结构覆盖第一高频鳍部的部分侧壁至第N高频鳍部的部分侧壁；第一高频鳍部的有效高度为第一高频鳍部的顶部表面至隔离结构表面的距离；第N高频鳍部的有效高度为第N高频鳍部的顶部表面至隔离结构表面的距离。
可选的，第一高频鳍部的排列方向平行于第一高频鳍部的延伸方向；第N高频鳍部的排列方向平行于第N高频鳍部的延伸方向；在第一高频鳍部的排列方向上，第一高频鳍部具有第一高频鳍排列密度；在第N高频鳍部的排列方向上，第N高频鳍部具有第N高频鳍排列密度，第一高频鳍排列密度至第N高频鳍排列密度依次递减。
可选的，所述低功耗区组包括M个相互分立的第一低功耗区至第M低功耗区，M为大于等于2的整数；所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元至第M低功耗逻辑标准单元，第一低功耗逻辑标准单元位于半导体衬底的第一低功耗区上，第一低功耗逻辑标准单元具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第M低功耗逻辑标准单元位于半导体衬底的第M低功耗区上，第M低功耗逻辑标准单元具有第M低功耗单元高度CdM、第M低功耗工作频率fdM和第M低功耗功率PdM，Cd1至CdM依次递减，fd1至fdM依次递减，Pd1至PdM依次递减；第一低功耗逻辑标准单元包括位于半导体衬底第一低功耗区上的第一低功耗鳍部，第M低功耗逻辑标准单元包括位于半导体衬底第M低功耗区上的第M低功耗鳍部，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减。
可选的，还包括：位于所述半导体衬底上的隔离结构，所述隔离结构覆盖第一低功耗鳍部的部分侧壁至第M低功耗鳍部的部分侧壁；第一低功耗鳍部的有效高度为第一低功耗鳍部的顶部表面至隔离结构表面的距离，第M低功耗鳍部的有效高度为第M低功耗鳍部的顶部表面至隔离结构表面的距离。
可选的，第一低功耗鳍部的排列方向平行于第一低功耗鳍部的延伸方向；第M低功耗鳍部的排列方向平行于第M低功耗鳍部的延伸方向；在第一低功耗鳍部的排列方向上，第一低功耗鳍部具有第一低功耗鳍排列密度；在第M低功耗鳍部的排列方向上，第M低功耗鳍部具有第M低功耗鳍排列密度，第一低功耗鳍排列密度至第M低功耗鳍排列密度依次递减。
本发明还提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括高频区组和低功耗区组；在半导体衬底的高频区组上形成高频类型逻辑标准单元，高频类型逻辑标准单元具有高频类型单元高度、高频类型工作频率和高频类型功率；在半导体衬底的低功耗区组上形成低功耗类型逻辑标准单元，低功耗类型逻辑标准单元具有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；形成高频类型逻辑标准单元的方法包括：形成位于半导体衬底的高频区组上的高频类型鳍部；形成低功耗类型逻辑标准单元的方法包括：形成位于半导体衬底的低功耗区组上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。
可选的，所述高频区组包括N个相互分立的第一高频区至第N高频区，N为大于等于2的整数；所述高频类型逻辑标准单元包括第一高频逻辑标准单元至第N高频逻辑标准单元，第一高频逻辑标准单元位于半导体衬底的第一高频区上，第一高频逻辑标准单元具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第N高频逻辑标准单元位于半导体衬底的第N高频区上，第N高频逻辑标准单元具有第N高频单元高度ChN、第N高频工作频率fhN和第N高频功率PhN，Ch1至ChN依次递减，fh1至fhN依次递减，Ph1至PhN依次递减；第一高频逻辑标准单元包括位于半导体衬底第一高频区上的第一高频鳍部，第N高频逻辑标准单元包括位于半导体衬底第N高频区上的第N高频鳍部，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减。
可选的，还包括：在所述半导体衬底上形成隔离结构，所述隔离结构覆盖第一高频鳍部的部分侧壁至第N高频鳍部的部分侧壁；第一高频鳍部的有效高度为第一高频鳍部的顶部表面至隔离结构表面的距离；第N高频鳍部的有效高度为第N高频鳍部的顶部表面至隔离结构表面的距离。
可选的，第一高频鳍部的排列方向平行于第一高频鳍部的延伸方向；第N高频鳍部的排列方向平行于第N高频鳍部的延伸方向；在第一高频鳍部的排列方向上，第一高频鳍部具有第一高频鳍排列密度；在第N高频鳍部的排列方向上，第N高频鳍部具有第N高频鳍排列密度，第一高频鳍排列密度至第N高频鳍排列密度依次递减。
可选的，所述低功耗区组包括M个相互分立的第一低功耗区至第M低功耗区，M为大于等于2的整数；所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元至第M低功耗逻辑标准单元，第一低功耗逻辑标准单元位于半导体衬底的第一低功耗区上，第一低功耗逻辑标准单元具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第M低功耗逻辑标准单元位于半导体衬底的第M低功耗区上，第M低功耗逻辑标准单元具有第M低功耗单元高度CdM、第M低功耗工作频率fdM和第M低功耗功率PdM，Cd1至CdM依次递减，fd1至fdM依次递减，Pd1至PdM依次递减；第一低功耗逻辑标准单元包括位于半导体衬底第一低功耗区上的第一低功耗鳍部，第M低功耗逻辑标准单元包括位于半导体衬底第M低功耗区上的第M低功耗鳍部，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减。
可选的，还包括：在所述半导体衬底上形成隔离结构，所述隔离结构覆盖第一低功耗鳍部的部分侧壁至第M低功耗鳍部的部分侧壁；第一低功耗鳍部的有效高度为第一低功耗鳍部的顶部表面至隔离结构表面的距离，第M低功耗鳍部的有效高度为第M低功耗鳍部的顶部表面至隔离结构表面的距离。
可选的，第一低功耗鳍部的排列方向平行于第一低功耗鳍部的延伸方向；第M低功耗鳍部的排列方向平行于第M低功耗鳍部的延伸方向；在第一低功耗鳍部的排列方向上，第一低功耗鳍部具有第一低功耗鳍排列密度；在第M低功耗鳍部的排列方向上，第M低功耗鳍部具有第M低功耗鳍排列密度，第一低功耗鳍排列密度至第M低功耗鳍排列密度依次递减。
可选的，形成所述隔离结构的方法包括：在所述半导体衬底的高频区组和低功耗区组上、以及高频类型鳍部和低功耗类型鳍部上形成隔离结构膜；回刻蚀隔离结构膜直至暴露出高频类型鳍部的部分侧壁和低功耗类型鳍部的部分侧壁，形成所述隔离结构。
可选的，在回刻蚀高频区组的隔离结构膜的过程中，回刻蚀低功耗区组的隔离结构膜。
可选的，回刻蚀隔离结构膜的工艺包括Certas干刻工艺，所述Certas干刻工艺包括远程干法刻蚀和远程干法刻蚀后进行的原位退火；所述远程干法刻蚀的参数包括：采用的气体包括HF和NH3，NH3的流量为50sccm～500sccm，HF的流量为20sccm～300sccm，腔室压强为2000mtorr～5000mtorr，温度为20摄氏度～200摄氏度；所述原位退火的参数包括：温度为100摄氏度～200摄氏度。
可选的，回刻蚀隔离结构膜的方法包括：在回刻蚀高频区组的隔离结构膜后，回刻蚀低功耗区组的隔离结构膜；或者，在回刻蚀低功耗区组的隔离结构膜后，回刻蚀高频区组的隔离结构膜。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，高频类型逻辑标准单元和低功耗类型逻辑标准单元在同一工艺制程中形成。高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。高频类型鳍部的有效高度较大，因此能够增加高频类型逻辑标准单元的工作频率。低功耗类型鳍部的有效高度较小，因此能够减小低功耗类型逻辑标准单元的功率。因此能够同时优化高频类型逻辑标准单元和低功耗类型逻辑标准单元的性能。综上，提高了半导体器件的性能。
本发明技术方案提供的半导体器件中，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。高频类型鳍部的有效高度较大，因此能够增加高频类型逻辑标准单元的工作频率。低功耗类型鳍部的有效高度较小，因此能够减小低功耗类型逻辑标准单元的功率。因此能够同时优化高频类型逻辑标准单元和低功耗类型逻辑标准单元的性能。综上，提高了半导体器件的性能。
附图说明
图1至图2是本发明一实施例中半导体器件的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件，包括：半导体衬底，位于半导体衬底上相互分立的第一芯片区和第二芯片区；位于第一芯片区上的第一逻辑标准单元；位于第二芯片区上的第二逻辑标准单元；第一逻辑标准单元具有第一单元高度，第二逻辑标准单元具有第二单元高度，第一单元高度大于第二单元高度；第一逻辑标准单元具有第一工作频率和第一功耗，第二逻辑标准单元具有第二工作频率和第二功耗，第一工作频率大于第二工作频率，第一功耗大于第二功耗；所述第一逻辑标准单元包括位于半导体衬底上的第一鳍部，第二逻辑标准单元包括位于半导体衬底上的第二鳍部，第一鳍部具有第一有效鳍高度，第二鳍部具有第二有效鳍高度，第一有效鳍高度和第二有效鳍高度相同。
所述第一逻辑标准单元为高频工作器件，第二逻辑标准单元低功耗工作器件。
由于第一有效鳍高度和第二有效鳍高度相同，因此，当调节第一有效鳍高度对第一逻辑标准单元的频率进行优化，如提高第一有效鳍高度以提高第一逻辑标准单元的工作频率时，第二有效鳍部高度也会相应的增加。而第二有效鳍部高度增加会增加第二逻辑标准单元的功耗，导致第二逻辑标准单元的性能降低。
综上，第一逻辑标准单元和第二逻辑标准单元的性能不能同时得到优化。
在此基础上，本发明提供一种半导体器件的形成方法，高频类型逻辑标准单元包括位于半导体衬底上的高频类型鳍部，低功耗类型逻辑标准单元包括位于半导体衬底上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
结合参考图1和图2，图1为各芯片单元的结构示意图，图2为对应图1中芯片单元中各鳍部的结构示意图，半导体器件包括：
半导体衬底100，所述半导体衬底100包括高频区组和低功耗区组；
位于高频区组上的高频类型逻辑标准单元，高频类型逻辑标准单元具有高频类型单元高度、高频类型工作频率和高频类型功率；
位于低功耗区组上的低功耗类型逻辑标准单元，低功耗类型逻辑标准单元具有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；
所述高频类型逻辑标准单元包括位于半导体衬底100上的高频类型鳍部，所述低功耗类型逻辑标准单元包括位于半导体衬底100上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。
本实施例中，所述半导体衬底100的材料为单晶硅。所述半导体衬底100还可以是多晶硅或非晶硅。所述半导体衬底100的材料还可以为锗、锗化硅、砷化镓等半导体材料。
所述高频区组包括N(N大于等于2，N为整数)个相互分立的第一高频区至第N高频区。相应的，所述高频类型逻辑标准单元包括第一高频逻辑标准单元至第N高频逻辑标准单元，第一高频逻辑标准单元位于半导体衬底100的第一高频区上，第一高频逻辑标准单元具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第N高频逻辑标准单元位于半导体衬底100的第N高频区上，第N高频逻辑标准单元具有第N高频单元高度ChN、第N高频工作频率fhN和第N高频功率PhN，Ch1至ChN依次递减，fh1至fhN依次递减，Ph1至PhN依次递减。
第一高频逻辑标准单元包括位于半导体衬底100第一高频区上的第一高频鳍部，第N高频逻辑标准单元包括位于半导体衬底100第N高频区上的第N高频鳍部，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减。
本实施例中，如图1和图2所示，N＝3，以高频区组包括3个相互分立的第一高频区A1、第二高频区A2和第三高频区A3为示例。所述高频类型逻辑标准单元包括第一高频逻辑标准单元10、第二高频逻辑标准单元20和第三高频逻辑标准单元30。
本实施例中，N＝3，第一高频逻辑标准单元10位于半导体衬底100的第一高频区A1上，第一高频逻辑标准单元10具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第二高频逻辑标准单元20位于半导体衬底100的第二高频区A2上，第二高频逻辑标准单元20具有第二高频单元高度Ch2、第二高频工作频率fh2和第二高频功率Ph2，第三高频逻辑标准单元30位于半导体衬底100的第三高频区A3上，第三高频逻辑标准单元30具有第三高频单元高度Ch3、第三高频工作频率fh3和第三高频功率Ph3，Ch1>Ch2>Ch3，fh1>fh2>fh3，Ph1>Ph2>Ph3。
第一高频逻辑标准单元10包括位于半导体衬底100第一高频区A1上的第一高频鳍部110，第二高频逻辑标准单元20包括位于半导体衬底100第二高频区A2上的第二高频鳍部210，第三高频逻辑标准单元30包括位于半导体衬底100第三高频区A3上的第三高频鳍部310，第一高频鳍部110的有效高度大于第二高频鳍部210的有效高度，第二高频鳍部210的有效高度大于第三高频鳍部310的有效高度。
在其它实施例中，N等于2。
在其它实施例中，N为大于或等于4的整数。
在其它实施例中，高频区组仅包括第一高频区。相应的，所述高频类型逻辑标准单元仅包括第一高频逻辑标准单元。
第一高频逻辑标准单元10至第N高频逻辑标准单元的功能类型相同。
第一高频区A1上还可以具有与第一高频逻辑标准单元10功能类型不同的其它高频逻辑标准单元。第二高频区A2上还可以具有与第二高频逻辑标准单元20功能类型不同的其它高频逻辑标准单元。第三高频区A3上还可以具有与第二高频逻辑标准单元20功能类型不同的其它高频逻辑标准单元。第N高频区上还可以具有与第N高频逻辑标准单元功能类型不同的其它高频逻辑标准单元。
第一高频单元高度(cell height)Ch1的方向平行于第一高频鳍部110的排列方向。第二高频单元高度(cell height)Ch2的方向平行于第二高频鳍部210的排列方向。第三高频单元高度(cell height)Ch3的方向平行于第三高频鳍部310的排列方向。第高频N单元高度(cell height)ChN的方向平行于第N高频鳍部的排列方向。
第一高频鳍部110的排列方向平行于第一高频鳍部110的延伸方向；第二高频鳍部210的排列方向平行于第二高频鳍部210的延伸方向；第三高频鳍部310的排列方向平行于第三高频鳍部310的延伸方向。第N高频鳍部的排列方向平行于第N高频鳍部的延伸方向。
在第一高频鳍部的排列方向上，第一高频鳍部具有第一高频鳍排列密度；在第N高频鳍部的排列方向上，第N高频鳍部具有第N高频鳍排列密度，第一高频鳍排列密度至第N高频鳍排列密度依次递减。
本实施例中，在第一高频鳍部110的排列方向上，第一高频鳍部110具有第一高频鳍排列密度，在第二高频鳍部210的排列方向上，第二高频鳍部210具有第二高频鳍排列密度，第三高频鳍部310具有第三高频鳍排列密度，第一高频鳍排列密度大于第二高频鳍排列密度，第二高频鳍排列密度大于第三高频鳍排列密度。
本实施例中，半导体器件还包括：位于所述半导体衬底上的隔离结构101，所述隔离结构101覆盖第一高频鳍部110的部分侧壁至第N高频鳍部的部分侧壁。所述隔离结构101的材料包括氧化硅。
第一高频鳍部110的有效高度为第一高频鳍部110的顶部表面至隔离结构101表面的距离；第二高频鳍部210的有效高度为第二高频鳍部210的顶部表面至隔离结构101表面的距离；第三高频鳍部310的有效高度为第三高频鳍部310的顶部表面至隔离结构101表面的距离。第N高频鳍部的有效高度为第N高频鳍部的顶部表面至隔离结构101表面的距离。
需要说明的是，“高频”指的是高于阈值频率的频率值。阈值频率根据半导体器件的应用领域来设定。
在一个实施例中，当所述半导体器件的应用领域是计算机或者服务器的CPU时，阈值频率为3GHz。在另一个实施例中，当所述半导体器件的应用领域是智能手机或者电视盒子领域时，阈值频率1GHz。
需要说明的是，“低功耗”指的是低于阈值功率的功率值，阈值功率根据半导体器件的设计电路来决定，半导体器件中晶体管的数量越多，半导体器件的功耗越大，相应的，阈值功率也越大。
所述低功耗区组包括M(M大于等于2，M为整数)个相互分立的第一低功耗区至第M低功耗区。相应的，所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元至第M低功耗逻辑标准单元，第一低功耗逻辑标准单元位于半导体衬底100的第一低功耗区上，第一低功耗逻辑标准单元具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第M低功耗逻辑标准单元位于半导体衬底100的第M低功耗区上，第M低功耗逻辑标准单元具有第M低功耗单元高度CdM、第M低功耗工作频率fdM和第M低功耗功率PdM，Cd1至CdM依次递减，fd1至fdM依次递减，Pd1至PdM依次递减。
第一低功耗逻辑标准单元包括位于半导体衬底100第一低功耗区上的第一低功耗鳍部，第M低功耗逻辑标准单元包括位于半导体衬底第M低功耗区上的第M低功耗鳍部，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减。
本实施例中，如图1和图2所示，M＝3，以低功耗区组包括3个相互分立的第一低功耗区B1、第二低功耗区B2和第三低功耗区B3为示例。所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元40、第二低功耗逻辑标准单元50和第三低功耗逻辑标准单元60。
本实施例中，M＝3，第一低功耗逻辑标准单元40位于半导体衬底100的第一低功耗区B1上，第一低功耗逻辑标准单元40具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第二低功耗逻辑标准单元50位于半导体衬底100的第二低功耗区B2上，第二低功耗逻辑标准单元50具有第二低功耗单元高度Cd2、第二低功耗工作频率fd2和第二低功耗功率Pd2，第三低功耗逻辑标准单元60位于半导体衬底100的第三低功耗区B3上，第三低功耗逻辑标准单元60具有第三低功耗单元高度Cd3、第三低功耗工作频率fd3和第三低功耗功率Pd3，Cd1>Cd2>Cd3，fd1>fd2>fd3，Pd1>Pd2>Pd3。
第一低功耗逻辑标准单元40包括位于半导体衬底100第一低功耗区B1上的第一低功耗鳍部410，第二低功耗逻辑标准单元50包括位于半导体衬底100第二低功耗区B2上的第二低功耗鳍部510，第三低功耗逻辑标准单元60包括位于半导体衬底100第三低功耗区B3上的第三低功耗鳍部610，第一低功耗鳍部410的有效高度大于第二低功耗鳍部510的有效高度，第二低功耗鳍部510的有效高度大于第三低功耗鳍部610的有效高度。
在其它实施例中，M等于2，或M为大于或等于4的整数。
在其它实施例中，低功耗组仅包括第一低功耗区。相应的，所述低功耗类型逻辑标准单元仅包括第一低功耗逻辑标准单元。
第一低功耗逻辑标准单元、第二低功耗逻辑标准单元至第M低功耗逻辑标准单元的功能类型相同。
第一低功耗区B1上还可以具有与第一低功耗逻辑标准单元40功能类型不同的其它低功耗逻辑标准单元。第二低功耗区B2上还可以具有与第二低功耗逻辑标准单元50功能类型不同的其它低功耗逻辑标准单元。第三低功耗区B3上还可以具有与第三低功耗逻辑标准单元60功能类型不同的其它低功耗逻辑标准单元。第N低功耗区上还可以具有与第N低功耗逻辑标准单元功能类型不同的其它低功耗逻辑标准单元。
第一低功耗单元高度(cell height)Cd1的方向平行于第一低功耗鳍部410的排列方向。第二低功耗单元高度(cell height)Cd2的方向平行于第二低功耗鳍部510的排列方向。第三低功耗单元高度(cell height)Cd3的方向平行于第三低功耗鳍部610的排列方向。第M低功耗单元高度(cell height)ChN的方向平行于第M低功耗鳍部的排列方向。
在第一低功耗鳍部的排列方向上，第一低功耗鳍部具有第一低功耗鳍排列密度；在第M低功耗鳍部的排列方向上，第M低功耗鳍部具有第M低功耗鳍排列密度，第一低功耗鳍排列密度至第M低功耗鳍排列密度依次递减。
本实施例中，在第一低功耗鳍部410的排列方向上，第一低功耗鳍部410具有第一低功耗鳍排列密度，在第二低功耗鳍部510的排列方向上，第二低功耗鳍部510具有第二低功耗鳍排列密度，第三低功耗鳍部610具有第三低功耗鳍排列密度，第一低功耗鳍排列密度大于第二低功耗鳍排列密度，第二低功耗鳍排列密度大于第三低功耗鳍排列密度。
所述隔离结构还覆盖第一低功耗鳍部的部分侧壁至第M低功耗鳍部的部分侧壁。第一低功耗鳍部的有效高度为第一低功耗鳍部的顶部表面至隔离结构表面的距离，第M低功耗鳍部的有效高度为第M低功耗鳍部的顶部表面至隔离结构表面的距离。
本发明还提供一种形成上述半导体器件的方法，包括：
提供半导体衬底100，所述半导体衬底100包括高频区组和低功耗区组；
在半导体衬底100的高频区组上形成高频类型逻辑标准单元，高频类型逻辑标准单元具有高频类型单元高度、高频类型工作频率和高频类型功率；
在半导体衬底100的低功耗区组上形成低功耗类型逻辑标准单元，低功耗类型逻辑标准单元具有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；
形成高频类型逻辑标准单元的方法包括：形成位于半导体衬底100高频区组上的高频类型鳍部；
形成低功耗类型逻辑标准单元的方法包括：形成位于半导体衬底100的低功耗区组上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。
所述高频区组包括N个相互分立的第一高频区至第N高频区；所述高频类型逻辑标准单元包括第一高频逻辑标准单元至第N高频逻辑标准单元，第一高频逻辑标准单元位于半导体衬底的第一高频区上，第一高频逻辑标准单元具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第N高频逻辑标准单元位于半导体衬底的第N高频区上，第N高频逻辑标准单元具有第N高频单元高度ChN、第N高频工作频率fhN和第N高频功率PhN，Ch1至ChN依次递减，fh1至fhN依次递减，Ph1至PhN依次递减。
第一高频逻辑标准单元包括位于半导体衬底第一高频区上的第一高频鳍部，第N高频逻辑标准单元包括位于半导体衬底第N高频区上的第N高频鳍部，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减。
第一高频鳍部的排列方向平行于第一高频鳍部的延伸方向；第N高频鳍部的排列方向平行于第N高频鳍部的延伸方向；在第一高频鳍部的排列方向上，第一高频鳍部具有第一高频鳍排列密度；在第N高频鳍部的排列方向上，第N高频鳍部具有第N高频鳍排列密度，第一高频鳍排列密度至第N高频鳍排列密度依次递减。
所述低功耗区组包括M个相互分立的第一低功耗区至第M低功耗区；所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元至第M低功耗逻辑标准单元，第一低功耗逻辑标准单元位于半导体衬底的第一低功耗区上，第一低功耗逻辑标准单元具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第M低功耗逻辑标准单元位于半导体衬底的第M低功耗区上，第M低功耗逻辑标准单元具有第M低功耗单元高度CdM、第M低功耗工作频率fdM和第M低功耗功率PdM，Cd1至CdM依次递减，fd1至fdM依次递减，Pd1至PdM依次递减。
第一低功耗逻辑标准单元包括位于半导体衬底第一低功耗区上的第一低功耗鳍部，第M低功耗逻辑标准单元包括位于半导体衬底第M低功耗区上的第M低功耗鳍部，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减。
第一低功耗鳍部的排列方向平行于第一低功耗鳍部的延伸方向；第M低功耗鳍部的排列方向平行于第M低功耗鳍部的延伸方向；在第一低功耗鳍部的排列方向上，第一低功耗鳍部具有第一低功耗鳍排列密度；在第M低功耗鳍部的排列方向上，第M低功耗鳍部具有第M低功耗鳍排列密度，第一低功耗鳍排列密度至第M低功耗鳍排列密度依次递减。
本实施例中，还包括：形成高频类型鳍部和低功耗类型鳍部后，形成位于所述半导体衬底100上的隔离结构101，所述隔离结构101覆盖高频类型鳍部的部分侧壁和低功耗类型鳍部的部分侧壁，具体的，所述隔离结构101覆盖第一高频鳍部110的部分侧壁至第N高频鳍部的部分侧壁、以及第一低功耗鳍部的部分侧壁至第M低功耗鳍部的部分侧壁；第一高频鳍部的有效高度为第一高频鳍部110的顶部表面至隔离结构101表面的距离，第N高频鳍部的有效高度为第N高频鳍部的顶部表面至隔离结构101表面的距离；第一低功耗鳍部的有效高度为第一低功耗鳍部的顶部表面至隔离结构表面的距离，第M低功耗鳍部的有效高度为第M低功耗鳍部的顶部表面至隔离结构表面的距离。
形成所述隔离结构101的方法包括：在所述半导体衬底100的高频区组和低功耗区组上、以及高频类型鳍部和低功耗类型鳍部上形成隔离结构膜；回刻蚀隔离结构膜直至暴露出高频类型鳍部的部分侧壁和低功耗类型鳍部的部分侧壁，形成所述隔离结构101。
本实施例中，结合高频类型鳍部的排列密度和低功耗类型鳍部的排列密度差别、以及回刻蚀隔离结构膜的参数来调节高频类型鳍部的有效高度和低功耗类型鳍部的有效高度之间的差别。在回刻蚀高频区组的隔离结构膜的过程中，回刻蚀低功耗区组的隔离结构膜，形成所述隔离结构。
本实施例中，结合第一高频鳍部至第N高频鳍部之间的排列密度差别、以及回刻蚀隔离结构膜的参数来调节第一高频鳍部的有效高度至第N高频鳍部的有效高度之间的差别。
本实施例中，结合第一低功耗鳍部至第M低功耗鳍部之间的排列密度差别、以及回刻蚀隔离结构膜的参数来调节第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度之间的差别。
在一个实施例中，回刻蚀隔离结构膜的工艺包括Certas干刻工艺，所述Certas干刻工艺包括远程干法刻蚀和远程干法刻蚀后进行的原位退火；所述远程干法刻蚀的参数包括：采用的气体包括HF和NH3，NH3的流量为50sccm～500sccm，HF的流量为20sccm～300sccm，腔室压强为2000mtorr～5000mtorr，温度为20摄氏度～200摄氏度；所述原位退火的参数包括：温度为100摄氏度～200摄氏度。
在另一个实施例中，实现高频类型鳍部的有效高度和低功耗类型鳍部的有效高度之间的差别无需依赖高频类型鳍部的排列密度和低功耗类型鳍部的排列密度的差别。
具体的，回刻蚀隔离结构膜的方法包括：在回刻蚀高频区组的隔离结构膜后，回刻蚀低功耗区组的隔离结构膜；或者，在回刻蚀低功耗区组的隔离结构膜后，回刻蚀高频区组的隔离结构膜。
具体的，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减时，在回刻蚀高频区组的隔离结构膜的过程中，采用共N次刻蚀高频区组的隔离结构膜，在各次刻蚀高频区组的隔离结构膜中，第一高频区至第N高频区中仅一个区域的隔离结构膜被刻蚀，其它区域的隔离结构被掩膜层覆盖。
具体的，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减时，在回刻蚀低功耗区组的隔离结构膜的过程中，采用共M次刻蚀低功耗区组的隔离结构膜，在各次刻蚀低功耗区组的隔离结构膜中，第一低功耗区至第M低功耗区中仅一个区域的隔离结构膜被刻蚀，其它区域的隔离结构被掩膜层覆盖。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括高频区组和低功耗区组；
位于高频区组上的高频类型逻辑标准单元，高频类型逻辑标准单元具有高频类型单元高度、高频类型工作频率和高频类型功率；
位于低功耗区组上的低功耗类型逻辑标准单元，低功耗类型逻辑标准单元具有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；
高频类型逻辑标准单元包括位于半导体衬底上的高频类型鳍部，低功耗类型逻辑标准单元包括位于半导体衬底上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度；
所述高频区组包括N个相互分立的第一高频区至第N高频区，N为大于等于2的整数；所述高频类型逻辑标准单元包括第一高频逻辑标准单元至第N高频逻辑标准单元，第一高频逻辑标准单元位于半导体衬底的第一高频区上，第一高频逻辑标准单元具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第N高频逻辑标准单元位于半导体衬底的第N高频区上，第N高频逻辑标准单元具有第N高频单元高度ChN、第N高频工作频率fhN和第N高频功率PhN，Ch1至ChN依次递减，fh1至fhN依次递减，Ph1至PhN依次递减；
第一高频逻辑标准单元包括位于半导体衬底第一高频区上的第一高频鳍部，第N高频逻辑标准单元包括位于半导体衬底第N高频区上的第N高频鳍部，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减；
第一高频鳍部的排列方向平行于第一高频鳍部的延伸方向；第N高频鳍部的排列方向平行于第N高频鳍部的延伸方向；在第一高频鳍部的排列方向上，第一高频鳍部具有第一高频鳍排列密度；在第N高频鳍部的排列方向上，第N高频鳍部具有第N高频鳍排列密度，第一高频鳍排列密度至第N高频鳍排列密度依次递减。
2.根据权利要求1所述的半导体器件，其特征在于，还包括：位于所述半导体衬底上的隔离结构，所述隔离结构覆盖第一高频鳍部的部分侧壁至第N高频鳍部的部分侧壁；第一高频鳍部的有效高度为第一高频鳍部的顶部表面至隔离结构表面的距离；第N高频鳍部的有效高度为第N高频鳍部的顶部表面至隔离结构表面的距离。
3.根据权利要求1所述的半导体器件，其特征在于，所述低功耗区组包括M个相互分立的第一低功耗区至第M低功耗区，M为大于等于2的整数；所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元至第M低功耗逻辑标准单元，第一低功耗逻辑标准单元位于半导体衬底的第一低功耗区上，第一低功耗逻辑标准单元具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第M低功耗逻辑标准单元位于半导体衬底的第M低功耗区上，第M低功耗逻辑标准单元具有第M低功耗单元高度CdM、第M低功耗工作频率fdM和第M低功耗功率PdM，Cd1至CdM依次递减，fd1至fdM依次递减，Pd1至PdM依次递减；
第一低功耗逻辑标准单元包括位于半导体衬底第一低功耗区上的第一低功耗鳍部，第M低功耗逻辑标准单元包括位于半导体衬底第M低功耗区上的第M低功耗鳍部，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减。
4.根据权利要求3所述的半导体器件，其特征在于，还包括：位于所述半导体衬底上的隔离结构，所述隔离结构覆盖第一低功耗鳍部的部分侧壁至第M低功耗鳍部的部分侧壁；第一低功耗鳍部的有效高度为第一低功耗鳍部的顶部表面至隔离结构表面的距离，第M低功耗鳍部的有效高度为第M低功耗鳍部的顶部表面至隔离结构表面的距离。
5.根据权利要求3所述的半导体器件，其特征在于，第一低功耗鳍部的排列方向平行于第一低功耗鳍部的延伸方向；第M低功耗鳍部的排列方向平行于第M低功耗鳍部的延伸方向；在第一低功耗鳍部的排列方向上，第一低功耗鳍部具有第一低功耗鳍排列密度；在第M低功耗鳍部的排列方向上，第M低功耗鳍部具有第M低功耗鳍排列密度，第一低功耗鳍排列密度至第M低功耗鳍排列密度依次递减。
6.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括高频区组和低功耗区组；
在半导体衬底的高频区组上形成高频类型逻辑标准单元，高频类型逻辑标准单元具有高频类型单元高度、高频类型工作频率和高频类型功率；
在半导体衬底的低功耗区组上形成低功耗类型逻辑标准单元，低功耗类型逻辑标准单元具有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；
形成高频类型逻辑标准单元的方法包括：形成位于半导体衬底的高频区组上的高频类型鳍部；
形成低功耗类型逻辑标准单元的方法包括：形成位于半导体衬底的低功耗区组上的低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度；所述高频区组包括N个相互分立的第一高频区至第N高频区，N为大于等于2的整数；所述高频类型逻辑标准单元包括第一高频逻辑标准单元至第N高频逻辑标准单元，第一高频逻辑标准单元位于半导体衬底的第一高频区上，第一高频逻辑标准单元具有第一高频单元高度Ch1、第一高频工作频率fh1和第一高频功率Ph1，第N高频逻辑标准单元位于半导体衬底的第N高频区上，第N高频逻辑标准单元具有第N高频单元高度ChN、第N高频工作频率fhN和第N高频功率PhN，Ch1至ChN依次递减，fh1至fhN依次递减，Ph1至PhN依次递减；
第一高频逻辑标准单元包括位于半导体衬底第一高频区上的第一高频鳍部，第N高频逻辑标准单元包括位于半导体衬底第N高频区上的第N高频鳍部，第一高频鳍部的有效高度至第N高频鳍部的有效高度依次递减；
第一高频鳍部的排列方向平行于第一高频鳍部的延伸方向；第N高频鳍部的排列方向平行于第N高频鳍部的延伸方向；在第一高频鳍部的排列方向上，第一高频鳍部具有第一高频鳍排列密度；在第N高频鳍部的排列方向上，第N高频鳍部具有第N高频鳍排列密度，第一高频鳍排列密度至第N高频鳍排列密度依次递减。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，还包括：在所述半导体衬底上形成隔离结构，所述隔离结构覆盖第一高频鳍部的部分侧壁至第N高频鳍部的部分侧壁；第一高频鳍部的有效高度为第一高频鳍部的顶部表面至隔离结构表面的距离；第N高频鳍部的有效高度为第N高频鳍部的顶部表面至隔离结构表面的距离。
8.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述低功耗区组包括M个相互分立的第一低功耗区至第M低功耗区，M为大于等于2的整数；所述低功耗类型逻辑标准单元包括第一低功耗逻辑标准单元至第M低功耗逻辑标准单元，第一低功耗逻辑标准单元位于半导体衬底的第一低功耗区上，第一低功耗逻辑标准单元具有第一低功耗单元高度Cd1、第一低功耗工作频率fd1和第一低功耗功率Pd1，第M低功耗逻辑标准单元位于半导体衬底的第M低功耗区上，第M低功耗逻辑标准单元具有第M低功耗单元高度CdM、第M低功耗工作频率fdM和第M低功耗功率PdM，Cd1至CdM依次递减，fd1至fdM依次递减，Pd1至PdM依次递减；
第一低功耗逻辑标准单元包括位于半导体衬底第一低功耗区上的第一低功耗鳍部，第M低功耗逻辑标准单元包括位于半导体衬底第M低功耗区上的第M低功耗鳍部，第一低功耗鳍部的有效高度至第M低功耗鳍部的有效高度依次递减。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，还包括：在所述半导体衬底上形成隔离结构，所述隔离结构覆盖第一低功耗鳍部的部分侧壁至第M低功耗鳍部的部分侧壁；第一低功耗鳍部的有效高度为第一低功耗鳍部的顶部表面至隔离结构表面的距离，第M低功耗鳍部的有效高度为第M低功耗鳍部的顶部表面至隔离结构表面的距离。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，第一低功耗鳍部的排列方向平行于第一低功耗鳍部的延伸方向；第M低功耗鳍部的排列方向平行于第M低功耗鳍部的延伸方向；在第一低功耗鳍部的排列方向上，第一低功耗鳍部具有第一低功耗鳍排列密度；在第M低功耗鳍部的排列方向上，第M低功耗鳍部具有第M低功耗鳍排列密度，第一低功耗鳍排列密度至第M低功耗鳍排列密度依次递减。
11.根据权利要求9所述的半导体器件的形成方法，其特征在于，形成所述隔离结构的方法包括：在所述半导体衬底的高频区组和低功耗区组上、以及高频类型鳍部和低功耗类型鳍部上形成隔离结构膜；回刻蚀隔离结构膜直至暴露出高频类型鳍部的部分侧壁和低功耗类型鳍部的部分侧壁，形成所述隔离结构。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，在回刻蚀高频区组的隔离结构膜的过程中，回刻蚀低功耗区组的隔离结构膜。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，回刻蚀隔离结构膜的工艺包括Certas干刻工艺，所述Certas干刻工艺包括远程干法刻蚀和远程干法刻蚀后进行的原位退火；所述远程干法刻蚀的参数包括：采用的气体包括HF和NH3，NH3的流量为50sccm～500sccm，HF的流量为20sccm～300sccm，腔室压强为2000mtorr～5000mtorr，温度为20摄氏度～200摄氏度；所述原位退火的参数包括：温度为100摄氏度～200摄氏度。
14.根据权利要求11所述的半导体器件的形成方法，其特征在于，回刻蚀隔离结构膜的方法包括：在回刻蚀高频区组的隔离结构膜后，回刻蚀低功耗区组的隔离结构膜；或者，在回刻蚀低功耗区组的隔离结构膜后，回刻蚀高频区组的隔离结构膜。
CN201711486005.XA 2017-12-29 2017-12-29 半导体器件及其形成方法 Active CN109994471B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711486005.XA CN109994471B (zh) 2017-12-29 2017-12-29 半导体器件及其形成方法
US16/234,753 US10903201B2 (en) 2017-12-29 2018-12-28 Semiconductor device and fabrication method thereof
US17/061,089 US11527526B2 (en) 2017-12-29 2020-10-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711486005.XA CN109994471B (zh) 2017-12-29 2017-12-29 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN109994471A CN109994471A (zh) 2019-07-09
CN109994471B true CN109994471B (zh) 2020-12-22

Family

ID=67057746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711486005.XA Active CN109994471B (zh) 2017-12-29 2017-12-29 半导体器件及其形成方法

Country Status (2)

Country Link
US (2) US10903201B2 (zh)
CN (1) CN109994471B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791336B2 (en) * 2020-02-19 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bent fin devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路
CN106571336A (zh) * 2015-10-12 2017-04-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107180861A (zh) * 2016-03-09 2017-09-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128797A1 (en) * 2006-11-30 2008-06-05 International Business Machines Corporation Structure and method for multiple height finfet devices
US7888750B2 (en) * 2008-02-19 2011-02-15 International Business Machines Corporation Multi-fin multi-gate field effect transistor with tailored drive current
US20090321834A1 (en) * 2008-06-30 2009-12-31 Willy Rachmady Substrate fins with different heights
US20110147848A1 (en) * 2009-12-23 2011-06-23 Kuhn Kelin J Multiple transistor fin heights
US8460984B2 (en) * 2011-06-09 2013-06-11 GlobalFoundries, Inc. FIN-FET device and method and integrated circuits using such
KR20130096953A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치의 제조 방법
KR101908980B1 (ko) * 2012-04-23 2018-10-17 삼성전자주식회사 전계 효과 트랜지스터
US8841185B2 (en) * 2012-08-13 2014-09-23 International Business Machines Corporation High density bulk fin capacitor
US8669167B1 (en) * 2012-08-28 2014-03-11 International Business Machines Corporation Techniques for metal gate workfunction engineering to enable multiple threshold voltage FINFET devices
US9064725B2 (en) * 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
EP3087586B1 (en) * 2013-12-23 2021-09-29 Intel Corporation Advanced etching techniques for straight, tall and uniform fins across multiple fin pitch structures
CN105719972B (zh) * 2014-12-04 2019-07-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102307467B1 (ko) * 2015-03-20 2021-09-29 삼성전자주식회사 액티브 핀을 포함하는 반도체 장치
US10312149B1 (en) * 2015-03-26 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure and method for forming the same
US9418994B1 (en) * 2015-03-26 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure
US20160315084A1 (en) * 2015-04-21 2016-10-27 Globalfoundries Inc. Different height of fins in semiconductor structure
US9721831B2 (en) * 2015-12-03 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor planarization
US9871115B1 (en) * 2016-07-01 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Doped poly-silicon for polyCMP planarity improvement
EP3297030B1 (en) * 2016-09-15 2021-05-05 IMEC vzw Selective fin cut
US10014409B1 (en) * 2016-12-29 2018-07-03 Globalfoundries Inc. Method and structure to provide integrated long channel vertical FinFET device
US10276720B2 (en) * 2017-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fin field effect transistor (FINFET) device structure
CN109786458B (zh) * 2017-11-13 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10510883B2 (en) * 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric source and drain structures in semiconductor devices
US10418288B2 (en) * 2018-01-05 2019-09-17 International Business Machines Corporation Techniques for forming different gate length vertical transistors with dual gate oxide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路
CN106571336A (zh) * 2015-10-12 2017-04-19 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107180861A (zh) * 2016-03-09 2017-09-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20190206853A1 (en) 2019-07-04
US20210028161A1 (en) 2021-01-28
CN109994471A (zh) 2019-07-09
US11527526B2 (en) 2022-12-13
US10903201B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
US10134761B2 (en) Semiconductor device and FinFET transistor
US8692316B2 (en) Isolation structures for FinFET semiconductor devices
CN108735813B (zh) 半导体结构及其形成方法
US20130082329A1 (en) Multi-gate field-effect transistors with variable fin heights
US10276443B2 (en) Insulating layer next to fin structure and method of removing fin structure
CN103956338B (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
KR20130129867A (ko) 대안적인 채널 물질들로 핀펫 디바이스들을 형성하는 방법
CN104795332A (zh) 鳍式场效应晶体管的形成方法
US11545398B2 (en) Semiconductor device
CN105097533A (zh) 半导体结构的形成方法
US10714469B2 (en) Electrostatic discharge protection structure
CN108807179B (zh) 半导体结构及其形成方法
US10964585B2 (en) Method for forming a fin-based semiconductor structure
CN109994471B (zh) 半导体器件及其形成方法
CN107039520B (zh) 鳍式场效应晶体管及其形成方法
KR20190056290A (ko) 수직 전계 효과 트랜지스터의 실리콘 핀 영역을 선택적으로 증가시키는 방법
CN111613583A (zh) 半导体器件及其形成方法
CN108022926B (zh) 半导体器件及其形成方法
CN104347508A (zh) 半导体结构及其形成方法
CN106409681B (zh) 用于制造半导体器件的方法
CN111383917B (zh) 半导体结构及其形成方法
CN111048417B (zh) 半导体结构及其形成方法
CN108470681B (zh) 栅极的制造方法
CN109103252B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant